JP5692947B1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP5692947B1
JP5692947B1 JP2014527988A JP2014527988A JP5692947B1 JP 5692947 B1 JP5692947 B1 JP 5692947B1 JP 2014527988 A JP2014527988 A JP 2014527988A JP 2014527988 A JP2014527988 A JP 2014527988A JP 5692947 B1 JP5692947 B1 JP 5692947B1
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor substrate
barrier diode
schottky barrier
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014527988A
Other languages
English (en)
Other versions
JPWO2014155472A1 (ja
Inventor
冨田　昌明
昌明 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5692947B1 publication Critical patent/JP5692947B1/ja
Publication of JPWO2014155472A1 publication Critical patent/JPWO2014155472A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善する。ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部（第一濃度部）１４ａと、ｐ−型半導体部（第二濃度部）１４ｂとからなる。そして、ｐ＋型半導体部１４ａの一部に対して、金属部位１３は、その側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。また、ｐ−型半導体部１４ｂは、その側面１４ｂＳの少なくとも一部が、ｐ＋型半導体部１４ａの側面１４ａＳと接している。

Description

本発明は、半導体素子に関し、詳しくは、ダイオードの逆サージ耐量を改善する技術に関する。
半導体素子の一例であるダイオード、例えばショットキーバリアダイオード（以下、ＳＢＤと称する場合がある）は、半導体層と金属層とをショットキー接合させたショットキー障壁の整流作用を利用した半導体素子である。ＳＢＤは、一般的なｐｎ接合ダイオードよりも高速動作が可能で、順方向電圧降下が小さいという特性を持つ。
例えば、こうしたＳＢＤを備えたスイッチング電源では、非常時における緊急停止などを行うと、ｎ型半導体層から金属層に向けて印加される逆方向電圧が、ＳＢＤの耐圧上限（逆方向耐圧特性）を超えてしまうことがある。逆方向電圧が耐圧上限を超えてしまうとＳＢＤの特性が低下する懸念がある。
図８は、従来のショットキーバリアダイオードの一例を示す断面図である。図８に示すショットキーバリアダイオード１では、例えば、ｎ型半導体である半導体基板２を有する。半導体基板２は、例えばＳｉＣ（炭化ケイ素）から構成されている。半導体基板２の一主面２ａ側の一部には、ｐ型半導体からなるガードリング６が形成されている。ガードリング６は、半導体基板２の一主面２ａ側で露出し、半導体基板２の厚み方向に向かって所定の深さまで形成されている。そして、このガードリング６の一部と電気的に接続されるように、半導体基板２の一主面２ａ側に金属層３が形成されている。金属層３は、その底面３ａの一部はガードリング６に接し、それ以外の部分は一主面２ａに接することで、半導体基板２に対してショットキー接合されている。
ガードリング６は、互いに不純物濃度が異なるｐ＋型半導体部６ａおよびｐ−型半導体部６ｂから構成されている。ｐ−型半導体部６ｂは、ｐ＋型半導体部６ａの側面、および底面を覆うように形成されている。そして、ｐ＋型半導体部６ａが半導体基板２の一主面２ａ側に露出した部分のうちの一部、およびｐ−型半導体部６ｂが半導体基板２の一主面２ａ側に露出した部分のうちの一部が、それぞれ金属層３の底面３ａの一部に接している。
これによって、金属層３と半導体基板２との接合部の逆方向耐圧特性を改善することができる。
ここで、図８に示すダイオードとは別な構成として、例えば、非特許文献１に示すショットキーバリアダイオードがある。この非特許文献１では、逆サージ耐量の改善に関する記述がある。
Material Science Forum Vols.527-529(2006),pp1155-1158
しかしながら、非特許文献１とは異なる構成よって逆サージ耐量を改善することも考えられる。
本発明は、上述した技術とは異なる構成によって、半導体素子、例えばショットキーバリアダイオードにおける、ショットキー接合部の逆サージ耐量を改善することを目的とする。
前記課題を解決するために、請求項１記載の半導体素子は、第１の面を有し、第一導電型である半導体基板と、前記半導体基板内にあって、前記第１の面に隣接する第１の部分と、前記半導体基板上にあって、前記第１の面に隣接する第２の部分とを有し、前記第一導電型とは逆導電型の第二導電型であるガードリングと、前記半導体基板上にあって、前記第１の面に隣接し、前記第２の部分と電気的に接続されるようにして、前記半導体基板とショットキー接合された金属層と、を少なくとも備え、前記金属層は鉛直方向の断面が矩形状であり、前記半導体基板の底面から前記金属層の底面までの厚みが前記半導体基板の底面から前記ガードリングの最上面までの厚みより小さく、前記ガードリングの前記第１の部分は、第１の領域と、前記第１の領域に連結した第２の領域とを含み、前記第１の領域は前記第２の領域よりも前記金属層に近く、前記第２の領域は前記第１の領域よりも前記半導体基板の鉛直方向の深さが大きいことを特徴とする。
請求項２に記載の発明は、請求項１に記載の半導体素子において、前記第２の領域の下端が湾曲していることを特徴とする。
請求項４に記載の発明は、請求項１に記載の半導体素子において、前記ガードリングは、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、前記第一濃度部は、前記第２の部分を含み、前記金属層は、その側面の一部とこれに連結する底面の一部とが前記第一濃度部に接し、前記第二濃度部は、その側面の少なくとも一部が、前記第一濃度部の側面と接してなることを特徴とする。
本発明の半導体素子によれば、第一部位の一部に対し、第二部位の側面の一部とこれに連結する底面の一部とが接するようにしたので、半導体基板の他の主面から、第二部位の底面と半導体基板とがショットキー接合されたショットキー接合面までの厚みは、半導体基板の他の主面から、第一部位が形成された半導体基板の一主面までの厚みよりも薄くなる。これにより、ショットキー接合された部分の半導体基板の抵抗値を、第一部位が形成された部分の半導体基板の抵抗値よりも小さくすることができる。よって、サージ電流を、より抵抗値の小さいショットキー接合部分に向けて確実に流すことができる。その結果、半導体素子の逆サージ耐量を改善することが可能になる。
本発明に係る半導体素子の一例であるショットキーバリアダイオードの第二実施形態における要部拡大断面図、および平面方向に沿った平面図である。 本発明に係るショットキーバリアダイオードの第二実施形態における構成のバリエーションを示す要部拡大断面図である。 本発明に係るショットキーバリアダイオードの第三実施形態における要部拡大断面図である。 従来のＪＢＳ（ジャンクションバリアショットキー）ダイオードにＰＲＳＭ（定格サージ逆電力）試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。 従来のＪＢＳダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。 本発明に係るショットキーバリアダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。 本発明に係るショットキーバリアダイオードにＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇の分布図である。 従来のショットキーバリアダイオードの一例を示す断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係るショットキーバリアダイオードの他の実施形態の周縁領域の要部拡大断面図である。 本発明に係る半導体素子の一例であるショットキーバリアダイオードの第一実施形態における要部拡大断面図である。
次に図面を参照しながら、本発明の実施形態の具体例としての実施例を説明するが、本発明は以下の実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。なお、以後の説明の理解を容易にするために、図面において、ダイオードの断面厚み方向をＺ軸方向、Ｚ軸方向と直交する平面方向をＸ軸方向およびＹ軸方向とする。
まず最初に、本実施形態で説明する半導体素子の一例として挙げるショットキーバリアダイオードについて、全体構成の概要を説明する。ショットキーバリアダイオードは、例えばｎ−型半導体からなる半導体基板の一主面に、金属層（バリアメタル）が形成されている。この金属層は、半導体基板に対してショットキー接合されている。この金属層の周縁部を環状に取り囲むようにガードリングがある。
以下、本発明の特徴であるガードリングの内部構造を備えた半導体素子について図面を参照して詳細に説明する。
以下に説明する本願発明の半導体素子の一例として挙げるショットキーバリアダイオードは、上述したショットキーバリアダイオードの全体構成のうち、ガードリング（ｐ型リサーフ層）を含むショットキーバリアダイオードの周縁領域における一構成例を挙げて説明するものである。よって、これら周縁領域よりも中心側の構成は特に限定されるものではない。
（１）ショットキー接合部の第一実施形態
図１４は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すＺ軸方向に沿った要部断面図である。
本実施形態に係るショットキーバリアダイオード（半導体素子）１０は、ｎ型（第一導電型）である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型（第二導電型）であるｐ型半導体部位（第一部位）１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位（第二部位）１３と、を少なくとも備えている。そして、ｐ型半導体部位１４の一部に対して、金属部位１３は、その側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。
より具体的には、ｐ型半導体部位１４は、半導体基板１１の周縁部分における一周面１１ａ側において、半導体基板１１の一主面１１ａ側から厚み方向に沿って所定の深さまで形成されている。また、金属部位１３は、その底面１３Ｂが半導体基板１１の一主面１１ａよりも半導体基板１１の厚み方向（Ｚ軸方向）に深い位置に形成され、側面１３Ｓの一部と底面１３Ｂの一部とがｐ型半導体部位１４に接している。金属部位１３の底面１３Ｂが半導体基板１１の一主面１１ａよりも深い位置となるように形成する場合、例えば、半導体基板１１の一主面１１ａから厚み方向に掘り込まれた凹部Ｔを、ｐ型半導体部位１４の一部とその一部に隣接する半導体基板１１の一部にわたって形成すればよい。そして、この凹部Ｔを埋めるように金属部位１３を形成すればよい。
半導体基板１１は、例えばＳｉＣ（炭化ケイ素）から構成されている。ＳｉＣ基板を用いて構成されたショットキーバリアダイオードは、Ｓｉ（ケイ素）基板を用いて構成されたショットキーバリアダイオードと比較して、逆回復時間が極めて短く高速スイッチングが可能であり、また、逆回復時間が小さいため、スイッチング損失を低減できる。さらに、Ｓｉ基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度上昇に伴って長くなるのに対して、ＳｉＣ基板を用いて構成されたショットキーバリアダイオードの逆回復時間は、温度に依存せずほぼ一定であるため、高温動作時であってもスイッチング損失が増加しない。
なお、半導体基板１１は、ＳｉＣに限定されず、Ｓｉから構成されていてもよい。本発明は、Ｓｉ基板であっても、ＳｉＣ基板であっても適用することができるが、Ｓｉ基板に比べてＳｉＣ基板に適用したほうがより有用である。
なお、本実施形態では、ｎ型半導体である半導体基板１１と金属部位１３とがショットキー接合される場合について説明している。しかし、半導体基板１１の一主面１１ａ側に、例えば低濃度の不純物を含んだｎ−型半導体をエピタキシャル成長などによって積層し、このｎ−型半導体と金属部位１３とがショットキー接合された構成であってもよい。
金属部位１３は、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）等を含む金属材料から形成されている。
図１４に示すショットキーバリアダイオード１０によれば、ｐ型半導体部位１４の一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接するようにしたので、金属部位１３の底面１３Ｂと半導体基板１１とがショットキー接合された第一領域Ｅ１における、半導体基板１１の他の主面１１ｂから金属部位１３の底面１３Ｂまでの、半導体基板１１の厚みｔ１は、ｐ型半導体部位１４が形成された第二領域Ｅ２における、半導体基板１１の他の主面１１ｂから一主面１１ａまでの、半導体基板１１の厚みｔ２よりも薄くなる。これにより、第一領域Ｅ１の抵抗値を、第二領域Ｅ２の抵抗値よりも小さくできる。
従来のショットキーバリアダイオードにおいては、半導体基板と金属層とのショットキー接合部から空乏層が広がりきってしまうと、ショットキーバリアダイオードの周縁領域への電界集中が緩和されず、逆サージ耐量は低下する。
しかし、上述したような構成の本発明のショットキーバリアダイオード１０によれば、金属部位１３と半導体基板１１とがショットキー接合された第一領域Ｅ１の抵抗値を、ｐ型半導体部位１４が形成された第二領域Ｅ２の抵抗値よりも小さくすることができるため、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード１０の逆サージ耐量を改善することが可能になる。このような本発明のショットキーバリアダイオード１０を、例えばスイッチング電源に適用すれば、非常時における緊急停止などによって過大な逆方向電圧が生じても、ショットキーバリアダイオード１０の機能低下を防止することが可能になる。
（２）ショットキー接合部の第二実施形態
図１（ａ）は、本発明に係る半導体素子の一例であるショットキーバリアダイオードの周縁領域における一実施形態を示すＺ軸方向に沿った要部断面図である。なお、図１４に示す第一実施形態と同様の構成には同一の番号を付す。
本実施形態に係るショットキーバリアダイオード１０は、ｎ型である半導体基板１１と、この半導体基板１１の一主面１１ａ側の一部に形成された、ｎ型とは逆導電型のｐ型であるｐ型半導体部位１４と、ｐ型半導体部位１４の一部と電気的に接続されるようにして、半導体基板１１の一主面１１ａ側に形成された導電性の金属部位１３と、を少なくとも備えている。
ｐ型半導体部位１４は、互いに不純物濃度が異なるｐ＋型半導体部（第一濃度部）１４ａと、ｐ−型半導体部（第二濃度部）１４ｂとからなる。そして、ｐ＋型半導体部１４ａの一部に対して、金属部位１３は、その側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。また、ｐ−型半導体部１４ｂは、その側面１４ｂＳの少なくとも一部が、ｐ＋型半導体部１４ａの側面１４ａＳと接している。本実施形態では、ｐ−型半導体部１４ｂは、側面１４ｂＳの下部から更にｐ＋型半導体部１４ａの底面１４ａＢを覆い、金属部位１３に接する位置まで延びている。
また、ｐ型半導体部位１４は、半導体基板１１の周縁部分における一周面１１ａ側において、半導体基板１１の一主面１１ａ側から厚み方向に沿って所定の深さまで形成されている。また、金属部位１３は、その底面１３Ｂが半導体基板１１の一主面１１ａよりも半導体基板１１の厚み方向に深い位置となるように形成され、側面１３Ｓの一部と底面１３Ｂの一部とがｐ＋型半導体部１４ａに接している。金属部位１３の底面１３Ｂが半導体基板１１の一主面１１ａよりも深い位置となるように形成する場合、例えば、半導体基板１１の一主面１１ａから厚み方向に掘り込まれた凹部Ｔを、ｐ型半導体部位１４の一部とその一部に隣接する半導体基板１１の一部にわたって形成すればよい。そして、この凹部Ｔを埋めるように金属部位１３を形成すればよい。
図１（ａ）に示すショットキーバリアダイオード１０によれば、ｐ＋型半導体部１４ａの一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接するようにしたので、金属部位１３の底面１３Ｂと半導体基板１１とがショットキー接合された第一領域Ｅ１における、半導体基板１１の他の主面１１ｂから金属部位１３の底面１３Ｂまでの、半導体基板１１の厚みｔ１は、ｐ型半導体部位１４が形成された第二領域Ｅ２における、半導体基板１１の他の主面１１ｂから一主面１１ａまでの、半導体基板１１の厚みｔ２よりも薄くなる。
これにより、第一領域Ｅ１の抵抗値を、第二領域Ｅ２の抵抗値よりも小さくでき、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード１０の逆サージ耐量を改善することが可能になる。また、ｐ型半導体部位１４を互いに不純物濃度が異なるｐ＋型半導体部１４ａと、ｐ−型半導体部１４ｂとから構成することによって、より一層電界の集中を緩和できる。
図１（ｂ）、（ｃ）は、ショットキーバリアダイオードの平面方向（Ｘ軸方向およびＹ軸方向）に沿った平面図である。なお、これら図１（ｂ）、（ｃ）は、ショットキーバリアダイオードの周縁領域の一部を選択的に示している。
ｐ型半導体部位１４に、例えば製造工程でコンタミネーション等が生じると、不純物イオンが注入されない領域が発生し、ショットキーバリアダイオード１０の機能に影響を及ぼす懸念があるが、逆方向バイアス時には空乏層が広がるので、その影響が緩和され、サージ電流をより抵抗値の小さいショットキー接合部分に向けて確実に流すことができる効果を期待することができる。
また、一方では、結晶構造の乱れを低減するために、意図的に不純物イオンを注入しないようにすることもできる。即ち、例えば、図１（ｂ）に示すショットキーバリアダイオード１０Ａのように、半導体基板１１（図１（ａ）参照）にｐ＋型半導体部１４ａ、ｐ−型半導体部１４ｂに対応）を形成しない非形成部ｄ１を設けることで、半導体基板１１に対する不純物イオンの注入量を少なくすることができ、不純物イオン注入による半導体基板１１の結晶構造の乱れを抑えることができる。こうした非形成部ｄ１は、任意の形状であればよく、例えば、半導体基板１１の一主面１１ａ側から見て、矩形、円形、楕円形などの形状であればよい。
また、図１（ｃ）に示すショットキーバリアダイオード１０Ｂのように、半導体基板１１の一主面１１ａ側における周縁領域に沿って形成されているｐ型半導体部位１４Ｂ（図１（ａ）のｐ＋型半導体部１４ａ、ｐ−型半導体部１４ｂに対応）のうち、ｐ型半導体部位１４Ｂを形成しない非形成部ｄ２（図１（ｃ）中では１か所のみ図示している）を１つないし複数形成してもよい。
なお、図１（ｃ）において、非形成部ｄ２は、例えば、平面視した時の形状が略矩形である半導体基板１１の各辺中央に１か所づつ設定する場合、環状のｐ型半導体部位１４Ｂは４つに分割される。非形成部ｄ２は、半導体基板１１の各辺のうち、任意の個所に設定されればよい。そして、非形成部ｄ２よって分割されたｐ型半導体部位１４Ｂの形成個数は限定されるものではない。なお、非形成部ｄ２は、ｐ型半導体部位１４Ｂが分割されるように設定（図１（ｃ））することもできるし、ｐ型半導体部位１４Ａが分割されないように、ｐ型半導体部位１４Ａに囲まれた非形成部ｄ１を設定（図１（ｂ））することもできる。
（３）ショットキー接合部の第二実施形態の変形例
上述した第二実施形態のショットキーバリアダイオードの変形例を図２（ａ）〜（ｄ）に示す。なお、図１に示す第二実施形態と同様の構成には同一の番号を付し、その説明は省略する。
図２（ａ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａの一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。そして、ｐ−型半導体部１４ｂは、その側面１４ｂＳの下部からｐ＋型半導体部１４ａの底面１４ａＢの一部まで覆い、金属部位１３には接しない構成となっている。
図２（ｂ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａの一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の周縁部分における一主面１１ａ側において、ｐ−型半導体部１４ｂの側面１４ｂＳと、ｐ＋型半導体部１４ａの側面１４ａＳの一部とが接する深さまで形成される一方、金属部位１３の底面１３Ｂおよびｐ＋型半導体部１４ａの底面１４ａＢには接しない構成となっている。そして、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも薄くなるように形成されている。
図２（ｃ）に示すショットキーバリアダイオード１０では、ｐ＋型半導体部１４ａの一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の一主面１１ａ側における周縁部分において、ｐ−型半導体部１４ｂの側面１４ｂＳの一部と、ｐ＋型半導体部１４ａの側面１４ａＳの一部とが接する深さまで形成される一方、金属部位１３の底面１３Ｂおよびｐ＋型半導体部１４ａの底面１４ａＢには接しない構成となっている。そして、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも厚くなるように形成されている。
図２（ｄ）に示すショットキーバリアダイオード１０では、半導体基板１１の一主面１１ａ側の一部にｐ型半導体部位１４が形成されている。このｐ型半導体部位１４は、半導体基板１１の周縁に接しないように形成されている。そして、ｐ型半導体部位１４の一部に対し、金属部位１３の側面１３Ｓの一部とこれに連結する底面１３Ｂの一部とが接している。
（３）ショットキー接合部の第三実施形態
次に、図３（ａ）を参照しながら、第三実施形態に係るショットキーバリアダイオードについて説明する。なお、上述した第二実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。
図３（ａ）に示すショットキーバリアダイオード２０は、図１（ａ）に示すショットキーバリアダイオード２０の構造の一部と同じであるが、ｐ＋型半導体部１４ａの構造が異なる。ｐ型半導体部位１４の一部、即ちｐ型半導体堆積部１４ｃは、ｐ型半導体部位１４が形成されている半導体基板１１の一主面１１ａから更に上方（一主面１１ａを基準として他の主面１１ｂとはＺ軸方向において逆の方向）に向けて金属部位１３の側面１３Ｓの一部まで形成されている。また、この金属部位１３の側面１３Ｓの一部は、半導体基板１１の一主面１１ａよりも上方でｐ型半導体堆積部１４ｃと接する構成となっている。
ｐ型半導体堆積部１４ｃは、例えば、半導体基板１１の一主面１１ａ側におけるｐ＋型半導体部１４ａのうち、金属部位１３に接していない領域に重ねて、例えばエピタキシャル成長によりｐ＋型半導体を堆積させて形成する。金属部位１３の側面１３Ｓは、ｐ型半導体堆積部１４ｃに接する。
このような第三実施形態の構成のショットキーバリアダイオード２０によれば、ｐ型半導体部位１４の一部であるｐ型半導体堆積部１４ｃの一部に対し、金属部位１３の側面１３Ｓの一部および底面１１３Ｂの一部を接するようにした。また、ｐ＋型半導体部１４ａの一部に対し金属部位１３の側面１３Ｓと連結する底面１３Ｂの一部が接するようにした。これによって、金属部位１３の底面１３Ｂと半導体基板１１とがショットキー接合された第一領域Ｅ１における、半導体基板１１の他の主面１１ｂから金属部位１３の底面１３Ｂまでの、半導体基板１１の厚みｔ１は、ｐ型半導体部位１４が形成された第二領域Ｅ２における、半導体基板１１の他の主面１１ｂからｐ型半導体堆積部１４ｃの上面１４ｃＴまでの、ｐ型半導体堆積部１４ｃと半導体基板１１との合計の厚みｔ２よりも薄くなる。これにより、第一領域Ｅ１の抵抗値を、第二領域Ｅ２の抵抗値よりも小さくできる。
第一領域Ｅ１の抵抗値を、第二領域Ｅ２の抵抗値よりも小さくすることによって、サージ電流は、より抵抗値の小さいショットキー接合部に向けて流れる。その結果、ショットキーバリアダイオード２０の逆サージ耐量を改善することが可能になる。
（４）ショットキー接合部の第三実施形態の変形例
上述した第三実施形態のショットキーバリアダイオードの変形例を図３（ｂ）〜（ｅ）に示す。なお、図３（ａ）に示す第三実施形態と同様の構成には同一の番号を付し、その説明は省略する。
図３（ｂ）に示すショットキーバリアダイオード２０では、ｐ型半導体堆積部１４ｃの一部に対し、金属部位１３の側面１３Ｓの一部が接し、また、ｐ＋型半導体部１４ａの一部に対し金属部位１３の側面１３Ｓに連結する底面１３Ｂの一部が接している。そして、ｐ−型半導体部１４ｂは、その側面１４ｂＳの下部からｐ＋型半導体部１４ａの底面１４ａＢの一部まで覆い、金属部位１３には接していない構成となっている。
図３（ｃ）に示すショットキーバリアダイオード２０では、ｐ型半導体堆積部１４ｃの一部に対し、金属部位１３の側面１３Ｓの一部が接し、また、ｐ＋型半導体部１４ａの一部に対し金属部位１３の側面１３Ｓに連結する底面１３Ｂの一部が接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の周縁部分における一主面１１ａ側において、ｐ−型半導体部１４ｂの側面１４ｂＳと、ｐ＋型半導体部１４ａの側面１４ａＳの一部とが接する深さまで形成される一方、金属部位１３の底面１３Ｂおよびｐ＋型半導体部１４ａの底部１４ａＢには接しない構成となっている。そして、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも薄くなるように形成されている。
図３（ｄ）に示すショットキーバリアダイオード２０では、ｐ型半導体堆積部１４ｃの一部に対し、金属部位１３の側面１３Ｓの一部が接し、また、ｐ＋型半導体部１４ａの一部に対し、金属部位１３の側面１３Ｓに連結する底面１３Ｂの一部が接している。そして、ｐ−型半導体部１４ｂは、半導体基板１１の周縁部分における一主面１１ａ側において、ｐ−型半導体部１４ｂの側面１４ｂＳの一部と、ｐ＋型半導体部１４ａの側面１４ａＳとが接する深さまで形成される一方、金属部位１３の底面１３Ｂおよびｐ＋型半導体部１４ａの底部１４ａＢには接しない構成となっている。そして、ｐ−型半導体部１４ｂは、ｐ＋型半導体部１４ａの厚みよりも厚くなるように形成されている。
図３（ｅ）に示すショットキーバリアダイオード２０では、半導体基板１１の一主面１１ａ側の一部にｐ型半導体部位１４が形成されている。このｐ型半導体部位１４は、半導体基板１１の周縁に接しないように形成されている。そして、ｐ型半導体部位１４に重ねて、ｐ＋型半導体を堆積させたｐ型半導体堆積部１４ｃを形成している。
（５）ショットキー接合部の他の実施形態
以下、本発明に係る半導体素子の一例であるショットキーバリアダイオードのショットキー接合部について、幾つかの変形例を例示するが、本発明はこれらの形態に限定されるものではない。なお、上述した第一実施形態、第二実施形態、および第三実施形態に係るショットキーバリアダイオードと同一の構成要素には同一の符号を付して、その詳細な説明は省略する。
図９（ａ）に示すショットキーバリアダイオード３０は、図１（ａ）のショットキーバリアダイオード１０の構成と一部が同じである。このショットキーバリアダイオード３０において、ｐ型半導体部位１４を構成するｐ−型半導体部１４ｂのＸ軸方向に沿った半導体基板１１の周縁側における端部（エッジ部分）は、半導体基板１１の周縁側に向かって丸みを帯びるように厚みを漸減させた構成となっている。
図９（ｂ）に示すショットキーバリアダイオード３０は、図９（ａ）のショットキーバリアダイオード３０の構成と一部が同じである。このショットキーバリアダイオード３０においては、ｐ＋型半導体部１４ａがｐ−型半導体部１４ｂによって覆われずに、金属部位１３と重なる部分でｐ＋型半導体部１４ａが第一半導体領域１２に接した構成となっている。
図９（ｃ）に示すショットキーバリアダイオード３０は、図９（ａ）のショットキーバリアダイオード３０の構成と一部が同じである。このショットキーバリアダイオード３０においては、ｐ＋型半導体部１４ａの底面全体が第一半導体領域１２に接し、かつｐ−型半導体部１４ｂはｐ＋型半導体部１４ａよりも厚みが薄くなっている。
図９（ｄ）に示すショットキーバリアダイオード３０は、図９（ａ）のショットキーバリアダイオード３０の構成と一部が同じである。このショットキーバリアダイオード３０においては、ｐ＋型半導体部１４ａの底面全体が第一半導体領域１２に接し、かつ、ｐ−型半導体部１４ｂはｐ＋型半導体部１４ａよりも厚みが厚くなっている。
図１０（ａ）に示すショットキーバリアダイオード４０では、図３（ａ）のショットキーバリアダイオード２０の構成と一部が同じである。その相違点は次のとおりである。即ち、ショットキーバリアダイオード４０においては、ｐ型半導体部位１４を構成するｐ−型半導体部１４ｂのＸ軸方向に沿った半導体基板１１の周縁側における端部（エッジ部分）側は、半導体基板１１の周縁から所定の距離だけ離れた位置に向かって丸みを帯びるように膨らませ、厚みを増加させた構成となっている。
図１０（ｂ）に示すショットキーバリアダイオード４０は、図１０（ａ）のショットキーバリアダイオード４０の構成と一部が同じである。このショットキーバリアダイオード４０においては、ｐ＋型半導体部１４ａがｐ−型半導体部１４ｂによって覆われずに、金属部位１３と重なる部分でｐ＋型半導体部１４ａが第一半導体領域１２に接した構成となっている。
図１０（ｃ）に示すショットキーバリアダイオード４０は、図１０（ａ）のショットキーバリアダイオード４０の構成と一部が同じである。このショットキーバリアダイオード４０においては、ｐ＋型半導体部１４ａの底面全体が第一半導体領域１２に接し、かつｐ−型半導体部１４ｂはｐ＋型半導体部１４ａよりも厚みが薄くなっている。
図１０（ｄ）に示すショットキーバリアダイオード４０は、図１０（ａ）のショットキーバリアダイオード４０の構成と一部が同じである。このショットキーバリアダイオード４０においては、ｐ＋型半導体部１４ａの底面全体が第一半導体領域１２に接し、かつ、ｐ−型半導体部１４ｂはｐ＋型半導体部１４ａよりも厚みが厚くなっている。
図１１に示すショットキーバリアダイオード５０では、図２（ｄ）のショットキーバリアダイオード１０の構成に対して、更に、ｐ型半導体部位１４が加えられている。即ち、加えられているｐ型半導体部位１４は、他のｐ型半導体部位１４と接しない位置であり、かつ、金属部位１３と接するｐ型半導体部位１４よりも、半導体基板１１の周縁側における外側において金属部位１３の周縁部を環状に取り囲むように複数配列した構成となっている。
図１２に示したショットキーバリアダイオード６０では、図１１における複数のｐ型半導体部位１４のうち、半導体基板１１の周縁に近いｐ型半導体部位１４ほど、Ｚ軸方向に沿った厚みを増加させた構成である。
図１３に示したショットキーバリアダイオード７０では、図１２における複数のｐ型半導体部位１４のうち、半導体基板１１の周縁に近いｐ型半導体部位１４ほど、Ｚ軸方向に沿った厚みを増加させている。更に、環状に形成されたｐ型半導体部位１４のうち周方向の一部を分割するように設定されたｐ型半導体部位１４が形成されない非形成部が、Ｙ軸方向において異なる位置に、ｐ型半導体部位１４のそれぞれに形成されている。そして、Ｙ軸方向に沿って、隣接するｐ型半導体部位１４どうしが重なり合うように配したものである。
以下、本発明の効果を検証した実施例を従来例との対比で示す。
本検証においては、逆サージ耐量の指標として、ＰＲＳＭ試験を実施した場合の、基板の周縁領域における電流の流れと温度の上昇をシミュレーションした。
図４、図５は、従来例として図８に示した従来のＪＢＳ構造のショットキーバリアダイオードにＰＲＳＭ試験を行った場合の、基板の周縁領域における電流の流れ（図４）と、温度上昇の分布（図５）とを時間の経過（５μｓｅｃ，８μｓｅｃ，２０μｓｅｃ）とともに示した分布図である。
図４、図５に示す分布図において、上部中央に金属層３が示され、その両側にガードリング６が示されている。この図４、図５におけるショットキーバリアダイオードは、図８に示す従来のショットキーバリアダイオードに対応する。
図４、図５に示すシミュレーション結果によれば、試験開始から時間が５μｓｅｃ、８μｓｅｃ、１１μｓｅｃと経過しても、電流の流れはＸ軸方およびＹ軸方向のショットキー接合面全体には広がらず、ガードリング６が形成された部分に集中している（図４）。そして、電流の流れはＸ軸方およびＹ軸方向のショットキー接合面全体に広がらないため、試験開始から時間が５μｓｅｃ、８μｓｅｃ、１１μｓｅｃと経過するに従って、半導体基板のガードリング６付近での温度が、電流の集中によって大きく上昇した（図５）。半導体基板のガードリング６付近での温度は、最も高い部分で６００〜７００℃となった。
なお、定格サージ逆電力としては０．１ｋｗないし０．２ｋｗであった。
図６、図７は、本発明の実施例として、図１（ａ）に示したショットキーバリアダイオード（半導体素子）に、同様に定格サージ逆電力（ＰＲＳＭ）試験を行った場合の、基板の周縁領域における電流の流れ（図６）と温度上昇の分布（図７）をシミュレーションして、時間の経過（５μｓｅｃ，８μｓｅｃ，２０μｓｅｃ）とともに示した分布図である。なお、本実施例のショットキーバリアダイオードにおいて、半導体基板１１の一面側には、０．１５μｍの凹部Ｔを形成し、この凹部Ｔの内部を埋設するように金属部位１３を形成した場合を想定した。図６、図７に示す分布図において、上部中央に金属部位１３が示され、その両側にガードリングであるｐ型半導体部位１４が示されている。この図６、図７におけるショットキーバリアダイオードは、図１４に示す本発明のショットキーバリアダイオードに対応する。
図６に示した結果によれば、時間が５μｓｅｃ、８μｓｅｃ、２０μｓｅｃと経過するにつれて、電流の流れは金属部位１３が形成されたショットキー接合面全体に広がり、ｐ型半導体部位１４への電流の集中が緩和された。この電流の流れのショットキー接合面全体への広がりに伴って、ショットキー接合面全体の温度分布が均一化された。これによって、ｐ型半導体部位１４の近傍の温度上昇が、図４、図５に示す従来例に対して緩和された（図７）。半導体基板のガードリング６付近での温度は、図５に示す従来例と比べて５０〜１００℃程度低下した。
以上の結果から、従来例のショットキーバリアダイオードではガードリング付近での温度上昇によって特性低下が生じる虞があるが、本発明のショットキーバリアダイオードでは、ショットキー接合面全体の温度分布の均一化によって、特性低下が生じないというシミュレーション結果が得られた。また、定格サージ逆電力としては１ｋｗないし２ｋｗとなり、従来例に対して大きく改善された。
１０・・ショットキーバリアダイオード（半導体素子）、１１・・半導体基板、１３・・金属部位（第二部位）、１４・・ｐ型半導体部位（第一部位）、１４ａ・・ｐ＋型半導体部（第一濃度部）、１４ｂ・・ｐ−型半導体部（第二濃度部）、１４ｃ・・・ｐ型半導体堆積部。

Claims (3)

  1. 第１の面を有し、第一導電型である半導体基板と、前記半導体基板内にあって、前記第１の面に隣接する第１の部分と、前記半導体基板上にあって、前記第１の面に隣接する第２の部分とを有し、前記第一導電型とは逆導電型の第二導電型であるガードリングと、前記半導体基板上にあって、前記第１の面に隣接し、前記第２の部分と電気的に接続されるようにして、前記半導体基板とショットキー接合された金属層と、を少なくとも備え、
    前記金属層は鉛直方向の断面が矩形状であり、前記半導体基板の底面から前記金属層の底面までの厚みが前記半導体基板の底面から前記ガードリングの最上面までの厚みより小さく、前記ガードリングの前記第１の部分は、第１の領域と、前記第１の領域に連結した第２の領域とを含み、前記第１の領域は前記第２の領域よりも前記金属層に近く、前記第２の領域は前記第１の領域よりも前記半導体基板の鉛直方向の深さが大きいことを特徴とする半導体素子。
  2. 前記第２の領域の下端が湾曲していることを特徴とする請求項１記載の半導体素子。
  3. 前記ガードリングは、互いに不純物濃度が異なる第一濃度部と第二濃度部とからなり、
    前記第一濃度部は、前記第２の部分を含み、
    前記金属層は、その側面の一部とこれに連結する底面の一部とが前記第一濃度部に接し、前記第二濃度部は、その側面の少なくとも一部が、前記第一濃度部の側面と接してなることを特徴とする請求項１または２記載の半導体素子。
JP2014527988A 2013-03-25 2013-03-25 半導体素子 Active JP5692947B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/058493 WO2014155472A1 (ja) 2013-03-25 2013-03-25 半導体素子

Publications (2)

Publication Number Publication Date
JP5692947B1 true JP5692947B1 (ja) 2015-04-01
JPWO2014155472A1 JPWO2014155472A1 (ja) 2017-02-16

Family

ID=51622568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014527988A Active JP5692947B1 (ja) 2013-03-25 2013-03-25 半導体素子

Country Status (4)

Country Link
US (1) US9653539B2 (ja)
JP (1) JP5692947B1 (ja)
CN (1) CN105027288B (ja)
WO (1) WO2014155472A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236456B2 (ja) * 2013-09-09 2017-11-22 株式会社日立製作所 半導体装置およびその製造方法
US9947806B2 (en) * 2014-11-05 2018-04-17 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6523886B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN105552119A (zh) * 2015-12-17 2016-05-04 扬州国宇电子有限公司 平面肖特基势垒二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858774A (ja) * 1981-10-05 1983-04-07 Hitachi Ltd シヨツトキ−バリア・ダイオ−ド
EP0849807A1 (de) * 1996-12-20 1998-06-24 General Semiconductor Ireland Schottky-Diode
JPH1117197A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd ショットキーダイオードおよびその製造方法
JP2002334998A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009289824A (ja) * 2008-05-27 2009-12-10 Toyota Motor Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US7875950B2 (en) 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
KR100888290B1 (ko) 2007-08-10 2009-03-11 주식회사 케이이씨 쇼트키 배리어 다이오드 및 그 제조 방법
KR101097984B1 (ko) * 2010-03-26 2011-12-23 매그나칩 반도체 유한회사 샤키 다이오드 및 그 제조방법
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858774A (ja) * 1981-10-05 1983-04-07 Hitachi Ltd シヨツトキ−バリア・ダイオ−ド
EP0849807A1 (de) * 1996-12-20 1998-06-24 General Semiconductor Ireland Schottky-Diode
JPH1117197A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd ショットキーダイオードおよびその製造方法
JP2002334998A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009289824A (ja) * 2008-05-27 2009-12-10 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
JPWO2014155472A1 (ja) 2017-02-16
CN105027288B (zh) 2018-09-18
US20160079347A1 (en) 2016-03-17
WO2014155472A1 (ja) 2014-10-02
US9653539B2 (en) 2017-05-16
CN105027288A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP6400544B2 (ja) 半導体装置
JP6505625B2 (ja) 半導体装置
US9178079B2 (en) Semiconductor diode device
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP2016208030A (ja) 半導体素子及びその製造方法
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
JP6072349B2 (ja) 半導体素子
JP5692947B1 (ja) 半導体素子
US10032866B2 (en) Semiconductor device and method of manufacturing semiconductor device
WO2019186785A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2013120784A (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
JP7098906B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2018010988A (ja) 半導体装置とその製造方法
WO2015064999A1 (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP5476439B2 (ja) ジャンクションバリアショットキーダイオード
JP2019054193A (ja) 半導体装置
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
JP2015225934A (ja) 半導体装置
JP2008227113A (ja) 半導体装置およびその製造方法
JP2018006646A (ja) ＳｉＣ半導体素子及びその製造方法
JP2016162783A (ja) 半導体装置
JP2013080970A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5692947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150