JPH1117197A - ショットキーダイオードおよびその製造方法 - Google Patents
ショットキーダイオードおよびその製造方法Info
- Publication number
- JPH1117197A JPH1117197A JP9166863A JP16686397A JPH1117197A JP H1117197 A JPH1117197 A JP H1117197A JP 9166863 A JP9166863 A JP 9166863A JP 16686397 A JP16686397 A JP 16686397A JP H1117197 A JPH1117197 A JP H1117197A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor region
- schottky diode
- nickel
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ショットキーダイオードにおいて、半田接続強
度が大きなバリア電極を得る。 【解決手段】無電解Ｎｉめっきにより形成し、ｎ型半導
体領域(１)側からＮiＳi(２１)，Ｎｉ2Ｓｉ(２２）の２
種類のニッケルシリサイド膜上にＮｉ(２３)電極を積層
する。 【効果】半田接続しても特性劣化がなく、しかも機械的
強度の強いショットキーダイオードを得ることができ
る。
度が大きなバリア電極を得る。 【解決手段】無電解Ｎｉめっきにより形成し、ｎ型半導
体領域(１)側からＮiＳi(２１)，Ｎｉ2Ｓｉ(２２）の２
種類のニッケルシリサイド膜上にＮｉ(２３)電極を積層
する。 【効果】半田接続しても特性劣化がなく、しかも機械的
強度の強いショットキーダイオードを得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明はショットキーダイオ
ード及びその製造方法に関する。
ード及びその製造方法に関する。
【０００２】
【従来の技術】ショットキーダイオードはｐｎダイオー
ドと比べて順方向電圧降下が低く、しかも高速にリカバ
ーするので、電源回路の整流ダイオード等に適用されて
いる。通常、ショットキーダイオードのバリア電極は真
空蒸着法で形成され、所定のバリアハイトを有する金属
材料が用いられている。高耐圧を可能にするために、例
えば特公平4−76218号公報に開示された技術が知られて
いる。この従来技術では、バリア電極としてモリブデン
を蒸着し、ショットキーバリア半導体装置のｐ+ 型シリ
コン領域を深く拡散してパンチスルー電圧を小さく設定
してサージ耐量を向上させることができるとされてい
る。
ドと比べて順方向電圧降下が低く、しかも高速にリカバ
ーするので、電源回路の整流ダイオード等に適用されて
いる。通常、ショットキーダイオードのバリア電極は真
空蒸着法で形成され、所定のバリアハイトを有する金属
材料が用いられている。高耐圧を可能にするために、例
えば特公平4−76218号公報に開示された技術が知られて
いる。この従来技術では、バリア電極としてモリブデン
を蒸着し、ショットキーバリア半導体装置のｐ+ 型シリ
コン領域を深く拡散してパンチスルー電圧を小さく設定
してサージ耐量を向上させることができるとされてい
る。
【０００３】また、表面安定化膜を有するショットキー
バリア半導体装置の従来技術として、特公平8−17228号
公報に開示された技術が知られている。この従来技術で
は、開口部を有するチタン薄層を蒸着法で形成し、ショ
ットキーバリア電極としてアルミニウムを真空蒸着し、
熱処理工程を経て部分的にチタン酸化物に変え、その後
シリコン酸化膜等の絶縁物を形成することにより、高速
動作と高耐圧化を達成できるものとされている。
バリア半導体装置の従来技術として、特公平8−17228号
公報に開示された技術が知られている。この従来技術で
は、開口部を有するチタン薄層を蒸着法で形成し、ショ
ットキーバリア電極としてアルミニウムを真空蒸着し、
熱処理工程を経て部分的にチタン酸化物に変え、その後
シリコン酸化膜等の絶縁物を形成することにより、高速
動作と高耐圧化を達成できるものとされている。
【０００４】さらに特開平6−177366 号公報には、ショ
ットキーバリア電極として白金シリサイドを用いたショ
ットキーダイオードが開示されている。そして同公報に
は、白金の代わりにニッケルを用いることができると記
載されている。
ットキーバリア電極として白金シリサイドを用いたショ
ットキーダイオードが開示されている。そして同公報に
は、白金の代わりにニッケルを用いることができると記
載されている。
【０００５】さらに、高耐圧のショットキーダイオード
の従来例としては、特開昭60−31271号公報，特開平3−
24767 号公報、さらに特開平6−37573号公報に記載され
た技術が知られている。これらの従来技術では、ｎ型半
導体層の一方の主面の露出面に、選択的に高不純物濃度
のｐ+ 層が複数形成され、ｎ型半導体層の他方の主面に
は高不純物濃度のｎ+ 層が形成され、高不純物濃度のｐ
+ 層の間隔を適正にすることにより、高耐圧化が達成で
き、逆回復時間を短くして高速化を可能にできるとされ
ている。
の従来例としては、特開昭60−31271号公報，特開平3−
24767 号公報、さらに特開平6−37573号公報に記載され
た技術が知られている。これらの従来技術では、ｎ型半
導体層の一方の主面の露出面に、選択的に高不純物濃度
のｐ+ 層が複数形成され、ｎ型半導体層の他方の主面に
は高不純物濃度のｎ+ 層が形成され、高不純物濃度のｐ
+ 層の間隔を適正にすることにより、高耐圧化が達成で
き、逆回復時間を短くして高速化を可能にできるとされ
ている。
【０００６】
【発明が解決しようとする課題】上記従来技術では、バ
リア電極と外部端子とを接続するときの、バリア電極の
はがれや接着強度については考慮されていなかった。し
たがって、ショットキーダイオードの定格電流を最大限
に使用するには、圧接型パッケージ等のかなり大きなパ
ッケージが必要であり、電装用機器あるいは情報機器等
の小型パッケージに高耐圧のショットーキーダイオード
を適用するのが困難であった。
リア電極と外部端子とを接続するときの、バリア電極の
はがれや接着強度については考慮されていなかった。し
たがって、ショットキーダイオードの定格電流を最大限
に使用するには、圧接型パッケージ等のかなり大きなパ
ッケージが必要であり、電装用機器あるいは情報機器等
の小型パッケージに高耐圧のショットーキーダイオード
を適用するのが困難であった。
【０００７】本発明の目的は、従来構造及び製造方法の
問題点を解決したショットキーダイード及びその製造方
法を提供することにある。
問題点を解決したショットキーダイード及びその製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明のショットキーダイオードの特徴は、バリア電
極としてニッケルシリサイドを用い、半田との接続を容
易にするためさらにニッケル電極を形成した点にある。
の本発明のショットキーダイオードの特徴は、バリア電
極としてニッケルシリサイドを用い、半田との接続を容
易にするためさらにニッケル電極を形成した点にある。
【０００９】本発明のショットキーダイオードの特徴を
具体的に言えば、バリア電極として、Ｎｉを金属原子と
するとＮｉＳｉ構造，Ｎｉ2Ｓｉ 構造の２層の金属シリ
サイドを積層し、さらにＮｉを形成させるようにしたも
のである。
具体的に言えば、バリア電極として、Ｎｉを金属原子と
するとＮｉＳｉ構造，Ｎｉ2Ｓｉ 構造の２層の金属シリ
サイドを積層し、さらにＮｉを形成させるようにしたも
のである。
【００１０】さらに、前記ＮｉシリサイドＮｉ2Ｓｉ の
厚みが、ＮｉＳｉの厚みより薄くし、機械的応力に強く
し、Ｎｉ上に半田を介してリード電極が接続されるよう
にしたものである。
厚みが、ＮｉＳｉの厚みより薄くし、機械的応力に強く
し、Ｎｉ上に半田を介してリード電極が接続されるよう
にしたものである。
【００１１】なお、上記ＮｉをＣｒに代えてもよい。
【００１２】また、本発明によるショットキーダイオー
ドの製造方法は、第１の無電解Ｎｉめっきをする工程
と、不活性ガス中でアニールすることによりＮｉＳｉ及
びＮｉ2Ｓｉに変換する工程と、さらにＮｉ2Ｓｉを触媒
として第２の無電解ＮｉめっきによりＮｉ被膜を形成す
る工程を含む。
ドの製造方法は、第１の無電解Ｎｉめっきをする工程
と、不活性ガス中でアニールすることによりＮｉＳｉ及
びＮｉ2Ｓｉに変換する工程と、さらにＮｉ2Ｓｉを触媒
として第２の無電解ＮｉめっきによりＮｉ被膜を形成す
る工程を含む。
【００１３】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１４】（実施例１）図１は本発明によるショット
キーダイオードの第１実施例を示す断面図である。図に
おいて、１は一方の主表面に隣接するｎ型半導体領域で
あり、一方の主表面からｎ型半導体領域に延び、一方の
主表面でｎ型半導体領域１との間に終端する第１ｐｎ接
合を有するようガードリングのｐ+ 型半導体領域２が形
成され、他方の主表面にはｎ型半導体領域１に隣接して
ｎ型半導体領域１より高不純物濃度のｎ+ 型半導体領域
３が形成されている。また、一方の主表面に露出した第
１pn接合のパッシベーション膜として、ＳｉＯ2 膜、あ
るいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳＧ膜等の第１絶
縁膜８が形成されている。
キーダイオードの第１実施例を示す断面図である。図に
おいて、１は一方の主表面に隣接するｎ型半導体領域で
あり、一方の主表面からｎ型半導体領域に延び、一方の
主表面でｎ型半導体領域１との間に終端する第１ｐｎ接
合を有するようガードリングのｐ+ 型半導体領域２が形
成され、他方の主表面にはｎ型半導体領域１に隣接して
ｎ型半導体領域１より高不純物濃度のｎ+ 型半導体領域
３が形成されている。また、一方の主表面に露出した第
１pn接合のパッシベーション膜として、ＳｉＯ2 膜、あ
るいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳＧ膜等の第１絶
縁膜８が形成されている。
【００１５】また、一方の主表面において、ｐ+ 型半導
体領域２の表面でオーミック接触し、ｐ+ 型半導体領域
２に挟まれたｎ型半導体領域１の表面で、本発明による
ショットキー接触するＮｉＳｉの構造を有する第１のニ
ッケルシリサイド層２１が形成され、第１のニッケルシ
リサイド層２１に隣接して第１のニッケルシリサイド層
２１より厚みが薄いＮｉ2Ｓｉ の構造を有する第２のニ
ッケルシリサイド層２２が形成され、さらに第２のニッ
ケルシリサイド層２２に隣接してニッケル電極２３が形
成されている。また、他方の主表面にあるｎ+ 型半導体
領域３の露出した面に、本発明によるＮｉＳｉの構造を
有する第１のニッケルシリサイド層３１が形成され、第
１のニッケルシリサイド層３１に隣接してＮｉ2Ｓｉ の
構造を有する第２のニッケルシリサイド層３２が形成さ
れ、さらに第２のニッケルシリサイド層３２に隣接して
ニッケル電極３３が形成され、本発明によるショットキ
ーダイオード１００が得られる。ニッケル電極２３は半
田２５を介してアノード電極２０に接続され、ニッケル
電極３３は半田３５を介してカソード電極３０に接続さ
れている。
体領域２の表面でオーミック接触し、ｐ+ 型半導体領域
２に挟まれたｎ型半導体領域１の表面で、本発明による
ショットキー接触するＮｉＳｉの構造を有する第１のニ
ッケルシリサイド層２１が形成され、第１のニッケルシ
リサイド層２１に隣接して第１のニッケルシリサイド層
２１より厚みが薄いＮｉ2Ｓｉ の構造を有する第２のニ
ッケルシリサイド層２２が形成され、さらに第２のニッ
ケルシリサイド層２２に隣接してニッケル電極２３が形
成されている。また、他方の主表面にあるｎ+ 型半導体
領域３の露出した面に、本発明によるＮｉＳｉの構造を
有する第１のニッケルシリサイド層３１が形成され、第
１のニッケルシリサイド層３１に隣接してＮｉ2Ｓｉ の
構造を有する第２のニッケルシリサイド層３２が形成さ
れ、さらに第２のニッケルシリサイド層３２に隣接して
ニッケル電極３３が形成され、本発明によるショットキ
ーダイオード１００が得られる。ニッケル電極２３は半
田２５を介してアノード電極２０に接続され、ニッケル
電極３３は半田３５を介してカソード電極３０に接続さ
れている。
【００１６】図２は本発明のダイオードによる第１実施
例を示す一方の主表面から見た平面図である。なお、図
２のＡ−Ａ′部で示した箇所の断面の概略図が図１に相
当しており、図１と同一の符号の説明は省略する。図２
において、第１ｐｎ接合と第１のニッケルシリサイド層
２１とが接触するｐ+ 型半導体領域２の端部を２ａで示
し、第１ｐｎ接合と第１絶縁膜８とが接触するｐ+ 型半
導体領域２の端部を２ｂで示している。
例を示す一方の主表面から見た平面図である。なお、図
２のＡ−Ａ′部で示した箇所の断面の概略図が図１に相
当しており、図１と同一の符号の説明は省略する。図２
において、第１ｐｎ接合と第１のニッケルシリサイド層
２１とが接触するｐ+ 型半導体領域２の端部を２ａで示
し、第１ｐｎ接合と第１絶縁膜８とが接触するｐ+ 型半
導体領域２の端部を２ｂで示している。
【００１７】次に、本発明によるダイオードにより、ば
らつきが少なく再現性の良い金属−半導体障壁のバリア
ハイトを有するバリア金属が得られ、半田接続が可能と
なる特徴を有することについて述べる。すなわち、本発
明によるショットキーダイオードのバリアハイトはＮｉ
Ｓｉの構造を有する第１のニッケルシリサイド層２１と
ｎ型半導体領域１とで決定され、その値は約０.６８〜
０.７３Ｖである。本発明では、半田接続を容易にする
ため、ショットキー電極の最外層をＮｉ電極としている
が、第１のニッケルシリサイド層２１とニッケル電極２
３との間に第２のニッケルシリサイド層２２を介在させ
ることにより、ニッケル電極２３の膜剥がれが生じなく
接着強度を高くでき、厚いニッケル電極２３を形成する
ことが可能となる。言い替えれば、第１のニッケルシリ
サイド層２１とニッケル電極２３との間に第２のニッケ
ルシリサイド層２２を介在させないと、厚いニッケル電
極２３を形成した場合、接着強度が低く膜剥がれが生じ
てしまう問題がある。
らつきが少なく再現性の良い金属−半導体障壁のバリア
ハイトを有するバリア金属が得られ、半田接続が可能と
なる特徴を有することについて述べる。すなわち、本発
明によるショットキーダイオードのバリアハイトはＮｉ
Ｓｉの構造を有する第１のニッケルシリサイド層２１と
ｎ型半導体領域１とで決定され、その値は約０.６８〜
０.７３Ｖである。本発明では、半田接続を容易にする
ため、ショットキー電極の最外層をＮｉ電極としている
が、第１のニッケルシリサイド層２１とニッケル電極２
３との間に第２のニッケルシリサイド層２２を介在させ
ることにより、ニッケル電極２３の膜剥がれが生じなく
接着強度を高くでき、厚いニッケル電極２３を形成する
ことが可能となる。言い替えれば、第１のニッケルシリ
サイド層２１とニッケル電極２３との間に第２のニッケ
ルシリサイド層２２を介在させないと、厚いニッケル電
極２３を形成した場合、接着強度が低く膜剥がれが生じ
てしまう問題がある。
【００１８】さらに、発明者等は、ニッケル電極２３を
半田２５を介してアノード電極２０と接続した場合、次
のことが問題となることを発見した。すなわち、第２の
ニッケルシリサイド層２２を形成しておくことにより、
厚いニッケル電極２３が形成できるものの、第２のニッ
ケルシリサイド層２２が第１のニッケルシリサイド層２
１より厚い場合、第２のニッケルシリサイド層２２にク
ラックが入り、その結果ショットキーダイオードが機械
的に破壊してしまうことである。この問題に対して、発
明者等は第２のニッケルシリサイド層２２を第１のニッ
ケルシリサイド層２１より薄く形成しておくことによ
り、アノード電極２０を半田２５を介してニッケル電極
２３と接続してもニッケルシリサイド層２２中にクラッ
クが入るのを防止することができ、本発明によれば半田
接続が容易なショットキーダイオードが得られることが
判った。
半田２５を介してアノード電極２０と接続した場合、次
のことが問題となることを発見した。すなわち、第２の
ニッケルシリサイド層２２を形成しておくことにより、
厚いニッケル電極２３が形成できるものの、第２のニッ
ケルシリサイド層２２が第１のニッケルシリサイド層２
１より厚い場合、第２のニッケルシリサイド層２２にク
ラックが入り、その結果ショットキーダイオードが機械
的に破壊してしまうことである。この問題に対して、発
明者等は第２のニッケルシリサイド層２２を第１のニッ
ケルシリサイド層２１より薄く形成しておくことによ
り、アノード電極２０を半田２５を介してニッケル電極
２３と接続してもニッケルシリサイド層２２中にクラッ
クが入るのを防止することができ、本発明によれば半田
接続が容易なショットキーダイオードが得られることが
判った。
【００１９】以上アノード電極２０を半田接続した場合
について述べたが、カソード電極３０を半田接続した場
合についても同様の効果がある。すなわち、第１のニッ
ケルシリサイド層３１上に第２のニッケルシリサイド層
３２を形成しておくことにより、厚いニッケル電極３３
が形成でき、第２のニッケルシリサイド層３２を第１の
ニッケルシリサイド層３１より薄く形成しておくことに
より、カソード電極３０を半田３５を介してニッケル電
極３３と接続してもニッケルシリサイド層３２中にクラ
ックが入るのを防止することができる半田接続が容易な
ショットキーダイオードが得られることが判った。
について述べたが、カソード電極３０を半田接続した場
合についても同様の効果がある。すなわち、第１のニッ
ケルシリサイド層３１上に第２のニッケルシリサイド層
３２を形成しておくことにより、厚いニッケル電極３３
が形成でき、第２のニッケルシリサイド層３２を第１の
ニッケルシリサイド層３１より薄く形成しておくことに
より、カソード電極３０を半田３５を介してニッケル電
極３３と接続してもニッケルシリサイド層３２中にクラ
ックが入るのを防止することができる半田接続が容易な
ショットキーダイオードが得られることが判った。
【００２０】（実施例２）次に、本発明を適用したダイ
オードの他の実施例について図３を用いて説明する。図
３は本発明によるダイオードの第２実施例を示す断面図
である。図３において、図１に示した符号と同一のもの
は説明を省略する。図１と異なるところは、一方の主表
面からｎ型半導体領域１に延び、一方の主表面でｐ+ 型
半導体領域２に囲まれ互いに一定の間隔のｎ型半導体領
域１を有し、ｐ+ 型半導体領域５がｎ型半導体領域１と
の間に第２ｐｎ接合を有するよう複数形成されているこ
とである。第１のニッケルシリサイド層２１とはオーミ
ック接触している。
オードの他の実施例について図３を用いて説明する。図
３は本発明によるダイオードの第２実施例を示す断面図
である。図３において、図１に示した符号と同一のもの
は説明を省略する。図１と異なるところは、一方の主表
面からｎ型半導体領域１に延び、一方の主表面でｐ+ 型
半導体領域２に囲まれ互いに一定の間隔のｎ型半導体領
域１を有し、ｐ+ 型半導体領域５がｎ型半導体領域１と
の間に第２ｐｎ接合を有するよう複数形成されているこ
とである。第１のニッケルシリサイド層２１とはオーミ
ック接触している。
【００２１】また、一方の主表面において、ｐ+ 型半導
体領域２の表面とｐ+ 型半導体領域５の表面でオーミッ
ク接触し、ｐ+ 型半導体領域２に挟まれたｎ型半導体領
域１の表面で、本発明によるショットキー接触するＮｉ
Ｓｉの構造を有する第１のニッケルシリサイド層２１が
形成され、第１のニッケルシリサイド層２１に隣接して
第１のニッケルシリサイド層２１より厚みが薄いＮｉ2
Ｓｉ の構造を有する第２のニッケルシリサイド層２２
が形成され、さらに第２のニッケルシリサイド層２２に
隣接してニッケル電極２３が形成されている。また、他
方の主表面にあるｎ+ 型半導体領域３の露出した面に、
本発明によるＮｉＳｉの構造を有する第１のニッケルシ
リサイド層３１が形成され、第１のニッケルシリサイド
層３１に隣接してＮｉ2Ｓｉの構造を有する第２のニッ
ケルシリサイド層３２が形成され、さらに第２のニッケ
ルシリサイド層３２に隣接してニッケル電極３３が形成
され、本発明による第２の実施例によるショットキーダ
イオード１０１が得られる。ニッケル電極２３は半田２
５を介してアノード電極２０に接続され、ニッケル電極
３３は半田３５を介してカソード電極３０に接続されて
いる。
体領域２の表面とｐ+ 型半導体領域５の表面でオーミッ
ク接触し、ｐ+ 型半導体領域２に挟まれたｎ型半導体領
域１の表面で、本発明によるショットキー接触するＮｉ
Ｓｉの構造を有する第１のニッケルシリサイド層２１が
形成され、第１のニッケルシリサイド層２１に隣接して
第１のニッケルシリサイド層２１より厚みが薄いＮｉ2
Ｓｉ の構造を有する第２のニッケルシリサイド層２２
が形成され、さらに第２のニッケルシリサイド層２２に
隣接してニッケル電極２３が形成されている。また、他
方の主表面にあるｎ+ 型半導体領域３の露出した面に、
本発明によるＮｉＳｉの構造を有する第１のニッケルシ
リサイド層３１が形成され、第１のニッケルシリサイド
層３１に隣接してＮｉ2Ｓｉの構造を有する第２のニッ
ケルシリサイド層３２が形成され、さらに第２のニッケ
ルシリサイド層３２に隣接してニッケル電極３３が形成
され、本発明による第２の実施例によるショットキーダ
イオード１０１が得られる。ニッケル電極２３は半田２
５を介してアノード電極２０に接続され、ニッケル電極
３３は半田３５を介してカソード電極３０に接続されて
いる。
【００２２】図３に示したようなｐ+ 型半導体領域５を
形成しておくことにより、アノード電極２０が負，カソ
ード電極３０が正となる逆バイアス電圧が印加されたと
き、第１ｐｎ接合及び第２ｐｎ接合が逆バイアスされ、
ｎ型半導体領域１の表面がｐ+ 型半導体領域２とｐ+ 型
半導体領域５の間や隣合うｐ+ 型半導体領域５の間に存
在しているので、第１ｐｎ接合及び第２ｐｎ接合からｎ
型半導体領域１に延びる空乏層がぶつかる。従って、ｎ
型半導体領域１表面の電界は緩和され、ｎ型半導体領域
１表面にｐ+ 型半導体領域５を介在させる構造が高耐圧
化に有利となる。本発明はこのようなｐｎ接合が複合化
されたショットキーダイオード構造にも適用でき、図１
及び図２で詳細に説明したように半田接続が容易になる
ことは言うまでもない。
形成しておくことにより、アノード電極２０が負，カソ
ード電極３０が正となる逆バイアス電圧が印加されたと
き、第１ｐｎ接合及び第２ｐｎ接合が逆バイアスされ、
ｎ型半導体領域１の表面がｐ+ 型半導体領域２とｐ+ 型
半導体領域５の間や隣合うｐ+ 型半導体領域５の間に存
在しているので、第１ｐｎ接合及び第２ｐｎ接合からｎ
型半導体領域１に延びる空乏層がぶつかる。従って、ｎ
型半導体領域１表面の電界は緩和され、ｎ型半導体領域
１表面にｐ+ 型半導体領域５を介在させる構造が高耐圧
化に有利となる。本発明はこのようなｐｎ接合が複合化
されたショットキーダイオード構造にも適用でき、図１
及び図２で詳細に説明したように半田接続が容易になる
ことは言うまでもない。
【００２３】（実施例３）図４は本発明によるショット
キーダイオードの接合ターミネーション部の第１変形例
を示す断面図である。図４において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２の外周部にｎ型半導体領域１を介して
電界を緩和するためのフィールドリミティングリング
（ＦＬＲ）の働きをする高不純物濃度のｐ+ 型半導体領
域６や横方向の空乏層の延びを制限する高不純物濃度の
ｎ+ 型半導体領域４を設けていることである。このよう
な接合ターミネーションを適用することにより、図１に
示した構造の接合ターミネーションより、より一層高耐
圧の半田接続が容易なショットキーダイオードを得るこ
とができる。
キーダイオードの接合ターミネーション部の第１変形例
を示す断面図である。図４において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２の外周部にｎ型半導体領域１を介して
電界を緩和するためのフィールドリミティングリング
（ＦＬＲ）の働きをする高不純物濃度のｐ+ 型半導体領
域６や横方向の空乏層の延びを制限する高不純物濃度の
ｎ+ 型半導体領域４を設けていることである。このよう
な接合ターミネーションを適用することにより、図１に
示した構造の接合ターミネーションより、より一層高耐
圧の半田接続が容易なショットキーダイオードを得るこ
とができる。
【００２４】（実施例４）図５は本発明によるショット
キーダイオードの接合ターミネーション部の第２変形例
を示す断面図である。図５において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２とｎ型半導体領域１とからなる第１ｐ
ｎ接合のターミネーションがプレーナ型ではなく、ペレ
ットの端面がベベル加工されたところにある。すなわ
ち、ｐ+ 型半導体領域２とｎ型半導体領域１が図５に示
したように正ベベルに加工されていると、第１ｐｎ接合
が逆バイアスされると、ｎ型半導体領域１に広がる空乏
層は半導体内部より、端面の方が広がり易いので電界が
緩和され、高耐圧を達成することができる。通常この正
ベベルに加工された端面にはポリイミドシリコーンある
いはシリコーンゴム等のパッシベーション膜を形成す
る。この図５に示したターミネーション構造を使用する
と、図１と比べて、半田接続をした場合、例えば、アノ
ード電極２０を接続するための半田２５のだれがあって
も半田の電界効果によるターミネーション部の電界集中
をさける利点がある。なお、図５では正ベベル形状につ
いて述べたが、本発明のショットキーダイオードのター
ミネーションは、なにも正ベベル形状に限られず、適当
な不純物濃度や寸法を選定することにより、負ベベル形
状であってもかまわない。
キーダイオードの接合ターミネーション部の第２変形例
を示す断面図である。図５において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２とｎ型半導体領域１とからなる第１ｐ
ｎ接合のターミネーションがプレーナ型ではなく、ペレ
ットの端面がベベル加工されたところにある。すなわ
ち、ｐ+ 型半導体領域２とｎ型半導体領域１が図５に示
したように正ベベルに加工されていると、第１ｐｎ接合
が逆バイアスされると、ｎ型半導体領域１に広がる空乏
層は半導体内部より、端面の方が広がり易いので電界が
緩和され、高耐圧を達成することができる。通常この正
ベベルに加工された端面にはポリイミドシリコーンある
いはシリコーンゴム等のパッシベーション膜を形成す
る。この図５に示したターミネーション構造を使用する
と、図１と比べて、半田接続をした場合、例えば、アノ
ード電極２０を接続するための半田２５のだれがあって
も半田の電界効果によるターミネーション部の電界集中
をさける利点がある。なお、図５では正ベベル形状につ
いて述べたが、本発明のショットキーダイオードのター
ミネーションは、なにも正ベベル形状に限られず、適当
な不純物濃度や寸法を選定することにより、負ベベル形
状であってもかまわない。
【００２５】（実施例５）図６は本発明によるショット
キーダイオードの接合ターミネーション部の第３変形例
を示す断面図である。図６において、図５に示した符号
と同一のものは説明を省略する。図５と異なるところ
は、第１のニッケルシリサイド層２１，第２のニッケル
シリサイド層２２、及びニッケル電極２３をペレット端
部にまで拡張したところにある。図５で述べたようにペ
レットの端面を正ベベル形状にすることにより、半田接
続をした場合、例えば、アノード電極２０を接続するた
めの半田２５のだれがあっても半田の電界効果によるタ
ーミネーション部の電界集中をさける利点があるだけで
なく、第１のニッケルシリサイド層２１，第２のニッケ
ルシリサイド層２２、及びニッケル電極２３を形成する
ためのホトリソグラフィの工程を省略することが可能と
なり、プロセスの簡略化を図ることができる。
キーダイオードの接合ターミネーション部の第３変形例
を示す断面図である。図６において、図５に示した符号
と同一のものは説明を省略する。図５と異なるところ
は、第１のニッケルシリサイド層２１，第２のニッケル
シリサイド層２２、及びニッケル電極２３をペレット端
部にまで拡張したところにある。図５で述べたようにペ
レットの端面を正ベベル形状にすることにより、半田接
続をした場合、例えば、アノード電極２０を接続するた
めの半田２５のだれがあっても半田の電界効果によるタ
ーミネーション部の電界集中をさける利点があるだけで
なく、第１のニッケルシリサイド層２１，第２のニッケ
ルシリサイド層２２、及びニッケル電極２３を形成する
ためのホトリソグラフィの工程を省略することが可能と
なり、プロセスの簡略化を図ることができる。
【００２６】（実施例６）図７は本発明によるショット
キーダイオードの接合ターミネーション部の第４変形例
を示す断面図である。図７において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２とｎ型半導体領域１からなる第１ｐｎ
接合の接合ターミネーション部をメサ型にしているとこ
ろである。このように接合ターミネーション部を負ベベ
ル形状を有するメサ型に加工し、第１ｐｎ接合のパッシ
ベーション膜としてＳｉＯ2 膜、あるいはＳｉＯ2 とＰ
2Ｏ5を混合したＰＳＧ膜等の第１絶縁膜８を形成してい
る。図１に示した構造の接合ターミネーションでは、耐
圧がｐ+ 型半導体領域２の外周部での曲率半径で決定さ
れるのに対して、このようなメサ型の接合ターミネーシ
ョンを適用することにより、平面接合の耐圧に近くな
り、一層高耐圧の半田接続が容易なショットキーダイオ
ードを得ることができる。
キーダイオードの接合ターミネーション部の第４変形例
を示す断面図である。図７において、図１に示した符号
と同一のものは説明を省略する。図１と異なるところ
は、図１で示したガードリングとなる高不純物濃度のｐ
+ 型半導体領域２とｎ型半導体領域１からなる第１ｐｎ
接合の接合ターミネーション部をメサ型にしているとこ
ろである。このように接合ターミネーション部を負ベベ
ル形状を有するメサ型に加工し、第１ｐｎ接合のパッシ
ベーション膜としてＳｉＯ2 膜、あるいはＳｉＯ2 とＰ
2Ｏ5を混合したＰＳＧ膜等の第１絶縁膜８を形成してい
る。図１に示した構造の接合ターミネーションでは、耐
圧がｐ+ 型半導体領域２の外周部での曲率半径で決定さ
れるのに対して、このようなメサ型の接合ターミネーシ
ョンを適用することにより、平面接合の耐圧に近くな
り、一層高耐圧の半田接続が容易なショットキーダイオ
ードを得ることができる。
【００２７】（実施例７）図８は本発明によるショット
キーダイオードの接合ターミネーション部の第５変形例
を示す断面図である。図８において、図７に示した符号
と同一のものは説明を省略する。図７で示したガードリ
ングとなる高不純物濃度のｐ+ 型半導体領域２とｎ型半
導体領域１からなる第１ｐｎ接合の接合ターミネーショ
ン部をメサ型にしているところは同じであるが、第１ｐ
ｎ接合のパッシベーション膜として図７ではＳｉＯ
2 膜、あるいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳＧ膜等
の第１絶縁膜８を形成しているが、図８では鉛系ガラス
あるいは亜鉛系ガラス等の第２絶縁膜９を形成している
ところが異なる。このようなガラスからなる第２絶縁膜
９を形成することにより、ＳｉＯ2膜、あるいはＳｉＯ2
とＰ2Ｏ5を混合したＰＳＧ膜等の第１絶縁膜８より厚い
パッシベーション膜が得られ、特にパッシベーション膜
上部の電荷の悪影響を軽減することができ、一層高信頼
の半田接続が容易なショットキーダイオードを得ること
ができる。
キーダイオードの接合ターミネーション部の第５変形例
を示す断面図である。図８において、図７に示した符号
と同一のものは説明を省略する。図７で示したガードリ
ングとなる高不純物濃度のｐ+ 型半導体領域２とｎ型半
導体領域１からなる第１ｐｎ接合の接合ターミネーショ
ン部をメサ型にしているところは同じであるが、第１ｐ
ｎ接合のパッシベーション膜として図７ではＳｉＯ
2 膜、あるいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳＧ膜等
の第１絶縁膜８を形成しているが、図８では鉛系ガラス
あるいは亜鉛系ガラス等の第２絶縁膜９を形成している
ところが異なる。このようなガラスからなる第２絶縁膜
９を形成することにより、ＳｉＯ2膜、あるいはＳｉＯ2
とＰ2Ｏ5を混合したＰＳＧ膜等の第１絶縁膜８より厚い
パッシベーション膜が得られ、特にパッシベーション膜
上部の電荷の悪影響を軽減することができ、一層高信頼
の半田接続が容易なショットキーダイオードを得ること
ができる。
【００２８】（実施例８）図９は本発明によるショット
キーダイオードの接合ターミネーション部の第６変形例
を示す断面図である。図９において、図７及び図８に示
した符号と同一のものは説明を省略する。図８で示した
ガードリングとなる高不純物濃度のｐ+ 型半導体領域２
とｎ型半導体領域１からなる第１ｐｎ接合の接合ターミ
ネーション部をメサ型にしているところは同じである
が、第１ｐｎ接合のパッシベーション膜として図７では
ＳｉＯ2 膜、あるいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳ
Ｇ膜等の第１絶縁膜８を形成し、図８では鉛系ガラスあ
るいは亜鉛系ガラス等の第２絶縁膜９を形成している
が、図９では第１ｐｎ接合のパッシベーション膜として
第１絶縁膜８の上部に第２絶縁膜９を形成しているとこ
ろが異なる。このようにガラスからなる第２絶縁膜９の
下部に第１絶縁膜を形成することにより、ｎ型半導体領
域１及びｐ+ 型半導体領域２の表面での表面再結合速度
を低減することができターミネーション部でのリーク電
流を一層低減できるので、さらに高信頼，高耐圧のみな
らず低リーク電流の半田接続が容易なショットキーダイ
オードを得ることができる。
キーダイオードの接合ターミネーション部の第６変形例
を示す断面図である。図９において、図７及び図８に示
した符号と同一のものは説明を省略する。図８で示した
ガードリングとなる高不純物濃度のｐ+ 型半導体領域２
とｎ型半導体領域１からなる第１ｐｎ接合の接合ターミ
ネーション部をメサ型にしているところは同じである
が、第１ｐｎ接合のパッシベーション膜として図７では
ＳｉＯ2 膜、あるいはＳｉＯ2 とＰ2Ｏ5を混合したＰＳ
Ｇ膜等の第１絶縁膜８を形成し、図８では鉛系ガラスあ
るいは亜鉛系ガラス等の第２絶縁膜９を形成している
が、図９では第１ｐｎ接合のパッシベーション膜として
第１絶縁膜８の上部に第２絶縁膜９を形成しているとこ
ろが異なる。このようにガラスからなる第２絶縁膜９の
下部に第１絶縁膜を形成することにより、ｎ型半導体領
域１及びｐ+ 型半導体領域２の表面での表面再結合速度
を低減することができターミネーション部でのリーク電
流を一層低減できるので、さらに高信頼，高耐圧のみな
らず低リーク電流の半田接続が容易なショットキーダイ
オードを得ることができる。
【００２９】（実施例９）図１０は図１に示した本発明
によるショットキーダイオードの製造方法の一例を示
す。まず、抵抗率が０.００１〜０.０１Ω・cmの低抵抗
のｎ+ 型半導体領域３上にｎ型の不純物を１立方センチ
メートル当り約１×１０の１５から１６乗含むｎ型半導
体領域１をエピタキシャル法で約４〜１０μｍ程度形成
する（ａ）。あるいは、ｎ型の不純物を１立方センチメ
ートル当り約１×１０の１４から１６乗含むｎ型半導体
領域１の他方の主表面から表面不純物濃度が１立方セン
チメートル当り約１×１０の２０乗以上Ｐ（リン）を４
５±１０μｍの深さにイオン打ち込み法あるいは次亜塩
素酸リンを用いて高不純物濃度のｎ+ 型半導体領域３を
形成しても良い。
によるショットキーダイオードの製造方法の一例を示
す。まず、抵抗率が０.００１〜０.０１Ω・cmの低抵抗
のｎ+ 型半導体領域３上にｎ型の不純物を１立方センチ
メートル当り約１×１０の１５から１６乗含むｎ型半導
体領域１をエピタキシャル法で約４〜１０μｍ程度形成
する（ａ）。あるいは、ｎ型の不純物を１立方センチメ
ートル当り約１×１０の１４から１６乗含むｎ型半導体
領域１の他方の主表面から表面不純物濃度が１立方セン
チメートル当り約１×１０の２０乗以上Ｐ（リン）を４
５±１０μｍの深さにイオン打ち込み法あるいは次亜塩
素酸リンを用いて高不純物濃度のｎ+ 型半導体領域３を
形成しても良い。
【００３０】次に、表面を酸化して二酸化珪素膜を形成
し、通常のホトエッチングにより二酸化珪素膜６に窓を
開け、一方の主表面側にｐ型の不純物としてのＢ（ボロ
ン）を表面不純物濃度が１立方センチメートル当り約１
×１０の１８から１９乗で深さが０.５ 〜２μｍ程度の
ガードリングとなるｐ+ 型半導体領域２を選択的に形成
する。その後、この工程で形成された二酸化珪素膜を残
したままかあるいはフッ酸等により除去して改めて酸化
し、表面にＰ2Ｏ5を３〜６mol％ 含むリンガラスを約
０.３〜０.７μｍ程度形成し、第１絶縁膜８とする。次
に、通常のホトエッチングにより第１絶縁膜８にコンタ
クト用の窓開けを行い、表面ではｐ+ 型半導体領域２の
ペレット中心部に近い表面、さらにｐ+ 型半導体領域２
に挟まれたｎ型半導体領域１の表面を露出させ、裏面に
存在していた酸化膜は全面除去しｎ+ 型半導体領域３の
表面を露出させる（ｂ）。
し、通常のホトエッチングにより二酸化珪素膜６に窓を
開け、一方の主表面側にｐ型の不純物としてのＢ（ボロ
ン）を表面不純物濃度が１立方センチメートル当り約１
×１０の１８から１９乗で深さが０.５ 〜２μｍ程度の
ガードリングとなるｐ+ 型半導体領域２を選択的に形成
する。その後、この工程で形成された二酸化珪素膜を残
したままかあるいはフッ酸等により除去して改めて酸化
し、表面にＰ2Ｏ5を３〜６mol％ 含むリンガラスを約
０.３〜０.７μｍ程度形成し、第１絶縁膜８とする。次
に、通常のホトエッチングにより第１絶縁膜８にコンタ
クト用の窓開けを行い、表面ではｐ+ 型半導体領域２の
ペレット中心部に近い表面、さらにｐ+ 型半導体領域２
に挟まれたｎ型半導体領域１の表面を露出させ、裏面に
存在していた酸化膜は全面除去しｎ+ 型半導体領域３の
表面を露出させる（ｂ）。
【００３１】次に、表面に残った酸化膜等を希釈フッ化
水素酸に浸漬して除去した後、希釈フッ化水素酸と塩化
パラジウム水溶液からなる触媒液に浸漬し触媒化処理を
施し、パラジウムを付着させ、パラジウムを触媒として
次亜塩素酸ソーダを還元剤とする塩化ニッケルを含む溶
液中で第１無電解ニッケルめっきを行い、窒素中でシン
ターすることにより、一方の主表面に露出したｐ+ 型半
導体領域２にはオーミック接触し、ｐ+ 型半導体領域２
に挟まれたｎ型半導体領域１には、ショットキー接触す
るよう第１のニッケルシリサイド層２１，第１のニッケ
ルシリサイド層２１より薄い第２のニッケルシリサイド
層２２を積層し、他方の主表面に露出したｎ+ 型半導体
領域３にはオーミック接触する第１のニッケルシリサイ
ド層３１，第１のニッケルシリサイド層３１より薄い第
２のニッケルシリサイド層３２を積層する（ｃ）。さら
に、（ｃ）で形成した第２のニッケルシリサイド層２２
及び３２を触媒として、さらに次亜塩素酸ソーダを還元
剤とする塩化ニッケルを含む溶液中で第２無電解ニッケ
ルめっきを実施し、ニッケル電極２３及び３３を形成
し、本発明によるショットキーダイオード１００が製造
できる（ｄ）。
水素酸に浸漬して除去した後、希釈フッ化水素酸と塩化
パラジウム水溶液からなる触媒液に浸漬し触媒化処理を
施し、パラジウムを付着させ、パラジウムを触媒として
次亜塩素酸ソーダを還元剤とする塩化ニッケルを含む溶
液中で第１無電解ニッケルめっきを行い、窒素中でシン
ターすることにより、一方の主表面に露出したｐ+ 型半
導体領域２にはオーミック接触し、ｐ+ 型半導体領域２
に挟まれたｎ型半導体領域１には、ショットキー接触す
るよう第１のニッケルシリサイド層２１，第１のニッケ
ルシリサイド層２１より薄い第２のニッケルシリサイド
層２２を積層し、他方の主表面に露出したｎ+ 型半導体
領域３にはオーミック接触する第１のニッケルシリサイ
ド層３１，第１のニッケルシリサイド層３１より薄い第
２のニッケルシリサイド層３２を積層する（ｃ）。さら
に、（ｃ）で形成した第２のニッケルシリサイド層２２
及び３２を触媒として、さらに次亜塩素酸ソーダを還元
剤とする塩化ニッケルを含む溶液中で第２無電解ニッケ
ルめっきを実施し、ニッケル電極２３及び３３を形成
し、本発明によるショットキーダイオード１００が製造
できる（ｄ）。
【００３２】最後に、アノード側のニッケル電極２３に
は半田２５を介してアノード電極２０，カソード側のニ
ッケル電極３３には半田３５を介してカソード電極３０
を接続する（ｅ）。
は半田２５を介してアノード電極２０，カソード側のニ
ッケル電極３３には半田３５を介してカソード電極３０
を接続する（ｅ）。
【００３３】なお、本発明による第１のニッケルシリサ
イド層２１，３１及び第２のニッケルシリサイド層２
２，３２を形成するのに、無電解ニッケルめっき法を用
いて説明してきたが、本発明の効果、すなわち半田接続
が可能なショットキーダイオードを達成するには、なに
も上記の無電解ニッケルめっき法に限られず、通常用い
られている真空蒸着法を用いてニッケル膜を形成した
後、窒素中でシンターして形成しても構わない。
イド層２１，３１及び第２のニッケルシリサイド層２
２，３２を形成するのに、無電解ニッケルめっき法を用
いて説明してきたが、本発明の効果、すなわち半田接続
が可能なショットキーダイオードを達成するには、なに
も上記の無電解ニッケルめっき法に限られず、通常用い
られている真空蒸着法を用いてニッケル膜を形成した
後、窒素中でシンターして形成しても構わない。
【００３４】（実施例１０）図１１は図８に示した本発
明による接合ターミネーション部の第５変形例を有する
ショットキーダイオードの他の製造方法の一例を示す。
図１１において、図１０に示した符号と同一のものは説
明を省略する。また図１１（ａ）の工程は図１０（ａ）
の工程と同じであり、説明を省略する。
明による接合ターミネーション部の第５変形例を有する
ショットキーダイオードの他の製造方法の一例を示す。
図１１において、図１０に示した符号と同一のものは説
明を省略する。また図１１（ａ）の工程は図１０（ａ）
の工程と同じであり、説明を省略する。
【００３５】次に、表面を酸化して二酸化珪素膜８を形
成し、通常のホトエッチングにより二酸化珪素膜６に窓
を開け、一方の主表面側にｐ型の不純物としてのＢ(ボ
ロン)を表面不純物濃度が１立方センチメートル当り約
１×１０の１８から１９乗で深さが０.５ 〜２μｍ程度
のガードリングとなるｐ+ 型半導体領域２を選択的に形
成する（ｂ）。その後、この工程で形成された二酸化珪
素膜を残したままかあるいは追加して酸化し、通常のホ
トリソグラフィにより一方の主表面の酸化膜の一部を除
去した後、Ｕ０１エチャントで選択的にシリコーンをエ
ッチングしｐ+ 型半導体領域２とｎ型半導体領域１から
なる第１ｐｎ接合が露出するようメサ溝を形成する。さ
らに、工程中で形成された酸化膜をフッ化水素酸を含む
酸で除去し、図が示すようにスクリーン印刷法でペース
ト状の鉛系ガラス、あるいは亜鉛系ガラスをを塗布し、
焼成を行い、ガラス被膜９を形成する。
成し、通常のホトエッチングにより二酸化珪素膜６に窓
を開け、一方の主表面側にｐ型の不純物としてのＢ(ボ
ロン)を表面不純物濃度が１立方センチメートル当り約
１×１０の１８から１９乗で深さが０.５ 〜２μｍ程度
のガードリングとなるｐ+ 型半導体領域２を選択的に形
成する（ｂ）。その後、この工程で形成された二酸化珪
素膜を残したままかあるいは追加して酸化し、通常のホ
トリソグラフィにより一方の主表面の酸化膜の一部を除
去した後、Ｕ０１エチャントで選択的にシリコーンをエ
ッチングしｐ+ 型半導体領域２とｎ型半導体領域１から
なる第１ｐｎ接合が露出するようメサ溝を形成する。さ
らに、工程中で形成された酸化膜をフッ化水素酸を含む
酸で除去し、図が示すようにスクリーン印刷法でペース
ト状の鉛系ガラス、あるいは亜鉛系ガラスをを塗布し、
焼成を行い、ガラス被膜９を形成する。
【００３６】その後の工程は、図１０に示したものと同
じであるので説明を省略する。
じであるので説明を省略する。
【００３７】なお、図１１（ｃ）に示した工程中で、メ
サ溝を形成した後に表面を酸化し、引き続きスクリーン
印刷法でペースト状の鉛系ガラス、あるいは亜鉛系ガラ
スをを塗布し、焼成を行い、ガラス被膜９を形成すれ
ば、図９に示した本発明による接合ターミネーション部
の第６変形例を示すショットキーダイオード１０２を得
ることができる。
サ溝を形成した後に表面を酸化し、引き続きスクリーン
印刷法でペースト状の鉛系ガラス、あるいは亜鉛系ガラ
スをを塗布し、焼成を行い、ガラス被膜９を形成すれ
ば、図９に示した本発明による接合ターミネーション部
の第６変形例を示すショットキーダイオード１０２を得
ることができる。
【００３８】（実施例１１）図１２は本発明によるショ
ットキーダイオードの第１実施例を面実装型パッケージ
に適用した断面図を示す。図１２において、図１と同じ
符号の説明は省略する。本発明によるショットキーダイ
オード１００のアノード側のニッケル電極２３は半田２
５を介してアノード電極２０に接続され、カソード側の
ニッケル電極３３は半田３５を介してカソード電極３０
に接続され、ショットキーダイオード１００はエポキシ
系の樹脂５０によってモールドされ、さらにアノード電
極２０及びカソード電極３０の一部がモールド樹脂５０
の外部に取り出され、樹脂の同一平面上に配置されるよ
う形成されている。このように、本発明によるショット
キーダイオード１００を使用することにより、半田接続
が可能な面実装型パッケージに搭載することできる。
ットキーダイオードの第１実施例を面実装型パッケージ
に適用した断面図を示す。図１２において、図１と同じ
符号の説明は省略する。本発明によるショットキーダイ
オード１００のアノード側のニッケル電極２３は半田２
５を介してアノード電極２０に接続され、カソード側の
ニッケル電極３３は半田３５を介してカソード電極３０
に接続され、ショットキーダイオード１００はエポキシ
系の樹脂５０によってモールドされ、さらにアノード電
極２０及びカソード電極３０の一部がモールド樹脂５０
の外部に取り出され、樹脂の同一平面上に配置されるよ
う形成されている。このように、本発明によるショット
キーダイオード１００を使用することにより、半田接続
が可能な面実装型パッケージに搭載することできる。
【００３９】（実施例１２）図１３は本発明によるショ
ットキーダイオードの第１実施例を複合化して利用した
第１の適用例を示す。図１３において、図１２と同じ符
号の説明は省略する。図１３において、左側のショット
キーダイオード１００のニッケル電極２３は半田２５を
介してアノード電極２０ａに接続され、ニッケル電極３
３は半田３５を介して電極４０に接続され、右側のショ
ットキーダイオード１００のニッケル電極３３は半田３
５を介してカソード電極３０ａに接続され、ニッケル電
極２３は半田２５を介して電極４０に接続されている。
このように本発明によるショットキーダイオードを使用
すれば、少なくとも２つのショットキーダイオード100
を逆並列に半田接続することが可能であり、電源等の整
流回路に半田付けして使用することが容易となる特長が
ある。
ットキーダイオードの第１実施例を複合化して利用した
第１の適用例を示す。図１３において、図１２と同じ符
号の説明は省略する。図１３において、左側のショット
キーダイオード１００のニッケル電極２３は半田２５を
介してアノード電極２０ａに接続され、ニッケル電極３
３は半田３５を介して電極４０に接続され、右側のショ
ットキーダイオード１００のニッケル電極３３は半田３
５を介してカソード電極３０ａに接続され、ニッケル電
極２３は半田２５を介して電極４０に接続されている。
このように本発明によるショットキーダイオードを使用
すれば、少なくとも２つのショットキーダイオード100
を逆並列に半田接続することが可能であり、電源等の整
流回路に半田付けして使用することが容易となる特長が
ある。
【００４０】（実施例１３）図１４は本発明によるショ
ットキーダイオードの第１実施例を複合化して利用した
第２の適用例を示す。図１４において、図１３と同じ符
号の説明は省略する。図１４において、２つのショット
キーダイオード１００のニッケル電極３３は半田３５を
介して共通のカソード電極３０に接続され、ニッケル電
極２３は半田２５を介してそれぞれ別のアノード電極２
０ｂ及び２０ｃに接続されている。このように、カソー
ド電極３０を共通に接続し、アノード電極２０を別々の
２０ｂ及び２０ｃのように取り出すことが可能となるの
で、従来ダイオードの部品としては２個必要であり、端
子が４個必要なところを３個の端子で回路を構成するこ
とができるようになるため、電源回路の信頼性寿命を長
くすることができる。
ットキーダイオードの第１実施例を複合化して利用した
第２の適用例を示す。図１４において、図１３と同じ符
号の説明は省略する。図１４において、２つのショット
キーダイオード１００のニッケル電極３３は半田３５を
介して共通のカソード電極３０に接続され、ニッケル電
極２３は半田２５を介してそれぞれ別のアノード電極２
０ｂ及び２０ｃに接続されている。このように、カソー
ド電極３０を共通に接続し、アノード電極２０を別々の
２０ｂ及び２０ｃのように取り出すことが可能となるの
で、従来ダイオードの部品としては２個必要であり、端
子が４個必要なところを３個の端子で回路を構成するこ
とができるようになるため、電源回路の信頼性寿命を長
くすることができる。
【００４１】（実施例１４）図１５は本発明によるショ
ットキーダイオードの第１実施例を複合化して利用した
第３の適用例を示す。図１５において、図１３と同じ符
号の説明は省略する。図１５において、２つのショット
キーダイオード１００のニッケル電極２３は半田２５を
介して共通のアノード電極２０に接続され、ニッケル電
極３３は半田３５を介してそれぞれ別のカソード電極３
０ｂ及び３０ｃに接続されている。このように、アノー
ド電極２０を共通に接続し、カソード電極３０を別々の
３０ｂ及び３０ｃのように取り出すことが可能となるの
で、図１４で述べたように従来ダイオードの部品として
は２個必要であり、端子が４個必要なところを３個の端
子で回路を構成することができるようになるため、電源
回路の信頼性寿命を長くすることができる。
ットキーダイオードの第１実施例を複合化して利用した
第３の適用例を示す。図１５において、図１３と同じ符
号の説明は省略する。図１５において、２つのショット
キーダイオード１００のニッケル電極２３は半田２５を
介して共通のアノード電極２０に接続され、ニッケル電
極３３は半田３５を介してそれぞれ別のカソード電極３
０ｂ及び３０ｃに接続されている。このように、アノー
ド電極２０を共通に接続し、カソード電極３０を別々の
３０ｂ及び３０ｃのように取り出すことが可能となるの
で、図１４で述べたように従来ダイオードの部品として
は２個必要であり、端子が４個必要なところを３個の端
子で回路を構成することができるようになるため、電源
回路の信頼性寿命を長くすることができる。
【００４２】なお、図１２〜図１５に示した本発明によ
るショットキーダイオードの適用例では、一例として図
１に示したショットキーダイオード１００を用いて説明
してきたが、本発明による半田接続が可能な特長は、図
１に示したショットキーダイオード１００だけに限られ
ず、図３に示したショットキーダイオード１０１でも構
わない。また、ターミネーション部の構造も図１に示し
たものだけではなく、図４〜図９に示した構造を用いて
も構わないのは言うまでもないことである。
るショットキーダイオードの適用例では、一例として図
１に示したショットキーダイオード１００を用いて説明
してきたが、本発明による半田接続が可能な特長は、図
１に示したショットキーダイオード１００だけに限られ
ず、図３に示したショットキーダイオード１０１でも構
わない。また、ターミネーション部の構造も図１に示し
たものだけではなく、図４〜図９に示した構造を用いて
も構わないのは言うまでもないことである。
【００４３】さらに、本発明の実施例では、ニッケルを
用いたシリサイド構造を有する電極について詳細に説明
してきたが、本発明の効果はなにもニッケルシリサイド
だけに限られず、クロムを用いたＣｒＳｉ構造を第１の
シリサイド層、Ｃｒ2Ｓｉ 構造を第２のシリサイド層と
しても、本発明による半田接続が可能なショットキーダ
イオードを得ることができる。
用いたシリサイド構造を有する電極について詳細に説明
してきたが、本発明の効果はなにもニッケルシリサイド
だけに限られず、クロムを用いたＣｒＳｉ構造を第１の
シリサイド層、Ｃｒ2Ｓｉ 構造を第２のシリサイド層と
しても、本発明による半田接続が可能なショットキーダ
イオードを得ることができる。
【００４４】以上詳述した本発明の各実施例を用いたダ
イオード及びその製造方法によれば、耐圧が４０〜１５
０Ｖ、順方向電圧降下としては順方向電流密度が１平方
センチメートル当り１５０Ａのとき約０.７〜０.８Ｖの
値を有するショットキーダイオードが得られ、さらに、
高温逆バイアス試験（印加電圧が定格電圧の８０％，接
合温度が２００℃，試験時間が１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高耐
圧で、かつ高信頼性を有する優れたダイオード及びその
製造方法であることを確認した。
イオード及びその製造方法によれば、耐圧が４０〜１５
０Ｖ、順方向電圧降下としては順方向電流密度が１平方
センチメートル当り１５０Ａのとき約０.７〜０.８Ｖの
値を有するショットキーダイオードが得られ、さらに、
高温逆バイアス試験（印加電圧が定格電圧の８０％，接
合温度が２００℃，試験時間が１０００ｈ）を実施した
が、リーク電流は初期値の５０％増加にとどまり、高耐
圧で、かつ高信頼性を有する優れたダイオード及びその
製造方法であることを確認した。
【００４５】
【発明の効果】このようにして、本発明によるショット
キダイオードは、サージ耐量が高く、また、その製造方
法を用いれば、半田接続が可能な電気的及び機械的に高
信頼性を示すショットキーダイオードが製造可能とな
る。
キダイオードは、サージ耐量が高く、また、その製造方
法を用いれば、半田接続が可能な電気的及び機械的に高
信頼性を示すショットキーダイオードが製造可能とな
る。
【図１】本発明によるショットキーダイオードの第１実
施例を示す断面図である。
施例を示す断面図である。
【図２】本発明によるショットキーダイオードの第１実
施例を示す平面図である。
施例を示す平面図である。
【図３】本発明によるショットキーダイオードの第２実
施例を示す断面図である。
施例を示す断面図である。
【図４】本発明によるショットキーダイオードのターミ
ネーション部の第１変形例を示す断面図である。
ネーション部の第１変形例を示す断面図である。
【図５】本発明によるショットキーダイオードのターミ
ネーション部の第２変形例を示す断面図である。
ネーション部の第２変形例を示す断面図である。
【図６】本発明によるショットキーダイオードのターミ
ネーション部の第３変形例を示す断面図である。
ネーション部の第３変形例を示す断面図である。
【図７】本発明によるショットキーダイオードのターミ
ネーション部の第４変形例を示す断面図である。
ネーション部の第４変形例を示す断面図である。
【図８】本発明によるショットキーダイオードのターミ
ネーション部の第５変形例を示す断面図である。
ネーション部の第５変形例を示す断面図である。
【図９】本発明によるショットキーダイオードのターミ
ネーション部の第６変形例を示す断面図である。
ネーション部の第６変形例を示す断面図である。
【図１０】本発明によるショットキーダイオードの第１
実施例の製造方法を示す断面図である。
実施例の製造方法を示す断面図である。
【図１１】本発明によるショットキーダイオードのター
ミネーション部の第５変形例の製造方法を示す断面図で
ある。
ミネーション部の第５変形例の製造方法を示す断面図で
ある。
【図１２】本発明によるショットキーダイオードの第１
実施例を面実装型パッケージに適用した断面図である。
実施例を面実装型パッケージに適用した断面図である。
【図１３】本発明によるショットキーダイオードの第１
実施例を複合化して利用した第１の適用例である。
実施例を複合化して利用した第１の適用例である。
【図１４】本発明によるショットキーダイオードの第１
実施例を複合化して利用した第２の適用例である。
実施例を複合化して利用した第２の適用例である。
【図１５】本発明によるショットキーダイオードの第１
実施例を複合化して利用した第３の適用例である。
実施例を複合化して利用した第３の適用例である。
１…ｎ型半導体領域、２，５，６…ｐ+ 型半導体領域、
３，４…ｎ+ 型半導体領域、８…第１絶縁膜、９…第２
絶縁膜、２０，２０ａ，２０ｂ，２０ｃ…アノード電
極、２１，３１…第１のニッケルシリサイド層、２２，
３２…第２のニッケルシリサイド層、２３，３３…ニッ
ケル電極、２５,３５…半田、３０,３０ａ，３０ｂ，３
０ｃ…カソード電極、４０…電極、５０…モールド樹
脂、１００，１０１，１０２…ショットキーダイオー
ド。
３，４…ｎ+ 型半導体領域、８…第１絶縁膜、９…第２
絶縁膜、２０，２０ａ，２０ｂ，２０ｃ…アノード電
極、２１，３１…第１のニッケルシリサイド層、２２，
３２…第２のニッケルシリサイド層、２３，３３…ニッ
ケル電極、２５,３５…半田、３０,３０ａ，３０ｂ，３
０ｃ…カソード電極、４０…電極、５０…モールド樹
脂、１００，１０１，１０２…ショットキーダイオー
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 光幸 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (4)
- 【請求項１】第１導電型の第１半導体領域の一方の主表
面から内部に延び、該第１半導体領域を包囲する第２導
電型の第２半導体領域が選択的に形成され、該第１半導
体領域との間にショットキー接合が形成され、第２半導
体領域との間にオーミック接続されるバリア電極を有す
るショットキーダイオードにおいて、 バリア電極として、ＮｉまたはＣｒを金属原子Ｍとする
ＭＳｉ構造，Ｍ2Ｓｉ構造の２層の金属シリサイドを積
層し、さらにＭからなる電極を形成させたことを特徴と
するショットキーダイオード。 - 【請求項２】前記金属シリサイドＭ2Ｓｉ の厚みが、Ｍ
Ｓｉの厚みより薄いことを特徴とする請求項１に記載の
ショットキーダイオード。 - 【請求項３】前記Ｍからなる電極上に半田を介してリー
ド電極が接続されることを特徴とする請求項１または２
に記載のショットキーダイオード。 - 【請求項４】第１の無電解Ｎｉめっきをする工程と、不
活性ガス中でアニールすることによりＮｉめっき膜をＮ
ｉＳｉ及びＮｉ2Ｓｉに変換する工程と、さらにＮｉ2Ｓ
ｉを触媒として第２の無電解ＮｉめっきによりＮｉ被膜
を形成する工程を含むことを特徴とするショットキーダ
イオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166863A JPH1117197A (ja) | 1997-06-24 | 1997-06-24 | ショットキーダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166863A JPH1117197A (ja) | 1997-06-24 | 1997-06-24 | ショットキーダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117197A true JPH1117197A (ja) | 1999-01-22 |
Family
ID=15839046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9166863A Pending JPH1117197A (ja) | 1997-06-24 | 1997-06-24 | ショットキーダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117197A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007060787A1 (ja) * | 2005-11-28 | 2007-05-31 | Onamba Co., Ltd. | 太陽電池パネル用端子ボックス |
| US7368380B2 (en) | 2003-06-09 | 2008-05-06 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device |
| JP5692947B1 (ja) * | 2013-03-25 | 2015-04-01 | 新電元工業株式会社 | 半導体素子 |
| JP2018046087A (ja) * | 2016-09-13 | 2018-03-22 | 豊田合成株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-24 JP JP9166863A patent/JPH1117197A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368380B2 (en) | 2003-06-09 | 2008-05-06 | Fuji Electric Device Technology Co., Ltd. | Method of manufacturing semiconductor device |
| WO2007060787A1 (ja) * | 2005-11-28 | 2007-05-31 | Onamba Co., Ltd. | 太陽電池パネル用端子ボックス |
| US7928315B2 (en) | 2005-11-28 | 2011-04-19 | Onamba Co., Ltd. | Terminal box for a solar cell panel |
| JP4839310B2 (ja) * | 2005-11-28 | 2011-12-21 | オーナンバ株式会社 | 太陽電池パネル用端子ボックス |
| JP5692947B1 (ja) * | 2013-03-25 | 2015-04-01 | 新電元工業株式会社 | 半導体素子 |
| US9653539B2 (en) | 2013-03-25 | 2017-05-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| JP2018046087A (ja) * | 2016-09-13 | 2018-03-22 | 豊田合成株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607270A (en) | Schottky barrier diode with guard ring | |
| JP2006523025A (ja) | 太陽電池用金属コンタクト構造体及び製法 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2011520277A (ja) | 単結晶太陽電池セルの製造方法 | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP3780061B2 (ja) | 面実装型半導体装置 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN210272368U (zh) | 一种低钳位电压单向tvs器件 | |
| US20210184054A1 (en) | Semiconductor device and its manufacturing method | |
| JP2012248736A (ja) | 半導体装置 | |
| JPH1117197A (ja) | ショットキーダイオードおよびその製造方法 | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JP2005135972A (ja) | 半導体装置の製造方法 | |
| JP4857484B2 (ja) | 半導体装置およびその製造方法 | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| CN115206790A (zh) | 垂直结构肖特基二极管制作工艺及肖特基二极管 | |
| JP2010050315A (ja) | ショットキーバリアダイオード | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN114171607A (zh) | 碳化硅结势垒肖特基二极管 | |
| CN209766432U (zh) | Mps二极管器件 | |
| JP2000216410A (ja) | ショットキ―バリアダイオ―ドの製造方法 | |
| JPH10117003A (ja) | 定電圧ダイオード及びその製造方法 | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| CN117153894B (zh) | 一种中高压肖特基二极管芯片结构及其制备方法 | |
| JP2005079233A (ja) | ショットキーダイオードとその製造方法 |