JP3340648B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP3340648B2 JP3340648B2 JP10003897A JP10003897A JP3340648B2 JP 3340648 B2 JP3340648 B2 JP 3340648B2 JP 10003897 A JP10003897 A JP 10003897A JP 10003897 A JP10003897 A JP 10003897A JP 3340648 B2 JP3340648 B2 JP 3340648B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- forming
- glass
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に無電解ニッケルめっき法による均一で
良質な電極の形成が可能な半導体装置の電極形成方法に
関する。
方法に係り、特に無電解ニッケルめっき法による均一で
良質な電極の形成が可能な半導体装置の電極形成方法に
関する。
【０００２】
【従来の技術】メサ型半導体装置（少なくとも１個のｐ
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
ｎ接合が主表面からエッチングによって溝が形成され、
溝の側壁にｐｎ接合が露出する半導体装置）に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
【０００３】例えば、メサ型の半導体装置の無電解めっ
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第１電
極を形成し、他方の主表面に全面に第２電極を無電解め
っきで形成した後、一方の主表面形成した溝にガラスを
被覆することにより、表面保護膜形成後のウェハの反り
を低減できるとされている。
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第１電
極を形成し、他方の主表面に全面に第２電極を無電解め
っきで形成した後、一方の主表面形成した溝にガラスを
被覆することにより、表面保護膜形成後のウェハの反り
を低減できるとされている。
【０００４】さらに、シリコン基板面に無電解ニッケル
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
１めっき膜を形成した後異なる膜質の第２めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題の解消が図れるものとされている。
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
１めっき膜を形成した後異なる膜質の第２めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題の解消が図れるものとされている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記特
開昭56−58232 号公報に記載された技術では、第１電極
及び第２電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程であり、ウェハの反りは低
減できるが、ガラス焼成の温度や雰囲気に限界があり、
高耐圧で低リーク電流の半導体装置を得るのが困難であ
った。
開昭56−58232 号公報に記載された技術では、第１電極
及び第２電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程であり、ウェハの反りは低
減できるが、ガラス焼成の温度や雰囲気に限界があり、
高耐圧で低リーク電流の半導体装置を得るのが困難であ
った。
【０００６】さらに、上記特開平1−185920 号公報に記
載された技術では、第１めっき膜及び第２めっき膜を形
成した後に接合形成のためのエッチングを行うため、上
記特開昭56−58232 号公報と同様に、高耐圧で低リーク
電流の半導体装置を得るのが困難であった。
載された技術では、第１めっき膜及び第２めっき膜を形
成した後に接合形成のためのエッチングを行うため、上
記特開昭56−58232 号公報と同様に、高耐圧で低リーク
電流の半導体装置を得るのが困難であった。
【０００７】さらに、上記特開平1−232719 号公報に記
載された技術では、メサ上部及びメサ側壁部にホトレジ
ストを形成加工する工程を含むため、ホトレジストが均
一に塗布しにくく、メサ上部の中央部のみに金属電極を
均一にめっきするのが困難であった。
載された技術では、メサ上部及びメサ側壁部にホトレジ
ストを形成加工する工程を含むため、ホトレジストが均
一に塗布しにくく、メサ上部の中央部のみに金属電極を
均一にめっきするのが困難であった。
【０００８】さらに、上記のいずれの公報に記載された
技術において、めっきする前処理液中の水質がめっき膜
質に影響を及ぼすことに関して考慮されていなかった。
技術において、めっきする前処理液中の水質がめっき膜
質に影響を及ぼすことに関して考慮されていなかった。
【０００９】本発明の目的は、従来の半導体装置の製造
方法の問題点を解決した半導体装置の電極形成方法を提
供することにある。
方法の問題点を解決した半導体装置の電極形成方法を提
供することにある。
【００１０】本発明の目的を具体的に言えば、半導体装
置の電極を、均一で高品質な無電解ニッケルめっきで形
成するガラス被覆半導体装置の電極形成方法を提供する
ことにある。
置の電極を、均一で高品質な無電解ニッケルめっきで形
成するガラス被覆半導体装置の電極形成方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】かかる目的を達成するた
めに本発明は、第１の無電解ニッケルめっきの前処理と
して、露出した半導体表面を清浄化させた後、触媒水溶
液に浸漬し触媒化処理する工程において、触媒水溶液中
の水に低溶存酸素の純水、望ましくは溶存酸素が０.２p
pm以下である低溶存酸素の純水を用いるようにしたもの
である。
めに本発明は、第１の無電解ニッケルめっきの前処理と
して、露出した半導体表面を清浄化させた後、触媒水溶
液に浸漬し触媒化処理する工程において、触媒水溶液中
の水に低溶存酸素の純水、望ましくは溶存酸素が０.２p
pm以下である低溶存酸素の純水を用いるようにしたもの
である。
【００１２】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１３】（実施例１）半導体装置において、半導体
に接続される電極とのコンタクト抵抗は重要な役割を担
い、とくにコンタクト抵抗が高いと消費電力が増大する
だけでなく、発熱を伴って半導体装置が破壊することが
ある。また、近年低コストプロセスとして、電極を蒸着
法からめっき法にて形成されている。電極を無電解ニッ
ケルめっき法により形成した場合、ｐｎダイオードの順
方向電圧降下が蒸着法に比べて著しく高くなる問題があ
った。そこで、ｐｎダイオードの順方向電圧降下が高く
なっている箇所を調査した結果、電極とのコンタクト抵
抗が大きいことによることが判り、特に無電解ニッケル
めっきの前処理法に左右されることを確認した。
に接続される電極とのコンタクト抵抗は重要な役割を担
い、とくにコンタクト抵抗が高いと消費電力が増大する
だけでなく、発熱を伴って半導体装置が破壊することが
ある。また、近年低コストプロセスとして、電極を蒸着
法からめっき法にて形成されている。電極を無電解ニッ
ケルめっき法により形成した場合、ｐｎダイオードの順
方向電圧降下が蒸着法に比べて著しく高くなる問題があ
った。そこで、ｐｎダイオードの順方向電圧降下が高く
なっている箇所を調査した結果、電極とのコンタクト抵
抗が大きいことによることが判り、特に無電解ニッケル
めっきの前処理法に左右されることを確認した。
【００１４】図１は本発明の半導体装置の電極形成方法
により、製造したｐｎダイオードの順方向電圧降下と第
１の無電解ニッケルめっきの前処理として、露出した半
導体表面を清浄化させた後、希釈フッ化水素酸と塩化パ
ラジウム水溶液に浸漬し触媒化処理する工程において、
希釈フッ化水素酸と塩化パラジウム水溶液中の溶存酸素
量との関係を示したものである。図１が示すように上記
純水中の溶存酸素量が多くなるにつれ、ｐｎダイオード
の順方向電圧降下が高くなり、特に溶存酸素量が０.２p
pm以上あると急激に順方向電圧降下が高く、４.２ppmも
あると１.２Ｖの値を示した。０.２ppm以下では通常の
例えばクロム−ニッケル−銀等の蒸着法により形成した
場合とほぼ同等の０.９Ｖ の値を示し上記溶存酸素量を
低減した低溶存酸素の純水を触媒液として用いることに
より、コンタクト抵抗の減少に基づく順方向電圧の低減
に効果があることが判明した。
により、製造したｐｎダイオードの順方向電圧降下と第
１の無電解ニッケルめっきの前処理として、露出した半
導体表面を清浄化させた後、希釈フッ化水素酸と塩化パ
ラジウム水溶液に浸漬し触媒化処理する工程において、
希釈フッ化水素酸と塩化パラジウム水溶液中の溶存酸素
量との関係を示したものである。図１が示すように上記
純水中の溶存酸素量が多くなるにつれ、ｐｎダイオード
の順方向電圧降下が高くなり、特に溶存酸素量が０.２p
pm以上あると急激に順方向電圧降下が高く、４.２ppmも
あると１.２Ｖの値を示した。０.２ppm以下では通常の
例えばクロム−ニッケル−銀等の蒸着法により形成した
場合とほぼ同等の０.９Ｖ の値を示し上記溶存酸素量を
低減した低溶存酸素の純水を触媒液として用いることに
より、コンタクト抵抗の減少に基づく順方向電圧の低減
に効果があることが判明した。
【００１５】なお触媒化処理においては塩化パラジウム
のみならず、Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃ
ｕ，Ａｇ，Ａｕといった金属を触媒化金属とする薬材を
用いることができる。すなわちＮｉ無電解メッキに通常
用いられる触媒であれば、塩化パラジウムに替えて用い
ることができる。
のみならず、Ｐｄ，Ｒｕ，Ｒｈ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃ
ｕ，Ａｇ，Ａｕといった金属を触媒化金属とする薬材を
用いることができる。すなわちＮｉ無電解メッキに通常
用いられる触媒であれば、塩化パラジウムに替えて用い
ることができる。
【００１６】図２は本発明による無電解ニッケルめっき
の前処理槽を示す。図２において、５０は触媒液の容
器、６０はウェハホルダー、７０は希釈フッ化水素酸と
塩化パラジウム水溶液からなる触媒液、１００は半導体
ウェハである。図２に示したように、露出した半導体表
面を清浄化した半導体ウェハ１００をウェハホルダーに
セットし、低溶存酸素の純水を使用した触媒液７０に室
温で１０〜６０秒間、上下、あるいは横回転に揺動させ
浸漬する。その後、数秒以内に純水中でクエンチし、第
１の無電解ニッケルめっきを実施する。
の前処理槽を示す。図２において、５０は触媒液の容
器、６０はウェハホルダー、７０は希釈フッ化水素酸と
塩化パラジウム水溶液からなる触媒液、１００は半導体
ウェハである。図２に示したように、露出した半導体表
面を清浄化した半導体ウェハ１００をウェハホルダーに
セットし、低溶存酸素の純水を使用した触媒液７０に室
温で１０〜６０秒間、上下、あるいは横回転に揺動させ
浸漬する。その後、数秒以内に純水中でクエンチし、第
１の無電解ニッケルめっきを実施する。
【００１７】図３は本発明の電極形成方法を利用した第
１実施例の半導体装置を製造するための主な工程ごとの
断面図であり、以下、この図を参照して半導体装置の製
造方法を説明する。まず、（ａ）が示すように、ｎ型半
導体領域１となるシリコン基板としてＦＺ（１１１）の
ｎ型３５〜４５Ωcmを用い、一方の主表面に表面不純物
濃度が１×１０19／cm2 以上のＢ(ボロン)を４０±５μ
ｍの深さにイオン打ち込み法あるいはボロンナイトライ
ドを拡散源とした熱拡散法で形成し、他方の主表面には
表面不純物濃度が１×１０20／cm2 以上のＰ（リン）を
４５±１０μｍの深さにイオン打ち込み法あるいは次亜
塩素酸リンを用いて形成した後、ドライ酸化あるいはウ
ェット酸化により約２〜３μｍのシリコン酸化膜６ａ，
６ｂを形成する。続いて、（ｂ）が示すように通常のホ
トリソグラフィにより一方の主表面のシリコン酸化膜６
ａの一部を除去した後、Ｕ０１エッチャントで約６０μ
ｍエッチングしｐ+ 型半導体領域２とｎ型半導体領域１
からなるｐｎ接合が露出するようメサ溝を形成する。
１実施例の半導体装置を製造するための主な工程ごとの
断面図であり、以下、この図を参照して半導体装置の製
造方法を説明する。まず、（ａ）が示すように、ｎ型半
導体領域１となるシリコン基板としてＦＺ（１１１）の
ｎ型３５〜４５Ωcmを用い、一方の主表面に表面不純物
濃度が１×１０19／cm2 以上のＢ(ボロン)を４０±５μ
ｍの深さにイオン打ち込み法あるいはボロンナイトライ
ドを拡散源とした熱拡散法で形成し、他方の主表面には
表面不純物濃度が１×１０20／cm2 以上のＰ（リン）を
４５±１０μｍの深さにイオン打ち込み法あるいは次亜
塩素酸リンを用いて形成した後、ドライ酸化あるいはウ
ェット酸化により約２〜３μｍのシリコン酸化膜６ａ，
６ｂを形成する。続いて、（ｂ）が示すように通常のホ
トリソグラフィにより一方の主表面のシリコン酸化膜６
ａの一部を除去した後、Ｕ０１エッチャントで約６０μ
ｍエッチングしｐ+ 型半導体領域２とｎ型半導体領域１
からなるｐｎ接合が露出するようメサ溝を形成する。
【００１８】その後、（ｂ）の工程で使用したシリコン
酸化膜６ａ，６ｂをＨＦを含む酸で除去し、（ｃ）が示
すようにスクリーン印刷法によりペースト状のガラス
（主成分：ＰｂＯ，ＳｉＯ2 ，Ａｌ2Ｏ3）を５５±１０
μｍ塗布し、ガラス焼成として酸素雰囲気中で７８０〜
８５０℃，４０分の熱処理をし、ガラス被膜５を形成し
た。
酸化膜６ａ，６ｂをＨＦを含む酸で除去し、（ｃ）が示
すようにスクリーン印刷法によりペースト状のガラス
（主成分：ＰｂＯ，ＳｉＯ2 ，Ａｌ2Ｏ3）を５５±１０
μｍ塗布し、ガラス焼成として酸素雰囲気中で７８０〜
８５０℃，４０分の熱処理をし、ガラス被膜５を形成し
た。
【００１９】その後、（ｄ）が示すようにアノード層と
なるｐ+ 型半導体領域２及びカソード層となるｎ+ 型半
導体領域３表面に形成されていたシリコン酸化膜６を希
釈フッ化水素酸に浸漬して除去した後、図１及び図２で
説明した低溶存酸素の純水を使用した触媒液７０に浸漬
し触媒化処理を施した後、第１無電解ニッケルめっきを
行いアノード電極２０及びカソード電極３０を形成して
半導体装置を製造する。
なるｐ+ 型半導体領域２及びカソード層となるｎ+ 型半
導体領域３表面に形成されていたシリコン酸化膜６を希
釈フッ化水素酸に浸漬して除去した後、図１及び図２で
説明した低溶存酸素の純水を使用した触媒液７０に浸漬
し触媒化処理を施した後、第１無電解ニッケルめっきを
行いアノード電極２０及びカソード電極３０を形成して
半導体装置を製造する。
【００２０】最後に、（ｅ）に示すように焼成されたガ
ラスの中心部を切断線１０に沿ってダイシングすること
によって、半導体ペレットが完成する。
ラスの中心部を切断線１０に沿ってダイシングすること
によって、半導体ペレットが完成する。
【００２１】図４は本発明による半導体装置の電極形成
方法により、均一で良質なニッケルめっき被膜が得られ
た効果を示す走査型電子顕微鏡によるニッケルめっき被
膜の表面状態を示す図である。図４（ａ）は触媒液７０
に使用した純水の溶存酸素が０.１５ppmの場合、同図
（ｂ）は溶存酸素が４.２ppmの場合でのニッケルめっき
被膜の表面状態を示している。（ａ）が示すように純水
の溶存酸素が０.１５ppmの場合では、表面には０.２〜
０.８マイクロメートルの緻密で密着性の良好なニッケ
ルの凹凸が観察できたが、（ｂ）が示すように溶存酸素
が４.２ppmの場合では、表面には１.０〜２.０マイクロ
メートルの比較的粗いニッケルめっき粒子が存在し、こ
の粗いニッケルめっき粒子はさらに１０〜５０マイクロ
メートルの大きな群となって形成されていることが判明
した。また、この大きな群は図３で説明したその後のク
エンチ工程で、膜剥がれが生じ密着性が悪いことが確認
された。
方法により、均一で良質なニッケルめっき被膜が得られ
た効果を示す走査型電子顕微鏡によるニッケルめっき被
膜の表面状態を示す図である。図４（ａ）は触媒液７０
に使用した純水の溶存酸素が０.１５ppmの場合、同図
（ｂ）は溶存酸素が４.２ppmの場合でのニッケルめっき
被膜の表面状態を示している。（ａ）が示すように純水
の溶存酸素が０.１５ppmの場合では、表面には０.２〜
０.８マイクロメートルの緻密で密着性の良好なニッケ
ルの凹凸が観察できたが、（ｂ）が示すように溶存酸素
が４.２ppmの場合では、表面には１.０〜２.０マイクロ
メートルの比較的粗いニッケルめっき粒子が存在し、こ
の粗いニッケルめっき粒子はさらに１０〜５０マイクロ
メートルの大きな群となって形成されていることが判明
した。また、この大きな群は図３で説明したその後のク
エンチ工程で、膜剥がれが生じ密着性が悪いことが確認
された。
【００２２】以上のことから、本発明による第１の無電
解ニッケルめっきの前処理として、露出した半導体表面
を清浄化させた後、希釈フッ化水素酸と塩化パラジウム
水溶液に浸漬し触媒化処理する工程において、希釈フッ
化水素酸と塩化パラジウム水溶液中の溶存酸素量を低減
しておくと、極めて良質のニッケル被膜が得られること
が理解できよう。
解ニッケルめっきの前処理として、露出した半導体表面
を清浄化させた後、希釈フッ化水素酸と塩化パラジウム
水溶液に浸漬し触媒化処理する工程において、希釈フッ
化水素酸と塩化パラジウム水溶液中の溶存酸素量を低減
しておくと、極めて良質のニッケル被膜が得られること
が理解できよう。
【００２３】なお、ガラス被膜としては鉛ガラスの他、
亜鉛ガラスでもよい。
亜鉛ガラスでもよい。
【００２４】（実施例２）図５は本発明の半導体装置の
電極形成方法による第２実施例を示す断面図である。図
５において、図３（ｄ）に示した符号と同一のものは説
明を省略する。７はシリコン酸化膜等の絶縁膜であり、
ガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体領域
１の表面との間に介在して形成されている。このように
図３（ｄ）に対してシリコン酸化膜７を付加することに
より、半導体表面の界面準位を低減することが可能とな
り、半導体表面を流れる表面発生電流の低減を図ること
ができる。
電極形成方法による第２実施例を示す断面図である。図
５において、図３（ｄ）に示した符号と同一のものは説
明を省略する。７はシリコン酸化膜等の絶縁膜であり、
ガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体領域
１の表面との間に介在して形成されている。このように
図３（ｄ）に対してシリコン酸化膜７を付加することに
より、半導体表面の界面準位を低減することが可能とな
り、半導体表面を流れる表面発生電流の低減を図ること
ができる。
【００２５】（実施例３）図６は本発明の半導体装置の
電極形成方法による第３実施例を示す断面図である。図
６において、図３（ｄ）に示した符号と同一のものは説
明を省略する。４は高不純物濃度のｎ+ 型半導体領域で
あり、ガラス被覆半導体装置のチップ周辺に、ｐ+ 型半
導体領域２を取り囲むようにｎ型半導体領域１に隣接し
て形成されている。こうすることにより、主ｐｎ接合か
ら延びる空乏層がチップ端部にまで延びるのを防止でき
るだけでなく、ダイシング時にガラスを切らなくてすむ
ので、ガラスのクラックの発生による耐圧不良を低減で
きる効果がある。
電極形成方法による第３実施例を示す断面図である。図
６において、図３（ｄ）に示した符号と同一のものは説
明を省略する。４は高不純物濃度のｎ+ 型半導体領域で
あり、ガラス被覆半導体装置のチップ周辺に、ｐ+ 型半
導体領域２を取り囲むようにｎ型半導体領域１に隣接し
て形成されている。こうすることにより、主ｐｎ接合か
ら延びる空乏層がチップ端部にまで延びるのを防止でき
るだけでなく、ダイシング時にガラスを切らなくてすむ
ので、ガラスのクラックの発生による耐圧不良を低減で
きる効果がある。
【００２６】（実施例４）図７は本発明の半導体装置の
電極形成方法による第４実施例を示す断面図である。図
７において、図５及び図６に示した符号と同一のものは
説明を省略する。図６に示した高不純物濃度のｎ+ 型半
導体領域４及び図５に示したシリコン酸化膜７を併合す
ることにより、主ｐｎ接合から延びる空乏層がチップ端
部にまで延びることによるリーク電流増大を防止でき、
ダイシング時にガラスを切らなくてすむので、ガラスの
クラックの発生による耐圧不良を低減できる効果があ
る。さらに、半導体表面の界面準位を低減することが可
能となり、半導体表面を流れる表面発生電流の低減を図
ることができる。
電極形成方法による第４実施例を示す断面図である。図
７において、図５及び図６に示した符号と同一のものは
説明を省略する。図６に示した高不純物濃度のｎ+ 型半
導体領域４及び図５に示したシリコン酸化膜７を併合す
ることにより、主ｐｎ接合から延びる空乏層がチップ端
部にまで延びることによるリーク電流増大を防止でき、
ダイシング時にガラスを切らなくてすむので、ガラスの
クラックの発生による耐圧不良を低減できる効果があ
る。さらに、半導体表面の界面準位を低減することが可
能となり、半導体表面を流れる表面発生電流の低減を図
ることができる。
【００２７】（実施例５）図８は、本発明の半導体装置
の電極形成方法による第５実施例を示す断面図である。
これまでガラス被覆半導体装置を例にとり説明したが、
本発明はなにもガラス被覆半導体装置に限られず、集積
回路やその他の半導体装置、例えばトランジスタ，サイ
リスタ，ＧＴＯサイリスタ，ＩＧＢＴ等の半導体装置に
も適用可能である。図８では一例として、集積回路に適
用した例について示している。集積回路は実装密度を向
上させるため、樹脂でモールドされていないいわゆるベ
アチップを直接プリント基板に搭載されるフリップチッ
プ実装が脚光を浴びている。このため、ベアチップとプ
リント基板を接続するのに半田が用いられている。
の電極形成方法による第５実施例を示す断面図である。
これまでガラス被覆半導体装置を例にとり説明したが、
本発明はなにもガラス被覆半導体装置に限られず、集積
回路やその他の半導体装置、例えばトランジスタ，サイ
リスタ，ＧＴＯサイリスタ，ＩＧＢＴ等の半導体装置に
も適用可能である。図８では一例として、集積回路に適
用した例について示している。集積回路は実装密度を向
上させるため、樹脂でモールドされていないいわゆるベ
アチップを直接プリント基板に搭載されるフリップチッ
プ実装が脚光を浴びている。このため、ベアチップとプ
リント基板を接続するのに半田が用いられている。
【００２８】図８において、１１はｐ型あるいはｎ型の
シリコン基板であり、２および４はシリコン基板上に形
成された電極とオーミック接触するための高不純物濃度
のｐ+ 型半導体領域及び高不純物濃度のｎ+ 型半導体領
域であり、７１は二酸化珪素膜，窒化珪素膜，リンガラ
ス膜、あるいはこれらの複合膜である絶縁膜、２０は本
発明による半導体装置の電極形成方法を用いた電極、４
０は蒸着された半田，クリーム状半田、あるいはメッキ
法で形成された半田による半田バンプである。図８に示
した電極２０を用いることにより、集積回路のコンタク
ト抵抗を大幅に削減でき、電極コンタクトでの発熱を従
来の蒸着法と同等のレベルにまで低減することができ
た。
シリコン基板であり、２および４はシリコン基板上に形
成された電極とオーミック接触するための高不純物濃度
のｐ+ 型半導体領域及び高不純物濃度のｎ+ 型半導体領
域であり、７１は二酸化珪素膜，窒化珪素膜，リンガラ
ス膜、あるいはこれらの複合膜である絶縁膜、２０は本
発明による半導体装置の電極形成方法を用いた電極、４
０は蒸着された半田，クリーム状半田、あるいはメッキ
法で形成された半田による半田バンプである。図８に示
した電極２０を用いることにより、集積回路のコンタク
ト抵抗を大幅に削減でき、電極コンタクトでの発熱を従
来の蒸着法と同等のレベルにまで低減することができ
た。
【００２９】以上詳述した本発明の各実施例を用いた半
導体装置の電極形成方法によれば、表面安定化膜として
ガラス被膜を使用し、無電解ニッケルめっきによる電極
はウェハ内において均一で、緻密であり、半導体領域と
密着性良くオーミック接触して形成され、その後の半田
との濡れ性も極めて良好となり、高耐圧，高信頼の半導
体装置を歩留まり良く製造することができた。
導体装置の電極形成方法によれば、表面安定化膜として
ガラス被膜を使用し、無電解ニッケルめっきによる電極
はウェハ内において均一で、緻密であり、半導体領域と
密着性良くオーミック接触して形成され、その後の半田
との濡れ性も極めて良好となり、高耐圧，高信頼の半導
体装置を歩留まり良く製造することができた。
【００３０】さらに半導体装置の耐圧は、約８００±１
００Ｖであり、順方向電圧降下も１Ｖ以下に低減でき、
極めて導通特性の優れた半導体装置の製造方法であるこ
とを確認した。
００Ｖであり、順方向電圧降下も１Ｖ以下に低減でき、
極めて導通特性の優れた半導体装置の製造方法であるこ
とを確認した。
【００３１】
【発明の効果】このようにして、本発明による半導体装
置の電極形成方法は、均一で密着性の優れたニッケル電
極を無電解めっきで形成でき、順電圧降下が極めて低い
半導体装置の製造が可能となった。
置の電極形成方法は、均一で密着性の優れたニッケル電
極を無電解めっきで形成でき、順電圧降下が極めて低い
半導体装置の製造が可能となった。
【図１】本発明の半導体装置の電極形成方法による順電
圧降下の溶存酸素量依存性を示す図。
圧降下の溶存酸素量依存性を示す図。
【図２】本発明の半導体装置の電極形成方法を示す図。
【図３】本発明の半導体装置の電極形成方法による第１
実施例の製造工程図。
実施例の製造工程図。
【図４】本発明の半導体装置の電極形成方法による効果
を示す図。
を示す図。
【図５】本発明の半導体装置の電極形成方法による第２
実施例の断面図。
実施例の断面図。
【図６】本発明の半導体装置の電極形成方法による第３
実施例の断面図。
実施例の断面図。
【図７】本発明の半導体装置の電極形成方法による第４
実施例の断面図。
実施例の断面図。
【図８】本発明の半導体装置の電極形成方法による第５
実施例の断面図。
実施例の断面図。
１…ｎ型半導体領域、２…ｐ+ 型半導体領域、３，４…
ｎ+ 型半導体領域、５…ガラス被膜、６，７…シリコン
酸化膜、９…エッチング領域、１０…ペレタイズ線、１
１…半導体基板、２０…アノード電極、３０…カソード
電極、４０…半田バンプ、５０…触媒液の容器、６０…
ウェハホルダー、７０…触媒液、７１…絶縁膜、１００
…半導体ウェハ。
ｎ+ 型半導体領域、５…ガラス被膜、６，７…シリコン
酸化膜、９…エッチング領域、１０…ペレタイズ線、１
１…半導体基板、２０…アノード電極、３０…カソード
電極、４０…半田バンプ、５０…触媒液の容器、６０…
ウェハホルダー、７０…触媒液、７１…絶縁膜、１００
…半導体ウェハ。
フロントページの続き (72)発明者 鶴岡 征男 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 菅野 実 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (56)参考文献 特開 昭61−271829（ＪＰ，Ａ) 特開 平６−140377（ＪＰ，Ａ) 特開 平４−234126（ＪＰ，Ａ) 特開 平７−99196（ＪＰ，Ａ) 特開 昭58−130267（ＪＰ，Ａ) 特開 平１−185920（ＪＰ，Ａ) 特開 昭52−42073（ＪＰ，Ａ) 実開 平３−90685（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/288 C23C 18/18 C23C 18/36
Claims (3)
- 【請求項１】第１の無電解ニッケルめっきの前処理とし
て、露出した半導体表面を清浄化させた後、触媒水溶液
に浸漬し触媒化処理する工程において、触媒水溶液中の
水に溶存酸素が０.２ppm以下である純水を用いることを
特徴とする半導体装置の電極形成方法。 - 【請求項２】前記触媒水溶液が、希釈フッ化水素酸と塩
化パラジウム水溶液からなることを特徴とする請求項１
に記載の半導体装置の電極形成方法。 - 【請求項３】 請求項１または請求項２の何れかに記載の
半導体装置の電極形成方法において、前記半導体表面が
シリコン基板に形成した半導体表面であることを特徴と
する半導体装置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10003897A JP3340648B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10003897A JP3340648B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294296A JPH10294296A (ja) | 1998-11-04 |
| JP3340648B2 true JP3340648B2 (ja) | 2002-11-05 |
Family
ID=14263365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10003897A Expired - Fee Related JP3340648B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340648B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3361717B2 (ja) * | 1997-04-17 | 2003-01-07 | 株式会社日立製作所 | 半導体装置の電極形成方法 |
| JP2005206905A (ja) * | 2004-01-23 | 2005-08-04 | Ebara Corp | 基板処理方法及び装置、並びに処理液 |
| JP4559818B2 (ja) * | 2004-04-30 | 2010-10-13 | アルプス電気株式会社 | シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法 |
| WO2016031004A1 (ja) * | 2014-08-28 | 2016-03-03 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
-
1997
- 1997-04-17 JP JP10003897A patent/JP3340648B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294296A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510272A (en) | Method for fabricating solar cell | |
| WO2010125861A1 (ja) | 裏面電極型太陽電池およびその製造方法 | |
| US9779951B2 (en) | Method for manufacturing semiconductor device | |
| JPH0520914B2 (ja) | ||
| KR20090085136A (ko) | 태양 전지 및 그 제조 방법 | |
| US9252300B2 (en) | Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module | |
| US20190067225A1 (en) | Semiconductor device and method of manufacturing the same | |
| US3212160A (en) | Method of manufacturing semiconductive devices | |
| US4609565A (en) | Method of fabricating solar cells | |
| JPWO2018150971A1 (ja) | 半導体素子及びその製造方法 | |
| US4232440A (en) | Contact structure for light emitting device | |
| US3290565A (en) | Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium | |
| US3214654A (en) | Ohmic contacts to iii-v semiconductive compound bodies | |
| JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
| JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
| JP3361717B2 (ja) | 半導体装置の電極形成方法 | |
| US3746944A (en) | Contact members for silicon semiconductor devices | |
| JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
| US5236873A (en) | Method for contacting a semiconductor component | |
| JP4153814B2 (ja) | 光電変換装置の製造方法 | |
| AU574761B2 (en) | Method of fabricating solar cells | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JP6918902B2 (ja) | 半導体装置の製造方法 | |
| US11798807B2 (en) | Process for producing an electrical contact on a silicon carbide substrate | |
| JPH1117197A (ja) | ショットキーダイオードおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |