JP3361717B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP3361717B2 JP3361717B2 JP10004897A JP10004897A JP3361717B2 JP 3361717 B2 JP3361717 B2 JP 3361717B2 JP 10004897 A JP10004897 A JP 10004897A JP 10004897 A JP10004897 A JP 10004897A JP 3361717 B2 JP3361717 B2 JP 3361717B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- forming
- plating
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に無電解ニッケルめっき法による均一で
良質な電極の形成が可能な半導体装置の電極形成方法に
関する。
方法に係り、特に無電解ニッケルめっき法による均一で
良質な電極の形成が可能な半導体装置の電極形成方法に
関する。
【0002】
【従来の技術】メサ型半導体装置(少なくとも1個のp
n接合が主表面からエッチングによって溝が形成され、
溝の側壁にpn接合が露出する半導体装置)に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
n接合が主表面からエッチングによって溝が形成され、
溝の側壁にpn接合が露出する半導体装置)に良質の電
極をめっきによって形成するために従来から種々の技術
が提案されている。
【0003】例えば、メサ型の半導体装置の無電解めっ
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第1電
極を形成し、他方の主表面の全面に第2電極を無電解め
っきで形成した後、一方の主表面に形成した溝にガラス
を被覆することにより、表面保護膜形成後のウェハーの
反りを低減できるとされている。
きに関する従来技術として、特開昭56−58232 号公報に
記載された技術が知られている。この従来技術は、メサ
溝内壁をガラスで被覆した半導体装置の電極形成方法に
おいて、一方の主表面に部分的に無電解めっきで第1電
極を形成し、他方の主表面の全面に第2電極を無電解め
っきで形成した後、一方の主表面に形成した溝にガラス
を被覆することにより、表面保護膜形成後のウェハーの
反りを低減できるとされている。
【0004】さらに、シリコン基板面に無電解ニッケル
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
1めっき膜を形成した後異なる膜質の第2めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題の解消が図れるものとされている。
めっきを施す他の従来技術として、特開平1−185920 号
公報に記載された技術が知られている。この従来技術
は、先ずアルカリ性ニッケルりんめっき浴を使用して第
1めっき膜を形成した後異なる膜質の第2めっき膜を形
成し、しかる後に接合形成のためのエッチングを行うこ
とにより、半導体素子の応力による劣化の問題を解消で
きるものとされている。さらにまた、メサ型の半導体装
置のメサ上部に金属めっきを施す他の従来技術として、
特開平1−232719 号公報に記載された技術が知られてい
る。この従来技術は、メサ上部にホトレジストを形成し
ホトレジストの中央部を開口し、この開口部に金属めっ
きを施した後、ホトレジストを除去し追加の金属めっき
を施すことにより、金属電極周辺部のダレの発生等の問
題の解消が図れるものとされている。
【0005】
【発明が解決しようとする課題】しかしながら、上記特
開昭56−58232号公報に記載された技術には、第1電極
及び第2電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程があり、ウェハの反りは低
減できるが、ガラス焼成の温度や雰囲気に限界があり、
高耐圧で低リーク電流の半導体装置を得ることが困難で
あった。
開昭56−58232号公報に記載された技術には、第1電極
及び第2電極を無電解めっきで形成した後、表面保護膜
であるガラスを被覆する工程があり、ウェハの反りは低
減できるが、ガラス焼成の温度や雰囲気に限界があり、
高耐圧で低リーク電流の半導体装置を得ることが困難で
あった。
【0006】さらに、上記特開平1−185920号公報に記
載された技術では、第1めっき膜及び第2めっき膜を形
成した後に接合形成のためのエッチングを行うため、上
記特開昭56−58232号公報と同様に、高耐圧で低リーク
電流の半導体装置を得ることが困難であった。
載された技術では、第1めっき膜及び第2めっき膜を形
成した後に接合形成のためのエッチングを行うため、上
記特開昭56−58232号公報と同様に、高耐圧で低リーク
電流の半導体装置を得ることが困難であった。
【0007】さらに、上記特開平1−232719 号公報に記
載された技術では、メサ上部及びメサ側壁部にホトレジ
ストを形成加工する工程を含むため、ホトレジストが均
一に塗布しにくく、メサ上部の中央部のみに金属電極を
均一にめっきするのが困難であった。
載された技術では、メサ上部及びメサ側壁部にホトレジ
ストを形成加工する工程を含むため、ホトレジストが均
一に塗布しにくく、メサ上部の中央部のみに金属電極を
均一にめっきするのが困難であった。
【0008】さらに、上記のいずれの公報に記載された
技術において、めっきする前処理液中の粘度がめっき膜
厚分布に影響を及ぼすことに関して考慮されていなかっ
た。本発明の目的は、従来の半導体装置の製造方法の問
題点を解決した半導体装置の電極形成方法を提供するこ
とにある。
技術において、めっきする前処理液中の粘度がめっき膜
厚分布に影響を及ぼすことに関して考慮されていなかっ
た。本発明の目的は、従来の半導体装置の製造方法の問
題点を解決した半導体装置の電極形成方法を提供するこ
とにある。
【0009】本発明の目的を具体的に言えば、半導体装
置の電極を、均一で高品質な無電解ニッケルめっき法で
形成する半導体装置の電極形成方法を提供することにあ
る。
置の電極を、均一で高品質な無電解ニッケルめっき法で
形成する半導体装置の電極形成方法を提供することにあ
る。
【0010】
【課題を解決するための手段】かかる目的を達成するた
めに本発明は、第1の無電解ニッケルめっきの前処理と
して、露出した半導体表面を清浄化させた後、希釈フッ
化水素酸と塩化パラジウム水溶液に浸漬し触媒化処理す
る工程において、希釈フッ化水素酸と塩化パラジウム水
溶液中に触媒液の粘度を高めるため、増粘度剤を添加し
て触媒化処理を行うようにしたものである。
めに本発明は、第1の無電解ニッケルめっきの前処理と
して、露出した半導体表面を清浄化させた後、希釈フッ
化水素酸と塩化パラジウム水溶液に浸漬し触媒化処理す
る工程において、希釈フッ化水素酸と塩化パラジウム水
溶液中に触媒液の粘度を高めるため、増粘度剤を添加し
て触媒化処理を行うようにしたものである。
【0011】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。
いて説明する。
【0012】(実施例1)半導体装置において、半導体
に接続される電極とのコンタクトは重要な役割を担い、
コンタクト抵抗が高いと消費電力が増大するだけでな
く、発熱を伴って半導体装置が破壊することがあり、コ
ンタクト部での密着性が悪いと膜剥がれが生じることが
ある。また、近年低コストプロセスとして、電極を蒸着
法からめっき法にて形成されている。電極を無電解ニッ
ケルめっき法により形成し、半田を介してリード電極を
形成し、樹脂でモールドした場合、リード電極とシリコ
ンの応力差により半導体ペレットにクラックが生じる問
題があった。そこで、このクラックが発生している箇所
を調査した結果、めっき膜厚が半導体ペレット上で不均
一に形成されていることが判り、特に無電解ニッケルめ
っきの前処理法に左右されることを確認した。
に接続される電極とのコンタクトは重要な役割を担い、
コンタクト抵抗が高いと消費電力が増大するだけでな
く、発熱を伴って半導体装置が破壊することがあり、コ
ンタクト部での密着性が悪いと膜剥がれが生じることが
ある。また、近年低コストプロセスとして、電極を蒸着
法からめっき法にて形成されている。電極を無電解ニッ
ケルめっき法により形成し、半田を介してリード電極を
形成し、樹脂でモールドした場合、リード電極とシリコ
ンの応力差により半導体ペレットにクラックが生じる問
題があった。そこで、このクラックが発生している箇所
を調査した結果、めっき膜厚が半導体ペレット上で不均
一に形成されていることが判り、特に無電解ニッケルめ
っきの前処理法に左右されることを確認した。
【0013】図1は本発明の半導体装置の電極形成方法
により、製造したガラス被覆pnダイオードのアノード
層となるシリコン表面におけるめっき膜厚のペレット中
での平均値からのずれを示したものである。図1中のB
で示した膜厚分布は、従来の方法で、ニッケルめっきの
前処理である触媒化処理を希釈フッ化水素酸と塩化パラ
ジウム水溶液からなる触媒液を用いてパラジウムを形成
した後、無電解ニッケルめっきをしたものであり、図1
中のAで示した膜厚分布は、本発明による方法で、ニッ
ケルめっきの前処理である触媒化処理を希釈フッ化水素
酸と塩化パラジウム水溶液からなる触媒液に増粘度剤と
して、アラビアゴムを0.1% 添加した触媒液を用いて
パラジウムを形成した後、無電解ニッケルめっきをした
ものである。この図が示すように、従来の触媒化処理を
してニッケルめっきをしたものは、パッシベーションガ
ラス近傍のシリコン表面で厚くペレット中央部で薄くな
り、約60%以上の不均一な膜厚分布を示す問題があっ
たが、本発明による増粘度剤を添加した触媒液を用いて
触媒化処理をすることにより、ペレット表面で約6%の
バラツキがあるものの極めて均一なめっき膜厚分布を示
しており、本発明による電極形成方法がめっき膜厚分布
の均一化に効果があることが判明した。
により、製造したガラス被覆pnダイオードのアノード
層となるシリコン表面におけるめっき膜厚のペレット中
での平均値からのずれを示したものである。図1中のB
で示した膜厚分布は、従来の方法で、ニッケルめっきの
前処理である触媒化処理を希釈フッ化水素酸と塩化パラ
ジウム水溶液からなる触媒液を用いてパラジウムを形成
した後、無電解ニッケルめっきをしたものであり、図1
中のAで示した膜厚分布は、本発明による方法で、ニッ
ケルめっきの前処理である触媒化処理を希釈フッ化水素
酸と塩化パラジウム水溶液からなる触媒液に増粘度剤と
して、アラビアゴムを0.1% 添加した触媒液を用いて
パラジウムを形成した後、無電解ニッケルめっきをした
ものである。この図が示すように、従来の触媒化処理を
してニッケルめっきをしたものは、パッシベーションガ
ラス近傍のシリコン表面で厚くペレット中央部で薄くな
り、約60%以上の不均一な膜厚分布を示す問題があっ
たが、本発明による増粘度剤を添加した触媒液を用いて
触媒化処理をすることにより、ペレット表面で約6%の
バラツキがあるものの極めて均一なめっき膜厚分布を示
しており、本発明による電極形成方法がめっき膜厚分布
の均一化に効果があることが判明した。
【0014】図2は本発明による無電解ニッケルめっき
の前処理槽を示す。図2において、50は触媒液の容
器、60はウェハホルダー、70はアラビアゴムを0.
1% 添加した希釈フッ化水素酸と塩化パラジウム水溶
液からなる触媒液、100は半導体ウェハである。図2
に示したように、露出した半導体表面を清浄化した半導
体ウェハ100をウェハホルダーにセットし、アラビア
ゴムを0.1% 添加した触媒液70に室温で10〜12
0秒間、上下、あるいは横回転に揺動させ浸漬する。そ
の後、数秒以内に純水中でクエンチし、第1の無電解ニ
ッケルめっきを実施する。
の前処理槽を示す。図2において、50は触媒液の容
器、60はウェハホルダー、70はアラビアゴムを0.
1% 添加した希釈フッ化水素酸と塩化パラジウム水溶
液からなる触媒液、100は半導体ウェハである。図2
に示したように、露出した半導体表面を清浄化した半導
体ウェハ100をウェハホルダーにセットし、アラビア
ゴムを0.1% 添加した触媒液70に室温で10〜12
0秒間、上下、あるいは横回転に揺動させ浸漬する。そ
の後、数秒以内に純水中でクエンチし、第1の無電解ニ
ッケルめっきを実施する。
【0015】図3は本発明の電極形成方法を利用した第
1実施例の半導体装置を製造するための主な工程ごとの
断面図であり、以下、この図を参照して半導体装置の製
造方法を説明する。まず、(a)が示すように、n型半
導体領域1となるシリコン基板としてFZ(111)の
n型35〜45Ωcmを用い、一方の主表面に表面不純物
濃度が1×1019/cm2 以上のB(ボロン)を40±5
μmの深さにイオン打ち込み法あるいはボロンナイトラ
イドを拡散源とした熱拡散法で形成し、他方の主表面に
は表面不純物濃度が1×1020/cm2 以上のP(リン)
を45±10μmの深さにイオン打ち込み法あるいはて
次亜塩素酸リンを用いて形成した後、ドライ酸化あるい
はウェット酸化により約2〜3μmのシリコン酸化膜6
a,6bを形成した後、通常のホトリソグラフィにより
一方の主表面のシリコン酸化膜6aの一部を除去した
後、U01エッチャントで約60μmエッチングしp+
型半導体領域2とn型半導体領域1からなるpn接合が
露出するようメサ溝を形成する。
1実施例の半導体装置を製造するための主な工程ごとの
断面図であり、以下、この図を参照して半導体装置の製
造方法を説明する。まず、(a)が示すように、n型半
導体領域1となるシリコン基板としてFZ(111)の
n型35〜45Ωcmを用い、一方の主表面に表面不純物
濃度が1×1019/cm2 以上のB(ボロン)を40±5
μmの深さにイオン打ち込み法あるいはボロンナイトラ
イドを拡散源とした熱拡散法で形成し、他方の主表面に
は表面不純物濃度が1×1020/cm2 以上のP(リン)
を45±10μmの深さにイオン打ち込み法あるいはて
次亜塩素酸リンを用いて形成した後、ドライ酸化あるい
はウェット酸化により約2〜3μmのシリコン酸化膜6
a,6bを形成した後、通常のホトリソグラフィにより
一方の主表面のシリコン酸化膜6aの一部を除去した
後、U01エッチャントで約60μmエッチングしp+
型半導体領域2とn型半導体領域1からなるpn接合が
露出するようメサ溝を形成する。
【0016】その後、(a)の工程で使用したシリコン
酸化膜6a,6bをHFを含む酸で除去し、(b)が示
すようにスクリーン印刷法によりペースト状の鉛系ガラ
ス(主成分:PbO,SiO2 ,Al2O3)を55±1
0μm塗布し、ガラス焼成として酸素雰囲気中で780
〜850℃、10〜40分の熱処理をし、ガラス被膜5
を形成した。6はこの工程で形成されたシリコン酸化膜
である。
酸化膜6a,6bをHFを含む酸で除去し、(b)が示
すようにスクリーン印刷法によりペースト状の鉛系ガラ
ス(主成分:PbO,SiO2 ,Al2O3)を55±1
0μm塗布し、ガラス焼成として酸素雰囲気中で780
〜850℃、10〜40分の熱処理をし、ガラス被膜5
を形成した。6はこの工程で形成されたシリコン酸化膜
である。
【0017】その後、(c)が示すようにアノード層と
なるp+ 型半導体領域2及びカソード層となるn+ 型半
導体領域3表面に形成されていたシリコン酸化膜6を希
釈フッ化水素酸に浸漬して除去した後、(d)が示すよ
うに図1及び図2で説明したアラビアゴムを添加した希
釈フッ化水素酸と塩化パラジウム水溶液からなる触媒液
70に浸漬し触媒化処理を施し、パラジウム15を付着
させる。
なるp+ 型半導体領域2及びカソード層となるn+ 型半
導体領域3表面に形成されていたシリコン酸化膜6を希
釈フッ化水素酸に浸漬して除去した後、(d)が示すよ
うに図1及び図2で説明したアラビアゴムを添加した希
釈フッ化水素酸と塩化パラジウム水溶液からなる触媒液
70に浸漬し触媒化処理を施し、パラジウム15を付着
させる。
【0018】その後、(e)が示すように(d)で形成
したパラジウム15を触媒として次亜燐酸ソーダを還元
剤とする塩化ニッケルを含む溶液中で、第1無電解ニッ
ケルめっきを行い、窒素中でシンターすることによりア
ノード側およびカソード側にニッケルシリサイド膜20
及30を形成する。
したパラジウム15を触媒として次亜燐酸ソーダを還元
剤とする塩化ニッケルを含む溶液中で、第1無電解ニッ
ケルめっきを行い、窒素中でシンターすることによりア
ノード側およびカソード側にニッケルシリサイド膜20
及30を形成する。
【0019】最後に、(f)に示すように(e)で形成
したニッケルシリサイド膜20及び30を触媒として、
さらに次亜燐酸ソーダを還元剤とする塩化ニッケルを含
む溶液中で、第2無電解ニッケルめっきを実施し、アノ
ード電極25及びカソード電極35を形成する。その
後、焼成されたガラスの中心部をペレタイズ線10に沿
ってダイシングすることによって、半導体ペレットが完
成する。
したニッケルシリサイド膜20及び30を触媒として、
さらに次亜燐酸ソーダを還元剤とする塩化ニッケルを含
む溶液中で、第2無電解ニッケルめっきを実施し、アノ
ード電極25及びカソード電極35を形成する。その
後、焼成されたガラスの中心部をペレタイズ線10に沿
ってダイシングすることによって、半導体ペレットが完
成する。
【0020】図4は本発明による半導体装置の電極形成
方法により、均一で良質なニッケルめっき被膜が得られ
た効果を示す走査型電子顕微鏡の観察によるニッケルめ
っき被膜の断面状態を示す図である。図4(a)は触媒
液70にアラビアゴムを添加した場合、同図(b)はア
ラビアゴムを添加しなかった場合のニッケルめっき被膜
の断面状態を示している。(a)が示すようにアラビア
ゴムを添加した場合では、ペレット中央でニッケルシリ
サイド20が約0.38 マイクロメートル,ニッケルの
アノード電極25が約0.62 マイクロメートル形成さ
れ、ガラスとの境界近傍でニッケルシリサイド20が同
じく約0.38 マイクロメートル,アノード電極25が
約0.58 マイクロメートル形成され極めて膜厚分布の
均一性の良いニッケル被膜が観察できたが、(b)が示
すようにアラビアゴムを添加しない場合では、ペレット
中央でニッケルシリサイド20が約0.45 マイクロメ
ートル,アノード電極25が約1.00 マイクロメート
ル形成され、ガラスとの境界近傍でニッケルシリサイド
20が同じく約0.81 マイクロメートル,アノード電
極25が約1.9〜4.80マイクロメートル形成されて
しまい、特にガラスとの境界近傍で著しいニッケル膜厚
を有していることが判明した。また、この膜厚の不均一
性により、樹脂モールド工程で半導体ペレットにクラッ
クが発生し応力のアンバランスが生じていることが確認
された。
方法により、均一で良質なニッケルめっき被膜が得られ
た効果を示す走査型電子顕微鏡の観察によるニッケルめ
っき被膜の断面状態を示す図である。図4(a)は触媒
液70にアラビアゴムを添加した場合、同図(b)はア
ラビアゴムを添加しなかった場合のニッケルめっき被膜
の断面状態を示している。(a)が示すようにアラビア
ゴムを添加した場合では、ペレット中央でニッケルシリ
サイド20が約0.38 マイクロメートル,ニッケルの
アノード電極25が約0.62 マイクロメートル形成さ
れ、ガラスとの境界近傍でニッケルシリサイド20が同
じく約0.38 マイクロメートル,アノード電極25が
約0.58 マイクロメートル形成され極めて膜厚分布の
均一性の良いニッケル被膜が観察できたが、(b)が示
すようにアラビアゴムを添加しない場合では、ペレット
中央でニッケルシリサイド20が約0.45 マイクロメ
ートル,アノード電極25が約1.00 マイクロメート
ル形成され、ガラスとの境界近傍でニッケルシリサイド
20が同じく約0.81 マイクロメートル,アノード電
極25が約1.9〜4.80マイクロメートル形成されて
しまい、特にガラスとの境界近傍で著しいニッケル膜厚
を有していることが判明した。また、この膜厚の不均一
性により、樹脂モールド工程で半導体ペレットにクラッ
クが発生し応力のアンバランスが生じていることが確認
された。
【0021】従来法によるアラビアゴムを添加しない場
合は、触媒となるパラジウムが供給律則で、ガラス上に
触媒液中に存在していた触媒となるパラジウムがガラス
境界部に局在するため、特にガラス境界近傍に厚く形成
されたため、ニッケルも厚く付着し過ぎる不具合がある
が、本発明によるアラビアゴムを添加した場合は、アラ
ビアゴムがパラジウムイオン移動抑制剤として働き、触
媒となるパラジウムが反応律則で付着し、ペレット中央
やガラス境界近傍の位置に無関係に均一に形成され、ニ
ッケルも同様極めて均一に形成できる利点がある。
合は、触媒となるパラジウムが供給律則で、ガラス上に
触媒液中に存在していた触媒となるパラジウムがガラス
境界部に局在するため、特にガラス境界近傍に厚く形成
されたため、ニッケルも厚く付着し過ぎる不具合がある
が、本発明によるアラビアゴムを添加した場合は、アラ
ビアゴムがパラジウムイオン移動抑制剤として働き、触
媒となるパラジウムが反応律則で付着し、ペレット中央
やガラス境界近傍の位置に無関係に均一に形成され、ニ
ッケルも同様極めて均一に形成できる利点がある。
【0022】以上のことから、本発明による第1の無電
解ニッケルめっきの前処理として、露出した半導体表面
を清浄化させた後、希釈フッ化水素酸と塩化パラジウム
水溶液に浸漬し触媒化処理する工程において、希釈フッ
化水素酸と塩化パラジウム水溶液中に増粘度剤を添加し
ておくと、極めて良質で膜厚均一性のニッケル被膜が得
られることが理解できよう。
解ニッケルめっきの前処理として、露出した半導体表面
を清浄化させた後、希釈フッ化水素酸と塩化パラジウム
水溶液に浸漬し触媒化処理する工程において、希釈フッ
化水素酸と塩化パラジウム水溶液中に増粘度剤を添加し
ておくと、極めて良質で膜厚均一性のニッケル被膜が得
られることが理解できよう。
【0023】(実施例2)図5は本発明の半導体装置の
電極形成方法による第2実施例を示す断面図である。図
5において、図3(f)に示した符号と同一のものは説
明を省略する。7はシリコン酸化膜であり、ガラス被膜
5とp+ 型半導体領域2及びn型半導体領域1の表面と
の間に介在して形成されている。このように図3(f)
に対してシリコン酸化膜7を付加することにより、半導
体表面の界面準位を低減することが可能となり、半導体
表面を流れる表面発生電流の低減を図ることができる。
電極形成方法による第2実施例を示す断面図である。図
5において、図3(f)に示した符号と同一のものは説
明を省略する。7はシリコン酸化膜であり、ガラス被膜
5とp+ 型半導体領域2及びn型半導体領域1の表面と
の間に介在して形成されている。このように図3(f)
に対してシリコン酸化膜7を付加することにより、半導
体表面の界面準位を低減することが可能となり、半導体
表面を流れる表面発生電流の低減を図ることができる。
【0024】(実施例3)図6は本発明の半導体装置の
電極形成方法による第3実施例を示す断面図である。図
6において、図3(f)に示した符号と同一のものは説
明を省略する。4は高不純物濃度のn+ 型半導体領域で
あり、ガラス被覆半導体装置のチップ周辺に、p+ 型半
導体領域2を取り囲むようにn型半導体領域1に隣接し
て形成されている。こうすることにより、主pn接合か
ら延びる空乏層がチップ端部にまで延びるのを防止でき
るだけでなく、ダイシング時にガラスを切らなくてすむ
ので、ガラスのクラックの発生による耐圧不良を低減で
きる効果がある。
電極形成方法による第3実施例を示す断面図である。図
6において、図3(f)に示した符号と同一のものは説
明を省略する。4は高不純物濃度のn+ 型半導体領域で
あり、ガラス被覆半導体装置のチップ周辺に、p+ 型半
導体領域2を取り囲むようにn型半導体領域1に隣接し
て形成されている。こうすることにより、主pn接合か
ら延びる空乏層がチップ端部にまで延びるのを防止でき
るだけでなく、ダイシング時にガラスを切らなくてすむ
ので、ガラスのクラックの発生による耐圧不良を低減で
きる効果がある。
【0025】(実施例4)図7は本発明の半導体装置の
電極形成方法による第4実施例を示す断面図である。図
7において、図5及び図6に示した符号と同一のものは
説明を省略する。図6に示した高不純物濃度のn+ 型半
導体領域4及び図5に示したシリコン酸化膜7を併合す
ることにより、主pn接合から延びる空乏層がチップ端
部にまで延びることによるリーク電流増大を防止でき、
ダイシング時にガラスを切らなくてすむので、ガラスの
クラックの発生による耐圧不良を低減できる効果があ
る。さらに、半導体表面の界面準位を低減することが可
能となり、半導体表面を流れる表面発生電流の低減を図
ることができる。
電極形成方法による第4実施例を示す断面図である。図
7において、図5及び図6に示した符号と同一のものは
説明を省略する。図6に示した高不純物濃度のn+ 型半
導体領域4及び図5に示したシリコン酸化膜7を併合す
ることにより、主pn接合から延びる空乏層がチップ端
部にまで延びることによるリーク電流増大を防止でき、
ダイシング時にガラスを切らなくてすむので、ガラスの
クラックの発生による耐圧不良を低減できる効果があ
る。さらに、半導体表面の界面準位を低減することが可
能となり、半導体表面を流れる表面発生電流の低減を図
ることができる。
【0026】(実施例5)図8は、本発明の半導体装置
の電極形成方法による第5実施例を示す断面図である。
これまでガラス被覆半導体装置を例にとり説明したが、
本発明はなにもガラス被覆半導体装置に限られず、集積
回路やその他の半導体装置、例えばトランジスタ,サイ
リスタ,GTOサイリスタ,IGBT等の半導体装置に
も適用可能である。図8では一例として、集積回路に適
用した例について示している。集積回路は実装密度を向
上させるため、樹脂でモールドされていないいわゆるベ
アチップを直接プリント基板に搭載されるフリップチッ
プ実装が脚光を浴びている。このため、ベアチップとプ
リント基板を接続するのに半田が用いられている。
の電極形成方法による第5実施例を示す断面図である。
これまでガラス被覆半導体装置を例にとり説明したが、
本発明はなにもガラス被覆半導体装置に限られず、集積
回路やその他の半導体装置、例えばトランジスタ,サイ
リスタ,GTOサイリスタ,IGBT等の半導体装置に
も適用可能である。図8では一例として、集積回路に適
用した例について示している。集積回路は実装密度を向
上させるため、樹脂でモールドされていないいわゆるベ
アチップを直接プリント基板に搭載されるフリップチッ
プ実装が脚光を浴びている。このため、ベアチップとプ
リント基板を接続するのに半田が用いられている。
【0027】図8において、11はp型あるいはn型の
シリコン基板であり、2および4はシリコン基板上に形
成された電極とオーミック接触するための高不純物濃度
のp+ 型半導体領域及び高不純物濃度のn+ 型半導体領
域であり、71は二酸化珪素膜,窒化珪素膜,リンガラ
ス膜、あるいはこれらの複合膜である絶縁膜、20及び
25は本発明による半導体装置の電極形成方法を用いた
ニッケルシリサイドおよびアノード電極、40は蒸着さ
れた半田、クリーム状半田、あるいはめっき法で形成さ
れた半田による半田バンプである。図8に示したニッケ
ルシリサイド20およびアノード電極25を用いること
により、集積回路の電極とシリコンの応力の緩和を図
り、樹脂モルードしても極めて機械的強度の強い電極を
従来の蒸着法と同等のレベルにまで低減することができ
た。
シリコン基板であり、2および4はシリコン基板上に形
成された電極とオーミック接触するための高不純物濃度
のp+ 型半導体領域及び高不純物濃度のn+ 型半導体領
域であり、71は二酸化珪素膜,窒化珪素膜,リンガラ
ス膜、あるいはこれらの複合膜である絶縁膜、20及び
25は本発明による半導体装置の電極形成方法を用いた
ニッケルシリサイドおよびアノード電極、40は蒸着さ
れた半田、クリーム状半田、あるいはめっき法で形成さ
れた半田による半田バンプである。図8に示したニッケ
ルシリサイド20およびアノード電極25を用いること
により、集積回路の電極とシリコンの応力の緩和を図
り、樹脂モルードしても極めて機械的強度の強い電極を
従来の蒸着法と同等のレベルにまで低減することができ
た。
【0028】なお、以上詳述した本発明の各実施例にお
いて、ガラスとして酸化鉛,二酸化珪素,アルミナから
なる鉛系ガラスを例にとって説明してきたが、本発明は
なにも上記鉛系ガラスに限られず、酸化亜鉛,酸化ホウ
素,二酸化珪素からなる亜鉛系ガラス、あるいは酸化
鉛,二酸化珪素,アルミナ,酸化亜鉛,酸化ホウ素等の
酸化物を混合したホウケイ酸亜鉛鉛系ガラスを用いても
本発明の効果が達成できることは言うまでもない。
いて、ガラスとして酸化鉛,二酸化珪素,アルミナから
なる鉛系ガラスを例にとって説明してきたが、本発明は
なにも上記鉛系ガラスに限られず、酸化亜鉛,酸化ホウ
素,二酸化珪素からなる亜鉛系ガラス、あるいは酸化
鉛,二酸化珪素,アルミナ,酸化亜鉛,酸化ホウ素等の
酸化物を混合したホウケイ酸亜鉛鉛系ガラスを用いても
本発明の効果が達成できることは言うまでもない。
【0029】さらに、本発明の実施例で適用した増粘度
剤として、アラビアゴムを例にとって説明したが、本発
明の効果を達成するには、なにもアラビアゴムだけに限
らず、ゼラチン,かんてん,にかわ,カゼイン等の水溶
液の粘度を高める物質であればかまわない。また、本発
明の実施例では、希釈フッ化水素酸と塩化パラジウム水
溶液に浸漬し触媒化処理する工程において、希釈フッ化
水素酸と塩化パラジウム水溶液中に増粘度剤としてアラ
ビアゴムを0.1% を添加した例について説明したが、
本発明者等は温度や時間を変えることにより、0.02
〜2%のアラビアゴムを添加しても効果があることを確
認した。したがって、触媒液に増粘度剤の添加割合は任
意に変えることが可能であり、本発明の効果が達成でき
ることは言うまでもない。
剤として、アラビアゴムを例にとって説明したが、本発
明の効果を達成するには、なにもアラビアゴムだけに限
らず、ゼラチン,かんてん,にかわ,カゼイン等の水溶
液の粘度を高める物質であればかまわない。また、本発
明の実施例では、希釈フッ化水素酸と塩化パラジウム水
溶液に浸漬し触媒化処理する工程において、希釈フッ化
水素酸と塩化パラジウム水溶液中に増粘度剤としてアラ
ビアゴムを0.1% を添加した例について説明したが、
本発明者等は温度や時間を変えることにより、0.02
〜2%のアラビアゴムを添加しても効果があることを確
認した。したがって、触媒液に増粘度剤の添加割合は任
意に変えることが可能であり、本発明の効果が達成でき
ることは言うまでもない。
【0030】さらに、本発明の実施例では、次亜燐酸ソ
ーダを還元剤とする塩化ニッケルを含む溶液中で無電解
ニッケルめっきを実施したが、本発明はなにもこのめっ
き液に限られず、ジメチルアミンボランを還元剤とした
塩化ニッケルを含む溶液中で無電解ニッケルめっきを実
施してもかまわない。
ーダを還元剤とする塩化ニッケルを含む溶液中で無電解
ニッケルめっきを実施したが、本発明はなにもこのめっ
き液に限られず、ジメチルアミンボランを還元剤とした
塩化ニッケルを含む溶液中で無電解ニッケルめっきを実
施してもかまわない。
【0031】以上詳述した本発明の各実施例を用いた半
導体装置の電極形成方法によれば、表面安定化膜として
鉛系ガラス被膜を使用し、無電解ニッケルめっきによる
電極はウェハ内において均一で、緻密であり、半導体領
域と密着性良くオーミック接触して形成され、その後の
半田との濡れ性も極めて良好となり、樹脂モールド後あ
るいは種々の寿命試験後においても、シリコンにクラッ
クが生じない高信頼の半導体装置を歩留まり良く製造す
ることができた。
導体装置の電極形成方法によれば、表面安定化膜として
鉛系ガラス被膜を使用し、無電解ニッケルめっきによる
電極はウェハ内において均一で、緻密であり、半導体領
域と密着性良くオーミック接触して形成され、その後の
半田との濡れ性も極めて良好となり、樹脂モールド後あ
るいは種々の寿命試験後においても、シリコンにクラッ
クが生じない高信頼の半導体装置を歩留まり良く製造す
ることができた。
【0032】さらに半導体装置の耐圧は、約800±1
00Vであり、順方向電圧降下も1V以下に低減でき、
極めて導通特性の優れた半導体装置の製造方法であるこ
とを確認した。
00Vであり、順方向電圧降下も1V以下に低減でき、
極めて導通特性の優れた半導体装置の製造方法であるこ
とを確認した。
【0033】
【発明の効果】このようにして、本発明による半導体装
置の電極形成方法は、膜厚が均一で密着性の優れたニッ
ケル電極を無電解めっきで形成でき、樹脂モールドして
も極めて機械的強度の強い半導体装置の製造が可能とな
った。
置の電極形成方法は、膜厚が均一で密着性の優れたニッ
ケル電極を無電解めっきで形成でき、樹脂モールドして
も極めて機械的強度の強い半導体装置の製造が可能とな
った。
【図1】本発明の半導体装置の電極形成方法によるめっ
き膜厚分布を示す図。
き膜厚分布を示す図。
【図2】本発明の半導体装置の電極形成方法を示す図。
【図3】本発明の半導体装置の電極形成方法による第1
実施例の製造工程図。
実施例の製造工程図。
【図4】本発明の半導体装置の電極形成方法による効果
を示す図。
を示す図。
【図5】本発明の半導体装置の電極形成方法による第2
実施例の断面図。
実施例の断面図。
【図6】本発明の半導体装置の電極形成方法による第3
実施例の断面図。
実施例の断面図。
【図7】本発明の半導体装置の電極形成方法による第4
実施例の断面図。
実施例の断面図。
【図8】本発明の半導体装置の電極形成方法による第5
実施例の断面図。
実施例の断面図。
1…n型半導体領域、2…p+ 型半導体領域、3,4…
n+ 型半導体領域、5…ガラス被膜、6,7…シリコン
酸化膜、9…エッチング領域、10…ペレタイズ線、1
1…半導体基板、15…パラジウム、20,30…ニッ
ケルシリサイド、25…アノード電極、35…カソード
電極、40…半田バンプ、50…触媒液の容器、60…
ウェハホルダー、70…触媒液、71…絶縁膜、100
…半導体ウェハ。
n+ 型半導体領域、5…ガラス被膜、6,7…シリコン
酸化膜、9…エッチング領域、10…ペレタイズ線、1
1…半導体基板、15…パラジウム、20,30…ニッ
ケルシリサイド、25…アノード電極、35…カソード
電極、40…半田バンプ、50…触媒液の容器、60…
ウェハホルダー、70…触媒液、71…絶縁膜、100
…半導体ウェハ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松崎 光幸
茨城県日立市幸町三丁目1番1号 株式
会社 日立製作所 日立工場内
(72)発明者 菅野 実
茨城県日立市弁天町三丁目10番2号 日
立原町電子工業株式会社内
(56)参考文献 特開 平4−234126(JP,A)
特開 昭64−73082(JP,A)
特開 昭56−58232(JP,A)
特開 昭58−190024(JP,A)
特開 昭61−271829(JP,A)
特開 昭64−56876(JP,A)
特開 昭59−74240(JP,A)
特開 平1−185920(JP,A)
特開 平1−232719(JP,A)
特開 平2−93078(JP,A)
特開 昭62−228485(JP,A)
特開 平10−294296(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
C23C 18/30
H01L 21/288
Claims (2)
- 【請求項1】メサ型半導体装置の電極を無電解めっきに
よって形成する半導体装置の電極形成方法において、 第1の無電解ニッケルめっきの前処理として、露出した
半導体表面を清浄化させた後、希釈フッ化水素酸と塩化
パラジウム水溶液に浸漬し触媒化処理する工程で、希釈
フッ化水素酸と塩化パラジウムとを含む水溶液中にアラ
ビアゴムを0.02%〜2%加えた触媒液を用いることを特
徴とする半導体装置の電極形成方法。 - 【請求項2】第1の無電解ニッケルめっき膜を触媒とし
て第2の無電解ニッケルめっきが順次形成される工程を
含むことを特徴とした請求項1記載の半導体装置の電極
形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10004897A JP3361717B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10004897A JP3361717B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10287980A JPH10287980A (ja) | 1998-10-27 |
JP3361717B2 true JP3361717B2 (ja) | 2003-01-07 |
Family
ID=14263627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10004897A Expired - Fee Related JP3361717B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置の電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3361717B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4559818B2 (ja) * | 2004-04-30 | 2010-10-13 | アルプス電気株式会社 | シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法 |
US20110192316A1 (en) * | 2010-02-05 | 2011-08-11 | E-Chem Enterprise Corp. | Electroless plating solution for providing solar cell electrode |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5658232A (en) * | 1979-10-16 | 1981-05-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPS58190024A (ja) * | 1982-04-30 | 1983-11-05 | Toshiba Corp | 拡散シリコンウエハの無電解メッキ方法 |
JPS5974240A (ja) * | 1982-10-21 | 1984-04-26 | Sumitomo Metal Ind Ltd | 鋼板の温度制御方法および温度測定装置 |
JPH065670B2 (ja) * | 1985-05-28 | 1994-01-19 | 関東化成工業株式会社 | シリコンウエハ−の表面処理方法 |
JPS62228485A (ja) * | 1986-03-31 | 1987-10-07 | Toshiba Corp | 無電解金めつき液 |
DE3705251A1 (de) * | 1987-02-19 | 1988-09-01 | Standard Elektrik Lorenz Ag | Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht |
JPS6473082A (en) * | 1987-09-14 | 1989-03-17 | Hitachi Cable | Plating paint and plating method using said paint |
JPH01185920A (ja) * | 1988-01-21 | 1989-07-25 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JP2717166B2 (ja) * | 1988-03-14 | 1998-02-18 | 新日本無線株式会社 | 半導体装置の製造方法 |
JPH0613753B2 (ja) * | 1988-09-29 | 1994-02-23 | 三晃特殊金属工業株式会社 | 無電解メッキに使用する微細な金属体を含む溶液の製造方法 |
NL9002163A (nl) * | 1990-10-05 | 1992-05-06 | Philips Nv | Werkwijze voor de vervaardiging van een halfgeleiderinrichting. |
JP3340648B2 (ja) * | 1997-04-17 | 2002-11-05 | 株式会社日立製作所 | 半導体装置の電極形成方法 |
-
1997
- 1997-04-17 JP JP10004897A patent/JP3361717B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10287980A (ja) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4005472A (en) | Method for gold plating of metallic layers on semiconductive devices | |
US6218281B1 (en) | Semiconductor device with flip chip bonding pads and manufacture thereof | |
US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
US3480412A (en) | Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices | |
US3632436A (en) | Contact system for semiconductor devices | |
JPWO2018150971A1 (ja) | 半導体素子及びその製造方法 | |
JP2003204014A (ja) | 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 | |
US3290565A (en) | Glass enclosed, passivated semiconductor with contact means of alternate layers of chromium, silver and chromium | |
JP3361717B2 (ja) | 半導体装置の電極形成方法 | |
JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
JPH06252091A (ja) | 半導体装置およびその製造方法 | |
JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
US3579375A (en) | Method of making ohmic contact to semiconductor devices | |
JP3340633B2 (ja) | ガラス被覆半導体装置の電極形成方法 | |
JP3498672B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US3699010A (en) | Beam lead plating process | |
US3909319A (en) | Planar structure semiconductor device and method of making the same | |
US3714521A (en) | Semiconductor device or monolithic integrated circuit with tungsten interconnections | |
US5236873A (en) | Method for contacting a semiconductor component | |
JP2754693B2 (ja) | メッキ電極の製造方法 | |
JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
JP6918902B2 (ja) | 半導体装置の製造方法 | |
JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
JPS6118869B2 (ja) | ||
JP2000216410A (ja) | ショットキ―バリアダイオ―ドの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |