NL9002163A - Werkwijze voor de vervaardiging van een halfgeleiderinrichting. - Google Patents

Werkwijze voor de vervaardiging van een halfgeleiderinrichting. Download PDF

Info

Publication number
NL9002163A
NL9002163A NL9002163A NL9002163A NL9002163A NL 9002163 A NL9002163 A NL 9002163A NL 9002163 A NL9002163 A NL 9002163A NL 9002163 A NL9002163 A NL 9002163A NL 9002163 A NL9002163 A NL 9002163A
Authority
NL
Netherlands
Prior art keywords
stabilizer
bumps
bath
semiconductor device
metallization
Prior art date
Application number
NL9002163A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL9002163A priority Critical patent/NL9002163A/nl
Priority to US07/764,662 priority patent/US5527734A/en
Priority to EP91202492A priority patent/EP0479373B1/en
Priority to DE69115822T priority patent/DE69115822T2/de
Priority to JP03256603A priority patent/JP3137692B2/ja
Publication of NL9002163A publication Critical patent/NL9002163A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
De uitvinding heeft betrekking op een werkwijze voor de vervaardiging van een halfgeleiderinrichting voorzien van kontaktvlakken welke, na een activeringsbehandeling, met een stroomloos metalliseringsproces worden voorzien van metalen bumps.
Nat-chemische processen spelen een belangrijke rol bij de vervaardiging van electronische componenten, zowel bij het verwijderen (etsen) als het neerslaan van materialen (plating). Bij de montage van halfgeleiderinrichtingen (IC's en LSI's) op een circuit worden de kontaktvlakken (bond pads) van de halfgeleiderinrichtingen voorzien van uitstekende metalen kontakten (zogenaamde bumps), waarna deze bumps door middel van lijmen, lassen, solderen of thermocompressie met het circuit worden verbonden (zogenaamd flip chip principe). Met TAB (tape automated bonding) kunnen IC's op een van circuits voorziene flexibele tape worden aangebracht.
Een dergelijke werkwijze is bekend uit de Europese octrooiaanvrage EP-A 308 971. Een halfgeleiderinrichting voorzien van aluminium kontaktvlakken wordt na een activeringsbehandeling met een waterige palladiumzoutoplossing voorzien van nikkelen bumps. Hiertoe wordt een stroomloos (electroless) nikkelbad gebruikt.
Dergelijke stroomloze metalliseringsprocessen zijn in principe isotroop van aard, dat wil zeggen de afzetsnelheid van het metaal is in alle richtingen gelijk. Bij substraten welke voorzien zijn van een dunne afdeklaag met daarin aangebracht te metalliseren openingen die de kontaktvlakken definiëren, vindt tijdens het metalliseren laterale overgroei van de afdeklaag plaats zodra de metaallaag de opening in de afdeklaag geheel heeft gevuld. Bij halfgeleiderinrichtingen bestaat de afdeklaag (ook wel passiveringslaag genoemd) veelal uit Si02 of SigN^. De metalen bumps steken boven de afdeklaag uit en bedekken door laterale overgroei gedeeltelijk deze afdeklaag. Door toenemende miniaturizering neemt het risico van kortsluiting tussen naburige bumps toe.
De uitvinding beoogt onder meer bovengenoemde laterale overgroei van de afdeklaag te onderdrukken en zelfs te verhinderen.
Aan deze opgave wordt volgens de uitvinding voldaan door een werkwijze zoals in de aanhef is beschreven en welke gekenmerkt is doordat de bumps worden aangebracht in de vorm van een pyramide met platte vlakken door toepassing van een stroomloos metalliseringsbad waaraan een stabilisator in een doeltreffende concentratie is toegevoegd. Stroomloze metalliseringsbaden bevatten metaalionen en een reductiemiddel. Tijdens de metallisering vindt reductie van de metaalionen tot metaal plaats (de zogenaamde kathodische deelreactie) onder gelijktijdige oxidatie van het reductiemiddel. De stabilisator die volgens de uitvinding wordt toegevoegd, heeft de eigenschap dat de reductie van de metaalionen wordt onderdrukt. De aanwezigheid van een dergelijke stabilisator leidt tot anisotrope metallisering van de kontaktvlakken, waarbij pyramidevormige bumps met platte vlakken ontstaan, terwijl laterale overgroei over de afdeklaag wordt verhinderd. Aangenomen wordt dat verschillen in massatransport van de stabilisator de oorzaak zijn van de anisotrope metallisering. De randen van het te metalliseren kontaktvlak ondervinden een groter massatransport dan het midden van dat vlak. Door het instellen van de stabilisatorconcentratie kan een vergiftiging van de randen van het kontaktvlak worden verkregen waardoor aldaar metallisering wordt verhinderd, terwijl in het midden de metallisering voortgaat.
Aanhoudende metallisering leidt tot een verdere laterale diffusie van de stabilisator naar het midden van het aangroeiende kontaktvlak, waardoor de aangroeiende oppervlakte afneemt als functie van de tijd. Het resultaat is een metalen pyramide, waarvan de vlakken plat zijn. Onder vlakken worden in dit verband de opstaande vlakken en het bovenvlak verstaan. Laterale overgroei van de afdeklaag vindt niet plaats.
Een uitvoeringsvorm van de werkwijze volgens de uitvinding is daardoor gekenmerkt dat als stabilisator een loodzout wordt toegepast. Dit loodzout moet oplosbaar zijn in het toegepaste stroomloze metalliseringsbad. Geschikte loodzouten zijn bijvoorbeeld loodacetaat en loodnitraat.
Een andere geschikte uitvoeringsvorm van de werkwijze volgens de uitvinding is daardoor gekenmerkt, dat als stabilisator een cadmiumzout wordt toegepast. Geschikte cadmiumzouten zijn bijvoorbeeld cadmiumacetaat en cadmiumnitraat.
Een uitvoeringsvorm van de werkwijze volgens de uitvinding is daardoor gekenmerkt, dat de concentratie van de stabilisator 0,1 - 1,5 mg per liter bedraagt. Hogere concentraties leiden tot een volledige stopzetting van de metallisering. Lagere concentraties leiden tot isotrope aangroei van de kontaktvlakken en daardoor laterale overgroei van de afdeklaag.
Een geschikt stroomloos metalliseringsbad is bijvoorbeeld een nikkelbad bevattende een nikkelzout, barnsteenzuur en hypofosfiet in water. Andere metalen welke stroomloos kunnen worden afgescheiden zijn bijvoorbeeld koper en goud.
Indien gewenst kunnen de metalen bumps worden voorzien van een dunne laag van goud, tin, koper of soldeer. Deze materialen zijn ductieler dan stroomloos nikkel en bevorderen het soldeerproces met het te verbinden circuit.
De uitvinding wordt nader toegelicht aan de hand van uitvoeringsvoorbeelden en tekeningen, waarin figuur 1 schematisch een deel van een dwarsdoorsnede van een halfgeleiderinrichting weergeeft voorzien van bumps verkregen met de methode volgens de stand van de techniek, figuur 2 schematisch een deel van een dwarsdoorsnede van een halfgeleiderinrichting weergeeft voorzien van bumps verkregen met de methode volgens de uitvinding, figuur 3 schematisch een deel van een dwarsdoorsnede van een halfgeleiderinrichting weergeeft voorzien van bumps verkregen met de methode volgens de uitvinding, en figuur 4 schematisch een deel van een dwarsdoorsnede van een halfgeleiderinrichting weergeeft voorzien van bumps op aluminium kontaktvlakken en waarbij de bumps verkregen zijn met de methode volgens de uitvinding.
Uitvoerinasvoorbeeld 1
In figuur 1 is schematisch een deel van een dwarsdoorsnede van een halfgeleiderinrichting weergegeven waarbij verwijzingscijfer 1 een n+ siliciumsubstraat voorstelt waarop langs gebruikelijke weg (bijvoorbeeld CVD of spin-on-glass) een 0,7 pm dikke Si02 laag 3 is aangebracht. Langs lithografische weg zijn in deze laag 3 uitsparingen aangebracht met afmetingen van 100x100 pm. Het siliciumoppervlak wordt geactiveerd met palladiumkiemen door een electrochemische uitwisselingsreactie in een verdunde PdCl2/HF oplossing. Het activeringsbad bevat per liter 5 mg PdCl2, 175 pl geconcentreerd HC1, 1¾ HF en wordt toegepast bij een temperatuur van 70°C gedurende 60 seconden. Na spoelen met water wordt het siliciumsubstraat gedompeld in een zuur stroomloos nikkelbad met als samenstelling: 0,07 mol/1 nikkelsulfaat 0,01 mol/1 nikkelacetaat 0,1 mol/1 barnsteenzuur 0,1 mol/1 H3P02
De pH wordt met ammonia op een waarde gebracht van 4,5. De temperatuur van het bad bedraagt 90°C. De afzetsnelheid bedraagt onder deze omstandigheden 20 pm per uur. De verblijftijd van het siliciumsubstraat in dit bad bedraagt 20 minuten, zodat de gevormde nikkellaag (bump 51) een dikte heeft van ca. 7 pm. Door de afwezigheid van een stabilisator in het stroomloze nikkelbad is de mate van laterale overgroei over de Si02-laag 3 vergelijkbaar met de laagdikte, hetgeen een gevolg is van het isotrope karakter van het metalliseringsproces.
Uitvoerinasvoorbeeld 2 üitvoeringsvoorbeeld 1 wordt herhaald, echter nu bevat het stroomloze nikkelbad tevens 0,5 mg/1 loodacetaat als stabilisator. De gevormde nikkelen bump heeft nu de vorm van een afgeknotte pyramide 52 (figuur 2) waarvan de vlakken plat zijn. Laterale overgroei van de Si02-afdeklaag 3 treedt niet op.
Uitvoerinasvoorbeeld 3 Üitvoeringsvoorbeeld 1 wordt herhaald, waarbij aan het stroomloze nikkelbad 1,5 mg/1 loodacetaat wordt toegevoegd. De gevormde nikkelen bump heeft de vorm van een afgeknotte pyramide 53 (figuur 3) waarvan de vlakken plat zijn en waarbij de hellingshoek a, die de opstaande vlakken maken met het siliciumsubstraat 1, kleiner is dan die verkregen volgens uitvoeringsvoorbeeld 2. Voortgaande metallisering (dat wil zeggen in dit geval langer dan 20 minuten) zal leiden tot een pyramide zonder afknotting (zie streeplijn 7 in figuur 3), waarna de metallisering stopt. Laterale overgroei treedt niet op. Uitvoeringsvoorbeeld 4
Uitvoeringsvoorbeeld 1 wordt herhaald met een loodacetaatconcentratie van 2 mg/1 in het stroomloze nikkelbad. In dit geval vindt in het geheel geen nikkelafzetting plaats. Dit geldt tevens voor hogere concentraties dan 2 mg/1 aan loodacetaat. Bij deze concentraties is het te metalliseren oppervlak geheel vergiftigd. Uitvoeringsvoorbeeld 5
In figuur 4 is schematisch een deel van een doorsnede van een halfgeleiderinrichting weergegeven. Deze bevat een siliciumsubstraat 11, een gesputterd aluminium kontaktvlak 15 met een dikte van 0,5 pm en afmetingen 100 x 100 pm. Op het substraat 11 bevindt zich een 0,7 pm dikke Si02-laag 13, waarin langs lithografische weg een opening ter plaatse van het aluminium kontaktvlak 15 is aangebracht. Het aluminium oppervlak wordt geactiveerd met een zinkaatoplossing zoals beschreven in het Amerikaanse octrooischrift US 4,205,099. Hierbij wordt de natuurlijke oxidehuid van het aluminium verwijderd en vervangen door een zeer dunne zinkfilm (niet getoond). Het zink wordt vervolgens uitgewisseld tegen het edelere nikkel in een stroomloos nikkelbad volgens uitvoeringsvoorbeeld 1. Aan het nikkelbad is 1 mg/1 loodacetaat toegevoegd. Na 20 minuten is een nikkelen bump 54 ontstaan in de vorm van een afgeknotte pyramide met platte vlakken, waarbij geen laterale overgroei van de Si02~afdeklaag 13 optreedt.

Claims (5)

1. Werkwijze voor de vervaardiging van een halfgeleiderinrichting voorzien van kontaktvlakken welke, na een activeringsbehandeling, met een stroomloos metalliseringsproces worden voorzien van metalen bumps, met het kenmerk, dat de bumps worden aangebracht in de vorm van een pyramide met platte vlakken door toepassing van een stroomloos metalliseringsbad waaraan een stabilisator in een doeltreffende concentratie is toegevoegd.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat als stabilisator een loodzout wordt toegepast.
3. Werkwijze volgens conclusie 1, met het kenmerk, dat als stabilisator een cadmiumzout wordt toegepast.
4. Werkwijze volgens conclusie 2 of 3, met het kenmerk, dat de concentratie van de stabilisator 0,1 - 1,5 mg per liter bedraagt.
5. Werkwijze volgens conclusie 1, 2, 3 of 4, met het kenmerk, dat als stroomloos metalliseringsbad een nikkelbad wordt toegepast.
NL9002163A 1990-10-05 1990-10-05 Werkwijze voor de vervaardiging van een halfgeleiderinrichting. NL9002163A (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL9002163A NL9002163A (nl) 1990-10-05 1990-10-05 Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US07/764,662 US5527734A (en) 1990-10-05 1991-09-24 Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer
EP91202492A EP0479373B1 (en) 1990-10-05 1991-09-26 Method of manufacturing a semiconductor device by electroless metallisation
DE69115822T DE69115822T2 (de) 1990-10-05 1991-09-26 Verfahren zum Herstellen einer Halbleiteranordnung mit stromlosem Abscheiden von Metall
JP03256603A JP3137692B2 (ja) 1990-10-05 1991-10-03 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9002163A NL9002163A (nl) 1990-10-05 1990-10-05 Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
NL9002163 1990-10-05

Publications (1)

Publication Number Publication Date
NL9002163A true NL9002163A (nl) 1992-05-06

Family

ID=19857768

Family Applications (1)

Application Number Title Priority Date Filing Date
NL9002163A NL9002163A (nl) 1990-10-05 1990-10-05 Werkwijze voor de vervaardiging van een halfgeleiderinrichting.

Country Status (5)

Country Link
US (1) US5527734A (nl)
EP (1) EP0479373B1 (nl)
JP (1) JP3137692B2 (nl)
DE (1) DE69115822T2 (nl)
NL (1) NL9002163A (nl)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
KR19980070399A (ko) * 1997-02-04 1998-10-26 존에이치.무어 플립칩 부착물
DE19705745C2 (de) * 1997-02-14 2002-02-07 Fraunhofer Ges Forschung Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
JP3361717B2 (ja) * 1997-04-17 2003-01-07 株式会社日立製作所 半導体装置の電極形成方法
DE19718971A1 (de) * 1997-05-05 1998-11-12 Bosch Gmbh Robert Stromlose, selektive Metallisierung strukturierter Metalloberflächen
EP1022775B1 (en) * 1997-07-15 2011-08-31 Hitachi, Ltd. Method of fabrication of semiconductor device and mounting structure thereof
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
DE10139555B4 (de) * 2001-08-10 2008-10-16 Robert Bosch Gmbh Verfahren zum Aufbringen einer Haftvermittlerschicht auf einer Metallschicht eines Chips
US6767817B2 (en) * 2002-07-11 2004-07-27 Micron Technology, Inc. Asymmetric plating
DE102004019588A1 (de) * 2004-04-22 2005-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht
JP4468191B2 (ja) * 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE29285E (en) * 1973-03-15 1977-06-28 E. I. Du Pont De Nemours And Company Method for concomitant particulate diamond deposition in electroless plating, and the product thereof
US4028200A (en) * 1975-06-24 1977-06-07 Borg-Warner Corporation Plating baths for depositing cobalt-lead nickel-lead alloys or combinations thereof and method of coating aluminum articles therewith
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4419390A (en) * 1977-06-06 1983-12-06 Nathan Feldstein Method for rendering non-platable semiconductor substrates platable
US4483711A (en) * 1983-06-17 1984-11-20 Omi International Corporation Aqueous electroless nickel plating bath and process
NL8900305A (nl) * 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Also Published As

Publication number Publication date
DE69115822T2 (de) 1996-08-01
JPH04234126A (ja) 1992-08-21
JP3137692B2 (ja) 2001-02-26
EP0479373B1 (en) 1995-12-27
US5527734A (en) 1996-06-18
DE69115822D1 (de) 1996-02-08
EP0479373A1 (en) 1992-04-08

Similar Documents

Publication Publication Date Title
EP0308971B1 (en) Bump and method of manufacturing the same
NL9002163A (nl) Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US6015505A (en) Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
JP3065508B2 (ja) Ｃ４製造のためのＴｉＷの選択的エッチング
US5130275A (en) Post fabrication processing of semiconductor chips
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US6593221B1 (en) Selective passivation of exposed silicon
US20010040290A1 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
US6551931B1 (en) Method to selectively cap interconnects with indium or tin bronzes and/or oxides thereof and the interconnect so capped
US5800726A (en) Selective chemical etching in microelectronics fabrication
US6759751B2 (en) Constructions comprising solder bumps
JP3156417B2 (ja) 半導体素子の電極形成方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
US4855251A (en) Method of manufacturing electronic parts including transfer of bumps of larger particle sizes
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
JPS63305532A (ja) バンプの形成方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JPH0969524A (ja) アルミニウム電極上へのニッケルめっき法
JP2839513B2 (ja) バンプの形成方法
JP3453054B2 (ja) 半導体素子の電極構造および電極形成方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
Arshad et al. The surface characteristics of under bump metallurgy (UBM) in electroless nickel immersion gold (ENIG) deposition
JPH03177048A (ja) 半導体装置及びその製造方法
JPH0732170B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed