JPH03177048A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH03177048A
JPH03177048A JP31443789A JP31443789A JPH03177048A JP H03177048 A JPH03177048 A JP H03177048A JP 31443789 A JP31443789 A JP 31443789A JP 31443789 A JP31443789 A JP 31443789A JP H03177048 A JPH03177048 A JP H03177048A
Authority
JP
Japan
Prior art keywords
electrode
film
semiconductor element
bump
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31443789A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Kaoru Koiwa
馨 小岩
Yoshimi Hisatsune
久恒 善美
Koji Yamakawa
晃司 山川
Nobuo Iwase
岩瀬 暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31443789A priority Critical patent/JPH03177048A/ja
Publication of JPH03177048A publication Critical patent/JPH03177048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [光明の目的] (産業上の利用分野) 本発明は、半導体装置及びその製造方法の改良に関する
ものである。
(従来の技術) 現在、電子機器の小形化に伴い、IC。
LSI等の半導体チップは高密度、高集積化が進められ
ている。また、半導体素子の実装の面からみても電極ピ
ッチ間の縮小化、I10数の増大といった傾向にある。
更に、電卓やICカードにみられるカード化に対応する
薄型化が要求されている。
ところで、半導体素子のAI![極から外部端子へ電極
リードを取出す方法としてはワイヤボンディング方式が
知られている。ワイヤボンディング方式は、25〜30
umφのAu(又はAI。
Cu)の極細線を1本づつ熱圧着又は超音波により順次
接続する方法である。現在、自動ワイヤボンダの普及に
より省力化、信頼性、量産性が達成されているものの、
半導体素子の高集積化に伴う多ピン化、狭ピッチ化、更
に薄型実装化に対応できない問題があった。
これに対し、TAB方式やフリップチップ方式などのワ
イヤレスボンディング方式は一括接合、位置合せ精度か
らくる信頼性、実装の薄型化、自動化の面からも今後の
半導体素子の実装技術の主流となることが予想される。
ワイヤレスボンディング方式では、一般に半導体素子の
アルミニウム電極上にバンプと呼ばれる金属突起物が形
成される。かかるバンプは、従来、以下に説明する第5
図(A)〜 (D)の工程により形成されている。
まず、半導体ウェハ1上にAIfJi極2を形成した後
、全面にSiOJPSi3N4などのパッジベーション
膜3を形成し、更に該パッシベーション膜3を選択的に
エツチング除去して前記Aj7ffi極2の大部分を露
出させる(第5図(A)図示)。
次いで、同図(B)に示すようにパッシベーション膜3
を含むウェハ1全面に蒸着又はスパッタリングにより下
地金属膜4を形成する。つづいて、写真蝕刻法により前
記AN電極2に対応する前記下地金属膜4を露出させる
ための開口部を有するレジストパターン5を形成した後
、下地金属膜4を陰極として電気めっきを施し、露出す
る下地金属膜4部分を含む周囲に金属突起物6を選択的
に形成する(同図<C>図示)。この後、レジストパタ
ーン5を除去し、更に金属突起物6をマスクとして露出
する下地金属膜4を除去してバンプを形成する(同図(
D)図示)。
しかしながら、上述した従来のバンプの形成方法にあっ
ては次のような問題があった。即ち、バンプの形成に際
しては下地金属膜の形成、写真蝕刻法によるレジストパ
ターンの形成、電気めっき後のレジストパターンの除去
、下地金属膜のエツチングという極めて多くの工程を必
要とするため、コストの点で問題がある。しかも、これ
らの工程は通常の半導体素子の製造工程で取り扱う物質
と異なるものを多く使用するため、半導体素子への汚染
の問題が生じる。また、上記方法はウェハ状態でのバン
プ形成であるため、ウェハからダイシングした半導体素
子を対象としてバンプを形成することができない。この
ため、ウェハに形成された不良半導体素子上にもバンプ
を形成してしまう問題や、ダイシング等により分離され
た半導体素子状態で出荷されたものをアセンブリの時に
バンプを形成して最終の半導体装置として作り上げるこ
とができず、汎用性が悪いという問題があった。
このようなことから、ダイシング後の半導体素子に対し
てパラジウム活性化を併用した無電解ニッケルめっき法
によりバンプを形成することが試みられている。この方
法は、半導体素子をパラジウム溶液に浸漬してAfi電
極表面にパラジウムを析出、活性化した後、無電解ニッ
ケルめっき液中に浸漬して半導体素子にニッケルめっき
膜からなるバンプを形成するものである。
しかしながらこの様な方法ではチップ上に多数ある電極
の電位により、表面に析出されるPdの量が変化してし
まい。また電極表面の酸化膜厚の厚さによってもPd析
出量が変化する等の問題点があった。この様な状態では
安定したPd活性化は望めず、この結果所望のバンプが
形成された半導体装置を得る事は困難であった。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされたも
ので、極めて簡単な操作で半導体素子のアルミニウム電
極上のみにバンプの一部もしくは全部を構成するめっき
膜を選択的にかつ安定的に析出した半導体装置及びその
製造方法を提供するものである。
【発明の構成] (課題を解決するための手段及び作用)本発明は、半導
体素子のAlを主成分とする電極上に設けられ、かつ表
面に選択的に析出したPdを有するARハロゲン化物膜
上にメッキ層を介してバンプを設けた事を特徴とした半
導体装置、及び半導体素子のAllを主成分とする電極
表面をハロゲンを含むガスでエツチングする工程と、P
dを含む溶液中に浸漬し、前記電極表面にPdを選択的
に析出させる工程と、 前記Pdが析出した電極表面に無電解メッキを施しバン
プを形成する工程とを具備した事を特徴とする半導体装
置の製造方法である。
つまり本発明は半導体素子に設けられたAllを主成分
とする電極表面においては酸化膜の生成等により所望の
Pdを析出させる事が困難である事に着目し、予め電極
表面を、ハロゲンを含むガスでエツチング処理する事に
より、所望のPd析出が得られ、この結果高い信頼性を
有するバンプが得られる事を見い出した事に起因するも
のである。
上記半導体素子は、ウェハから通常の素子形成工程を経
てダイシング等により割断されたもので1、l)電極以
外の領域はSiO1Si3N4又はPSG (リンシリ
ケートガラス)等にのパッシベーション膜で覆われたも
のである。
Agを主成分とする電極としては、適宜選択できるが、
実用上はAN −0,5〜2.OCu、 A、90.5
〜2.OS i、 Af!−0,5〜2.OS i−0
,1〜1、Ocu等を用いる事が好ましい。
ハロゲンを含むガスは主としてF、C(1,Br■を含
むガスが望ましく、ガス種としては、B Cj7  、
S F  、CF  、CF  B r 、CHs3 
 6  6  3 Br、CHBr、CH31等であり、とくにBCl2 
 、SF  、CF6等はよい。プラズマを6 発生させる装置は通常市販されているものでかまわない
。これらのハロゲンガスはAlを主成分とする電極(A
l7−8 t、 A、77−S 1−Cu、 AN−C
u等の合金)と反応してハロゲン化物をつくる。たとえ
ばSF  の場合AIIF   (0<x<3−x 3)となり、この様なハロゲン化物は、Al電極上に酸
化膜ができる事を妨げる役目をすると考えられる。なお
、Agのハロゲン化物膜は実用上50〜500A程度の
厚さとすることが好ましい。
なおハロゲンを含むガスはAg電極と反応してハロゲン
化物を生成すれば適宜その条件を設定することができる
が実用上はハロゲンの濃度が10〜50%程度のものを
用いる事が好ましい。またハロゲンガスでプラズマ処理
する前に電極表面の正常化の為にA「等の不活性ガスで
Ag電極表面をスパッタエツチングする事が望ましい。
上記パラジウム溶液の主成分であるパラジウムは、例え
ば塩化パラジウムPdCfl2)等を用いることができ
る。また、パラジウム溶液はアルミニウム電極を腐食し
ない酸又はアルカリ組成とすることが望ましい。こうし
たパラジウム溶液での処理に際しては20〜40℃の温
度条件下で行なうことが望ましい。またパラジウム溶液
中にはZn、Pd、Sn、Cd、Crを添加することが
できる。Zn、Pb、Sn、Cd又はCrは、パラジウ
ム溶液による半導体素子の活性化に際してアルミニウム
電極のみにパラジウムを選択的に析出させるために使用
する。これら元素の含有量を5 ppm未満にすると、
上述の効果が得られない。
他方その含有量が2000 ppIllを越えると、ア
ルミニウム電極表面にもパラジウムが析出しなくなる。
好ましい含有量は50〜300 ppIllである。
無電解めっきはできる限り中性に近いものがよい。しか
しpHが4〜7程度の液になるとNiをのぞき析出速度
が遅く、液に浸漬しつづけるとAg電極がとけてしまう
!11もあるので、厚くたい積させる時は、NiやN1
−Bめっきをしたのちに酸性溶液でAu、Ag半打Cu
等を析出させるのかよい。いったんN1−PやN1−B
を析出させれば、その上にはんだをデイツプしてもよい
し、スクリーン印判で、AgAu、Cuやはんだのペー
ストを塗布してもよい。スクリーン印刷をする場合は後
行程で加熱を行いバンプ形状を保つ事が必要である。ま
た超音波はんだづけ等によりめっき上にバンプ形成して
もよい。
また、上記無電解ニッケルめっき膜を形成した後に10
0〜500℃で熱処理する工程を付加することによって
、アルミニウム電極に対するニッケルめっき膜の密着性
を著しく向上でき、ひいては該電極に対して密着性の優
れたバンプを形成できる。
なお、前記熱処理温度は、その温度を100℃未満にす
るとアルミニウム電極に対してニッケルめっき膜を良好
に密着させる効果が少なく、かといってその温度が50
0℃を越えると半導体素子に形成された拡散層の再拡散
やアルミニウムの溶融等が生じて信頼性の低下を招く恐
れがある。
またバンプ材料としては適宜選択できるが、Ni、Cu
、Ag、Au、 はんだの少なくとも一種を用いること
が好ましい。
またNi系を用いる場合には例えばニッケル、又はN1
−P合金などのニッケルを含む材料等を上げることがで
きる。上記パラジウム層の厚さは、50Aあれば十分効
果があるが、あまり厚いとバンプが剥離するので、10
0OA以下、好ましくは200〜300Aがよい。また
無電解メッキ−層の厚さは10〜60μmが一般的であ
る。またバンプ全体の厚さも10〜60μmが一般的で
ある。
上記のバンプは、実装形態によって上記の積層構造で用
いてもよいし、最上層に他金属の膜を積層してもよい。
即ちバンプと電極リードを導電ゴムなどの導電性接着材
により接合させる場合には、前記バンプの最上層はニッ
ケル又はNi −P合金などのニッケルを含む材料とす
ることもできる。
一方、バンプと電極リードを共晶や半田等で接合する場
合には、前記積層構造の最上層にCu。
Au、Ag、Sn等のメッキ膜を無電解メッキによって
形成する。無電解ニッケルメッキ層を下地として用いる
場合は、ニッケルメッキ層の厚さはサブミクロンから5
μm程度とすることが望ましい。また、無電解ニッケル
メッキ膜を下地膜とし、この上に超音波はんだ付は法に
よりはんだバンプを形成してもよい。あるいは無電解ニ
ッケルメッキ膜を下地層としてこの上に無電解メッキに
よりAu膜を形成し、さらにその無電解金メッキ厚付け
して金バンプを形成することもできる。上記無電解ニッ
ケルメッキ処理におけるメッキ液としては、例えば還元
剤に次亜リン酸塩を用いN1−P合金を析出するN1−
Pメッキ液、水素化ホウ素を還元剤に用いN1−B合金
を析出するニッケルホウ素メッキ液等がある。
上記パラジウムによる活性化処理と無電解メッキ工程に
おいて例えばNjを厚付けする場合は、最初にアルミニ
ウム電極表面にパラジウムを付着させて活性化し、無電
解メッキによる数μmのメッキ膜(バンプ材料)を形成
した後、再び溶液中に半導体素子を浸漬し、電極表面を
含む周辺に析出した無電解メッキ膜上にパラジウムを付
着してから無電解メッキを行ない、この操作を繰返すこ
ともできる。
以上の様な本発明においてはAj7電極上の電位や表面
酸化膜の厚さに関係なく、マスクなしで選択的にバンプ
形成できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 まず、第1図に示す如く通常のウェハプロセスに従って
各種のトランジスタ、配線等が形成されたシリコン基板
11上に1電極12を形成した後、全面に513N4か
らなるパッシベーション膜13を形成し、更に該パッシ
ベーション膜13を選択的にエツチング除去して前記1
電極12の大部分が露出された半導体素子を用意した。
つづいてプラズマ処理室で、処理を行った。この時の条
件は、5F610%−A「90%をガスとして用い、ガ
ス流Q 10 cc/ akin 、圧力2X1 (1
−2torr、 3板温度25℃、高周波電力200W
、処理時間90秒である。
Ai)電極表面にはAnのフッ化物層 (AlF   20がIOA形成されており、この−x 保護膜により酸化膜厚が通常の1/2に減少した。
(第1図(A)図示)。
次いで、前記半導体素子をリン酸溶液に浸漬して酸処理
を施した後、All電極12表面を軽く洗浄した。つづ
いて、塩化パラジウムをベースとし、温度25℃、pH
2のパラジウム溶液に前記半導体素子を30秒間〜1分
間浸漬して表面にA、17のフッ化物層20を有するA
N電極12にPdを含む層14を選択的に付着させた(
同図(B)図示)。
次いで、前記半導体素子を純水でそのAl電極12表面
のPdを含む層14が除去されない程度に洗浄した後、
半導体素子を下記組成からなりpHが4〜6、温度が8
0〜90℃の無電解ニッケルめっき浴中に浸漬して2時
間の無電解ニッケルめっきを行なうことによりAN電極
12を含む周辺に厚さ20μmのリンを含むニッケル膜
からなる複数のバンプ15(寸法100μm角、ピッチ
200μm)を析出させた(同図(C)図示なおAIの
フッ化物層20.Pdを含む層14は省略)。
〔無電解ニッケルめっき浴の組成〕
塩化ニッケル       30g/Dヒドロキシ酢酸
ソーダ   50g/N次亜リン酸ソーダ     1
0g/ρ次いて、半導体素子をクリーン−オーブン中で
200℃、30分の熱処理を施した。この時、同図(D
)に示すようにAg電極12とバンプ15の界面にNi
及びAgを含む相17が形成された。
(なお、同図(D)においてAgのフッ化物層20゜P
dを含む雇14は省略〉 しかして、本実施例1で得られたバンプ付半導体素子に
ついて各バンプ間での短絡を調べたところ、皆無である
ことが確認された。
で認められた。
また、本実施例1において熱処理前と熱処理後のバンプ
15のせん膜強度を調べた。その結果、熱処理前では3
0〜60gであったのが、熱処理後では130〜170
gとなり、Ap電極12に文・1するバンプ15の密着
性が著しく向上されていることか確認された。
実施例2〜4 まず、第1図(A)に示すように実施例1と同様な半導
体素子を3枚用意した。
つづいてBCg315%+Ar85%。
CH110%+Ar90%、  CH3B r 20%
+Ar80%のガスを使用し実施例1と同様な条件で、
プラズマ処理をそれぞれの素子に施した。いずれの試料
においても表面酸化膜厚は1/2程度に減少した。つづ
いて、塩化パラジウムをベースとし、pbを200pp
−含む温度30℃、pH1,5のパラジウム溶液に前記
半導体素子を30秒間〜1分間浸漬して露出するAll
電極12表面のみにPdを含む層14、を選択的に付着
させた(同図(B)図示)。
次いで、前記半導体素子を純水でそのAi)電極12表
面のPdを含む層141が除去されない程度に洗浄した
後、半導体素子を実施例1で用いたのと同様な組成から
なりpHが4〜6、温度が80〜90℃の無電解ニッケ
ルめっきが浴中に浸漬して約20分間の無電解ニッケル
めっきを行なうことによりAj7電極12を含む周辺に
バンプ材料としての厚さ5μmのリンを含むニッケル膜
16を析出した。ただし実施例2は1時間析出させ約1
5μmのニッケルバンプにした。その後実施例2は、第
2図に示す様にニッケルバンプ16上にAuの無電解め
っき層21を設はバンプ15を形成した(第2図)。
実施例3は前述と同様に厚さ5μmのリンを含むニッケ
ル膜16を析出させた後、クリーンオーブン中で150
℃・2時間の熱処理を施して、AQ電極12とニッケル
膜16の界面にNi及びAfiを含む層17を形成した
後超音波半田付は法によって厚さ15μmの半田バンプ
15を形成した(第3図)。
本実施例で形成されたバンプ15は主に半田で形成され
ているため、TABテープに低温で接合できる。その結
果、TABテープとしてポリイミドフィルムに代って、
安価なポリエステルフィルムにカバーリードを設けた構
造のテープを使用できるようになった。
実施例4は、前述と同様に厚さ5μmのリンを含むニッ
ケル膜16を析出させた後、クリーンオーブン中で15
0℃・2時間の熱処理を施してAR電極12とニッケル
膜16の界面にNi及びApを含む層17を形成した後
、スクリーン印刷法により厚さ15μmのPb−5nの
ペーストを印刷、焼成してバンプ15を形成した。(第
4図)なお、第2図乃至第4図ではANのフッ化物層2
0、Pdを含む層14は省略した。本実施例で形成され
たバンプは、最上層がニッケルより柔らかい銅で形成さ
れているため、TAB方式での接続が容易であった。な
お、さらに銅メッキ膜の上に金や半田などの接合しやす
い層を設けることも可能である。いずれの試料において
も接合強度は充分であった。
〔発明の効果コ 以上詳述した如く、本発明によれば極めて簡単な操作で
半導体素子のアルミニウム電極上のみにバンプーの一部
もしくは全部を構成するニッケルめっき膜を選択的にか
つ安定的に析出でき、ひいては隣接する同志の短絡のな
い信頼性の高いバンプを高歩留りで形成し得る方法を提
供できる。また、ニッケルめっき膜の析出後に熱出力を
施すことによって。アルミニウム電極に対して高い密着
性を有し、剥離、断線等の内高信頼性のバンプを形成で
きる。
【図面の簡単な説明】
第1図(A)〜(D)は本発明の実施例1におけるバン
プの形成工程を示す断面図、第2図、第3図、第4図は
他の実施例により形成されたバンプ付き半導体装置を示
す断面図、第5図(A)〜(D)は従来のバンプの形成
工程を示す断面図である。 11・・・シリコン基板、12・・・Ag電極、13・
・・パッシベーション膜、14・・・Pdを含む層、1
5・・・バンプ、17・・・Ni及びAfiを含む層、
18・・・はんだペースト膜、19・・・はんだ膜、2
1・・・Au膜。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子のAlを主成分とする電極上に設けら
    れ、かつ表面に選択的に析出したPdを有するAlのハ
    ロゲン化物膜上にメッキ層を介して、バンプを設けた事
    を特徴とした半導体装置。
  2. (2)半導体素子のAlを主成分とする電極表面をハロ
    ゲンを含むガスでエッチングする工程と、Pdを含む溶
    液中に浸漬し、前記電極表面にPdを選択的に析出させ
    る工程と、 前記Pdが析出した電極表面に少なくとも無電解メッキ
    を施し、バンプを形成する工程とを具備した事を特徴と
    する半導体装置の製造方法。
JP31443789A 1989-12-05 1989-12-05 半導体装置及びその製造方法 Pending JPH03177048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31443789A JPH03177048A (ja) 1989-12-05 1989-12-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31443789A JPH03177048A (ja) 1989-12-05 1989-12-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03177048A true JPH03177048A (ja) 1991-08-01

Family

ID=18053349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31443789A Pending JPH03177048A (ja) 1989-12-05 1989-12-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03177048A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036447A1 (de) * 1997-02-14 1998-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
JP2021044287A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036447A1 (de) * 1997-02-14 1998-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
WO1998036448A1 (de) * 1997-02-14 1998-08-20 Pac Tech - Packaging Technologies Gmbh Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
JP2021044287A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP0308971B1 (en) Bump and method of manufacturing the same
KR100323657B1 (ko) 소울더범프를형성시키는방법
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP2003218152A (ja) 半導体装置の製造方法
JP3156417B2 (ja) 半導体素子の電極形成方法
JP2784122B2 (ja) 半導体装置の製法
JPS63305532A (ja) バンプの形成方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2001244289A (ja) 半導体装置およびその製造方法
JPH03177048A (ja) 半導体装置及びその製造方法
JP2633580B2 (ja) バンプ、バンプの形成方法および半導体素子
JPH07183304A (ja) 半導体装置の製造方法
JPH08130227A (ja) 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法
JP2839513B2 (ja) バンプの形成方法
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JP2872548B2 (ja) 半導体装置の製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JP3297717B2 (ja) 半導体装置の電極形成方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPS6086840A (ja) 半導体装置の製造方法
JP3242827B2 (ja) 半導体装置の製造方法
JPH09213700A (ja) バンプ電極の製造方法