JP3506686B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3506686B2 JP3506686B2 JP2001371667A JP2001371667A JP3506686B2 JP 3506686 B2 JP3506686 B2 JP 3506686B2 JP 2001371667 A JP2001371667 A JP 2001371667A JP 2001371667 A JP2001371667 A JP 2001371667A JP 3506686 B2 JP3506686 B2 JP 3506686B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- seed
- forming
- plating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
方法に関し、特に半田バンプとパッド電極間のバリアメ
タルの形成方法に関する。
半導体パッケージと基板との接続に半田バンプを使用す
る方法が広く用いられるようになってきた。以下に、従
来の技術として、半導体チップのパッド電極上にバリア
メタルを介して半田バンプを形成するフリップチップ法
の場合を例に挙げて説明する。
チップのパッド電極との間に単層又は多層の金属層(以
下「バリアメタル」という。)を挿入することにより、
半田成分のパッド電極への拡散を防止して、界面強度の
低下を防止している。半田の成分である錫と鉛のうち、
錫のバリアメタルとの反応性が高い。このため、従来
は、半田中の錫の割合を減らした鉛を主成分とする半田
を使用する方法や、バリアメタルの厚さを厚くする方法
が用いられてきた。しかしながら、近年になって環境汚
染を防止するために、Snを主成分とする鉛フリー半田
が検討されるようになってきた。現在、我々はそのバリ
アメタルにNi又はCrの合金層を含む多層膜を用いる
ことを検討している。
ル膜厚を厚くして拡散長を長くすることにより向上する
ことができる。バリアメタル層はスパッタ法又はめっき
法を用いて形成されるが、めっき法の方がスループット
が高いので、その点で厚膜バリアメタルを形成するのに
適している。そのため、バリアメタルはめっきで形成さ
れることが多い。
択成長させることにより、次の利点を生じる。.全面
成膜に比べて、膜ストレスによる基板の反りを低減でき
る。.全面成膜の場合はめっきシード膜に加えめっき
膜を加工してバリアメタルのパッドを形成しなければな
らないが、選択成長の場合はめっきシード膜のみの加工
でよいので、全面成膜に比べて加工が容易である。.
選択成長させるため、全面成膜に比べて材料コストが低
くなる。
形成工程を図4(A)〜(C)を参照して説明する。半
導体基板10には絶縁膜12を介してパッド電極14が
設けられている。パッド電極を含む電極を覆って設けら
れたパシベーション膜16には、パッド電極上に開口部
が設けられている。このような半導体基板の全面に、ま
ず、図4(A)に示すように、密着膜20及びシード膜
22を順次スパッタリングにより形成する。次に、図4
(B)に示すように、半導体産業で通常用いられるフォ
トレジスト、ポリイミド、ドライフィルム等の感光性膜
30をシード膜22上に直接塗布後、露光及び現像によ
り開口部40を形成する。続いて、図4(C)に示すよ
うに、開口部40に電解めっき法によりバリアメタルと
なるめっき膜50が形成される。
シード膜には、めっきするNiやCrを主成分とする材
料を用いる場合と、Cuを主成分とする材料を用いる場
合とがある。シード膜/めっき膜界面を同種材料とする
場合は、同種材料とすることで界面不整合を低減するこ
とにより、界面密着性やめっき膜質を向上することが狙
いである。しかし、実際には、めっき前のシード膜表面
には酸化膜が形成されてしまう。そのため、シード膜と
めっき膜との界面がシード膜表面の酸化膜/めっき膜界
面となるため、界面密着性もめっき膜質も劣悪である。
の工程において大気に曝されることにより、及びめっき
工程の前の酸素プラズマ処理により、形成される。めっ
き工程の前の酸素プラズマ処理は、感光性膜の開口部に
残る有機残渣を除去するため、又はシード膜や感光性膜
の濡れ性を高くすることによりめっき性を良くするため
に施される。
合、酸化膜は耐食性の不動態酸化皮膜である。通常のめ
っき工程では、表面酸化膜は酸等の薬液によって除去さ
れる。しかし、酸化膜が不動態の場合は、その除去が困
難である。発明者等の検討によれば、酸処理の長時間
化、高濃度化、高温化等により除去性は良くなる。この
とき、界面密着性や膜質が改善することも分かった。し
かし、酸化膜を十分に除去するだけの酸処理を施すと、
感光性膜の変形や、感光性膜とシード膜との密着性の低
下により、剥がれや薬液浸み込み等の感光性膜の劣化が
生じることも分かった。すなわち、酸処理による酸化膜
除去量と感光性膜の薬液耐性とがトレードオフの関係に
あるため、酸などの薬液処理では酸化膜の完全な除去は
困難である。仮に、両立する条件があった場合でも、プ
ロセスマージンが小さいので、実際の生産への適用は困
難である。
き後に通常めっきを行う二段階めっきによる成膜が提案
されている(特開平9-186161号公報)。この方
法は、図5に示すように、Niシード膜上に密着性を改
善するためのNiストライクめっき膜50aを形成した
後、連続して通常のNiめっき膜50bの形成を行うも
のである。しかしながら、我々の検討では、ストライク
めっきを行っても十分な酸処理をした場合に比べて密着
性が低かったため、めっき膜はシード膜から容易に剥離
した。
を用いる方法も検討されている。これは、シード膜の膜
質が良好になることにより良好なめっき膜の形成が期待
されるため、及びCuは半導体の埋め込み配線として高
い実績を持つので生産展開が容易なためである。しかし
ながら、Cuは反応性に富むため例えば感光性膜にポリ
イミドを用いた場合、Cuとポリイミドとの界面が反応
して反応層を形成する。又は、感光性膜を現像する際の
アルカリ性現像液とCu表面とが反応する。
とも可能であるが、除去後は反応分だけシード膜の膜厚
が減少する。膜厚が薄いとシード膜のシート抵抗が増加
するので、電解めっき時の基板面内における電位分布の
広がり(ばらつき)が大きくなる。めっき膜の成膜速度
は電位に強く依存するため、この電位分布はめっき膜の
膜厚分布の広がり(ばらつき)を大きくする。通常、反
応層には面内分布があるため、これが同様の理由でめっ
き膜の膜厚分布の広がりを更に増加させる。多数の半田
バンプを半導体チップの全面に配置する半導体装置にお
いては、感光性膜に設けられた開口部の面積の基板面積
に対する割合が大きいために、前述した、めっき膜厚分
布の広がりが特に顕著となる。
困難な場合もある。この場合、めっき膜とシード膜との
界面の反応層に起因して、めっき膜の膜質が劣化した
り、めっき膜とシード膜との界面の密着性が劣化したり
する。
っている。.シード膜がNi又はCrのように不動態
酸化皮膜を形成する場合には、従来の手法では高い密着
性と良好な膜質は得られない。.シード膜がCuのよ
うに感光性膜と反応する場合には、従来の薬液除去では
めっき膜の面内不均一性をもたらす。
態酸化皮膜を形成する場合でも高い密着性と良好な膜質
が得られるとともに、シード膜が感光性膜と反応する場
合でもめっき膜の良好な面内均一性が得られることによ
り、信頼性及び生産性の向上を可能とする半導体装置の
製造方法を提供することにある。
め、本発明に係る半導体装置の製造方法は、基板の接続
箇所の上にシード膜を形成する工程と、前記シード膜形
成後、大気に曝すことなくシード膜上に保護膜を形成す
る工程と、保護膜上に接続箇所の上に開口部を有するマ
スクを形成する工程と、開口部に露出した保護膜を選択
的に除去して、開口部にシード膜を露出させる工程と、
開口部に露出したシード膜上にめっき膜を形成する工程
と、このめっき膜の上に半田バンプを形成する工程と、
を備えたものである。
形成する工程により反応層が形成される金属、酸化によ
り不動態酸化皮膜を形成する金属、Cu等としてもよ
い。保護膜は、酸化により不動態酸化皮膜を形成しない
金属又は合金、Cuを主成分、TiWを主成分等として
もよい。
が高く保護膜を選択的に除去するもの、シード膜をNi
又はCr等の不動態酸化皮膜を形成する金属とし、保護
膜をCu等とした場合、HFとH2O2を含むもの等と
してもよい。また、シード膜をCu等の金属とし、保護
膜をTiW等とした場合、H2O2を含むもの等として
もよい。
き膜/シード膜界面の密着性向上、めっき膜の膜厚にお
ける面内均一性の向上等が可能となる。これは、パッド
電極と半田バンプと間のバリアメタルとしてめっき膜を
適用した場合、バリアメタルの信頼性が向上することを
意味する。したがって、本発明により半導体装置の信頼
性を向上させることができる。
化皮膜を形成しない材料を主成分とする保護膜をシード
膜上に堆積し、保護膜とシード膜とで除去選択性のある
薬液で保護膜を除去するからである。これにより、感光
性膜によるマスク形成工程で、シード膜に不動態酸化皮
膜が形成されることが防止される。及び、シード膜と感
光性膜とが直接接触しないので、シード膜と感光性膜と
の反応が防止される。
て図面を参照して詳細に説明する。
の製造方法の実施形態を示す断面図である。以下、この
図面に基づき説明する。
には絶縁膜12を介してパッド電極14が設けられてい
る。パッド電極14を含む電極を覆って設けられたパシ
ベーション膜16にはパッド電極14上に開口部が設け
られている。本発明の半導体基板10は、半導体産業で
一般に使用される材料であり、Si基板、SOI(シリ
コン・オン・インシュレータ)基板、シリコン・オン・
サファイヤ基板、化合物半導体基板、あるいはガラス基
板上に能動素子を形成したもの等全て含まれる。
子が形成されているが、図面を明瞭にするためこれらの
能動素子は図示していない。また、パッド電極14は実
際には複数個設けられている。
リコン酸窒化膜あるいはポリイミド等の有機系絶縁膜等
を使用する。通常、この絶縁膜は半導体基板10上に形
成された多層配線構造の最上層層間絶縁膜を構成するも
のである。
あるいはAl−Cu合金を使用する。代わりに、これら
の金属膜上にTi及びTiNを順次形成した複合膜から
なるものも好適に使用される。
リコン酸化膜、シリコン酸窒化膜あるいはシリコン酸化
膜上にシリコン酸窒化膜を形成した複合膜、そのほか半
導体産業でパシベーション膜として知られるものからな
る。
っき膜に同種の材料が使用される。シード膜としては、
Ni、Crまたはこれらの金属を主成分とする合金膜が
使用されるが、以下はNiの場合について説明する。ま
ず、図1(A)に示されるように、上述したようなパッ
ド電極14とこのパッド電極上に開口部を有するパシベ
ーション膜16の形成された半導体基板10上の全面
に、密着膜20、シード膜22、及び保護膜24を順次
スパッタ法により堆積する。ここで、密着膜20は約5
0nmの厚さを有するTi、TiWまたはこれらの複合
膜である。シード膜22として約300nmの厚さを有
するNiを堆積する。このNiシード膜22上に形成す
る保護膜24として、本実施形態では、約50nmの厚
さのCuを使用する。Niシード膜22表面に不動態酸
化皮膜が形成されることを防止するために、少なくと
も、シード膜22を堆積した後は、大気に曝すことな
く、保護膜24を真空中で連続的に堆積することが望ま
しい。
性膜30として例えば10μmのフォトレジストを保護
膜24上に塗布し、露光及び現像を行って、パッド電極
14の上方に開口部40を形成する。開口部40を形成
した後、酸素を含むプラズマで処理を行って開口部内に
露出した保護膜24上に残った有機残渣を除去する。
ェットエッチング工程によりシード膜22に対して選択
的に保護膜24が除去される。本実施形態においては、
Cuからなる保護膜24を、Niからなるシード膜22
に対して選択的に除去するために、HFとH2O2と水
からなるエッチング溶液が用いられる。Cu保護膜24
は、それ自身の表面に不動態酸化皮膜が形成されない材
料であるので、前述したエッチング溶液を用いて、フォ
トレジストの薬液耐性を維持しつつ保護膜24をシード
膜22に対して十分選択的に除去することが可能であ
る。
れ、露出したNiシード膜22上に選択的にNiめっき
膜50が形成された状態を示す断面図である。保護膜2
4をエッチング溶液で選択的に除去した後、水洗が行わ
れるが、この水洗工程の後、空気によるシード層22の
酸化を防止するため、乾燥工程を行うことなく半導体基
板10がめっき液中に保持される。めっき液はスルファ
ミン酸Niを含む溶液であり、電解めっき法により、厚
さ数μmのNiめっき膜50が形成される。このとき、
密着膜20、シード膜22、及び保護膜24が電解めっ
きの電流パスとして機能する。
であるドライプロセスあるいはウェットプロセスにより
感光性膜30が除去される。続いて、フォトリソグラフ
ィー技術により、めっき膜50上にフォトレジストから
なるマスクが形成される。このマスクのサイズはめっき
膜50と同じ大きさか、あるいはやや大きい。このマス
クを用いて、バリアメタルパッドを完成させるために、
不要の保護膜24、シード膜22及び密着膜20がエッ
チング除去される。エッチング工程が終了した後、マス
クを除去した状態が図2(B)に示されている。
70が形成された状態を示す断面図である。この工程で
は、まずカバー膜としてポリイミド膜60が全面に形成
され、フォトリソグラフィー技術によりめっき膜50上
に開口部が形成される。その後、Pbフリー半田、例え
ばSn−Ag共晶合金からなる半田ボールをめっき膜5
0上に載置し、加熱してリフローすることにより半田バ
ンプ70が形成される。
保護膜24は、Niシード膜22表面に、フォトレジス
ト30塗布前に大気に曝されることにより、又は開口部
40形成時の露光及び現像後に大気に曝されることによ
り、又は酸素プラズマ処理により、Niと酸素の反応層
である不動態酸化皮膜が形成されることを有効に防止す
る。したがって、Niシード膜22表面を酸化させるこ
と無く、Niめっき膜50を堆積することができる。こ
れにより、Niシード膜22とNiめっき膜50とは良
好な密着性を示すとともに、Niめっき膜50の膜質も
向上する。上記の第1実施形態の記述は、Niに代えて
Crとした場合も、全く同様である。また、図3に示さ
れるように、マスクとめっき膜50のサイズがほぼ同じ
場合でも、露光マスクと半導体基板の位置合わせずれに
よっては、保護膜24が一部残存する状態になるが特に
問題は発生しない。
する。本発明の第2実施形態ではシード膜22にCuが
使用される。本実施形態が第1実施形態と異なるのは、
図1及び図2に示されるものの中で、シード膜22とし
てCuが使用されること、保護膜24としてTiWが使
用されること、および感光性膜30としてポリイミドが
使用されることである。これに伴って、本実施形態で
は、Cuシード膜22に対して選択的にTiW保護膜2
4を除去するエッチング溶液として、H2O2水溶液が
使用される。TiWもそれ自身の表面に不動態酸化皮膜
が生じない材料であるので、このエッチング溶液により
感光性膜であるポリイミドの薬液耐性を維持しつつ、C
uシード膜22に対してTiW保護膜24を十分選択的
に除去できる。めっき膜50は第1実施形態と同様に、
NiまたはCrが使用される。その他、第1実施形態と
同様の工程で製造される。
護膜24が有ることにより、Cuシード膜22表面にポ
リイミド及び現像液との反応層が形成されないため、反
応層除去によるめっき膜50の膜厚分布(ばらつき)の
増大、反応層の除去残渣によるCuシード膜22とめっ
き膜50との密着性の劣化、めっき膜50の膜質の劣化
等を防止することができる。これは、パッド電極と半田
バンプとの間のバリアメタルの信頼性が向上することを
意味する。したがって、本実施形態により半導体装置の
信頼性を向上させることができる。更に、TiW保護膜
24が有る場合、酸素プラズマ処理によるCuシード膜
22表面及び内部の酸化の心配が無いため、十分な酸素
プラズマ処理が行うことができる。すなわち、プロセス
マージンが広げることで半導体装置の信頼性を向上させ
ることができる。
いて説明したが、本発明は上記実施形態の構成にのみ限
定されるものではなく、請求項に記載された範囲におい
て、上記実施形態の構成から種々の修正及び変更を行う
ことができる。上記実施形態ではシード膜/保護膜の組
み合わせとしてNi/Cu、Cu/TiWを用いている
が、他の組み合わせも可能である。また、めっき膜とし
てNi及びCrを用いて説明したが、Cu等の他の材料
でも可能である。更に、NiまたはCrで形成されため
っき膜上に、半田の濡れ性を改善するために、Cu等か
らなるめっき膜を形成することも可能である。また、め
っきマスクとなる感光性膜材料も、フォトレジスト、ポ
リイミド以外にも、ドライフィルム等の半導体製造工程
で通常用いられている材料を用いてもよい。
い半導体装置の製造方法を提供できることである。
ることにより、感光性膜に開口部を形成する工程など
で、シード膜表面に酸化層や反応層が形成されることを
防止できるためである。これにより、シード膜とめっき
膜との界面密着性の向上、めっき膜の膜質改善、めっき
膜の面内分布改善という効果が得られる。これらの効果
は、パッド電極と半田バンプとの間のバリアメタルとし
てめっき膜を用いた場合、信頼性を向上できることを意
味する。また、前述したように酸化層及び反応層形成を
防止できるため、開口部形成のプロセスマージンが広が
ることにより、信頼性や歩留まりを向上させることがで
きる。
を示す断面図であり、図1(A)〜図1(C)の順に工
程が進行する。
を示す断面図であり、図1(C)に続く工程を示す。
せずれが発生した状態を示す断面図である。
り、図4(A)〜図4(C)の順に工程が進行する。
法を示す断面図である。
Claims (13)
- 【請求項1】 基板の接続箇所の上にシード膜を形成す
る工程と、前記シード膜形成後、大気に曝すことなく 前記シード膜
上に保護膜を形成する工程と、 前記保護膜上に前記
接続箇所の上に開口部を有するマスクを形成する工程
と、 前記開口部に露出した前記保護膜を選択的に除
去して、前記開口部に前記シード膜を露出させる工程
と、 前記開口部に露出した前記シード膜上にめっき
膜を形成する工程と、 前記めっき膜の上に半田バン
プを形成する工程と、 を有することを特徴とする半導
体装置の製造方法。 - 【請求項2】 前記パッド電極とシード膜の間に密着膜
を形成する工程を更に有する請求項1記載の半導体装置
の製造方法。 - 【請求項3】 前記シード膜がNi及びCrのうちの一
つを含む金属である請求項1記載の半導体装置の製造方
法。 - 【請求項4】 前記保護膜がCuを含む金属であり、前
記保護膜を除去する工程が、HFとH 2 O 2 とを含む水
溶液でエッチングする工程である請求項3記載の半導体
装置の製造方法。 - 【請求項5】 前記シード膜がCuを含む金属であり、
前記保護膜がTiWからなる請求項1記載の半導体装置
の製造方法。 - 【請求項6】 前記保護膜を除去する工程が、H2O2
を含む水溶液でエッチングする工程である請求項5記載
の半導体装置の製造方法。 - 【請求項7】 複数のパッド電極を有する基板を用意す
る工程と、 前記複数のパッド電極の上にシード膜を形成する工程
と、前記シード膜形成後、大気に曝すことなく 前記シード膜
上に保護膜を形成する工程と、 前記保護膜上に感光性膜を形成する工程と 前記感光性膜の前記各パッド電極の上方の位置に開口部
を形成して前記保護膜を選択的に露出させる工程と、 前記露出した前記保護膜を選択的に除去することによ
り、前記開口部に前記シード膜を露出させる工程と、 前記開口部に露出した前記シード膜上にめっき膜を形成
する工程と、 前記めっき膜の上に半田バンプを形成する工程と、 を有する半導体装置の製造方法。 - 【請求項8】 前記パッド電極とシード膜の間に密着膜
を形成する工程を更に有する請求項7記載の半導体装置
の製造方法。 - 【請求項9】 前記シード膜が、酸化により不動態酸化
皮膜を形成する金属を含む請求項7記載の半導体装置の
製造方法。 - 【請求項10】 前記シード膜が、Ni及びCrのうち
の一つを含む金属である請求項9記載の半導体装置の製
造方法。 - 【請求項11】 前記保護膜が、酸化により不動態酸化
皮膜を形成しない金属からなる請求項9記載の半導体装
置の製造方法。 - 【請求項12】 前記保護膜が、Cuを含む金属であ
り、前記保護膜を除去する工程が、HFとH 2 O 2 とを
含む水溶液でエッチングする工程である請求項11記載
の半導体装置の製造方法。 - 【請求項13】 前記シード膜が、Cuを主成分とする
金属であり、前記保護膜が、TiWからなり、前記保護
膜を除去する工程が、H 2 O 2 を含む水溶液でエッチン
グする工程である請求項7記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371667A JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-374517 | 2000-12-08 | ||
JP2000374517 | 2000-12-08 | ||
JP2001371667A JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002237500A JP2002237500A (ja) | 2002-08-23 |
JP3506686B2 true JP3506686B2 (ja) | 2004-03-15 |
Family
ID=26605508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371667A Expired - Fee Related JP3506686B2 (ja) | 2000-12-08 | 2001-12-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3506686B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4551229B2 (ja) * | 2005-01-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびエッチング液 |
JP4722532B2 (ja) * | 2005-04-07 | 2011-07-13 | シャープ株式会社 | 半導体装置,電子機器および半導体装置の製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US12010795B2 (en) | 2019-08-26 | 2024-06-11 | Lg Innotek Co., Ltd. | Printed circuit board |
-
2001
- 2001-12-05 JP JP2001371667A patent/JP3506686B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002237500A (ja) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
US5492235A (en) | Process for single mask C4 solder bump fabrication | |
US6218281B1 (en) | Semiconductor device with flip chip bonding pads and manufacture thereof | |
JP2000243777A (ja) | Icチップを基板に接合する方法 | |
JP2008502156A (ja) | 接触抵抗が低減された半導体デバイス | |
WO2006100900A1 (ja) | アンダーバンプメタル膜とその形成方法、ならびに弾性表面波デバイス | |
TW200830503A (en) | A metallization layer stack without a terminal aluminum metal layer | |
US6639314B2 (en) | Solder bump structure and a method of forming the same | |
US20060017171A1 (en) | Formation method and structure of conductive bumps | |
JP3506686B2 (ja) | 半導体装置の製造方法 | |
JP2784122B2 (ja) | 半導体装置の製法 | |
JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
JP2730492B2 (ja) | 半導体装置 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS6329940A (ja) | 半導体装置の製造方法 | |
JPH09321049A (ja) | バンプ構造体の製造方法 | |
CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
JPS62160744A (ja) | 半導体素子の製造方法 | |
JPS6348427B2 (ja) | ||
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
KR100620911B1 (ko) | 반도체 소자의 골드 범프 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |