JP4722532B2 - 半導体装置,電子機器および半導体装置の製造方法 - Google Patents
半導体装置,電子機器および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4722532B2 JP4722532B2 JP2005111453A JP2005111453A JP4722532B2 JP 4722532 B2 JP4722532 B2 JP 4722532B2 JP 2005111453 A JP2005111453 A JP 2005111453A JP 2005111453 A JP2005111453 A JP 2005111453A JP 4722532 B2 JP4722532 B2 JP 4722532B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- under bump
- bump
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01092—Uranium [U]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
このような半導体装置としては、例えば、SOP(Small Outline Package)、QFP(Quad Flat Package)、TSOP(Thin Small Outline Package)等の定型の筐体や、外部入出力端子を持つ不定形の筐体に半導体チップ等を入れたものを挙げられる。
しかし、従前の半導体装置は、半導体チップのサイズに対して十分に大きな外形寸法を有しており、さらに、外部接続端子を側面(チップの素子面とは異なる面)に設けるようになっていた。
従って、外部接続端子とチップの素子面(コンデンサ)との間隔を広く(数mm)できるため、コンデンサは、α粒子の影響をほとんど受けなかった。
このような実装形態では、半導体チップの素子面に外部接続端子を形成するため、外部接続端子とチップ面との間隔をmm単位では確保できず、より狭くなる。すなわち、チップ面と外部接続端子との間隔が、パッシベーション膜およびアンダーバンプメタルの厚さ分のみ(μm単位)となる。このため、コンデンサは、α粒子の影響を大いに受ける可能性がある。
図7は、このような鉛フリーハンダを用いた半導体装置の構成を示す説明図であり、図8(a)〜(d)は、その製造方法を示す説明図である(特許文献1)。
そして、必要に応じて、0.1〜0.15μmの厚さで組成の傾斜されたCr−Cu層、および、0.5〜5μmのNi−Fe(またはNi)の層を形成する。
次に、図8(b)に示すように、フォトレジスト122をパターニングし、バンプとなる鉛フリーハンダ131を、電気メッキで形成する。
さらにハンダ131をマスクとして、不要なCr層を化学エッチング、反応性イオンエッチングまたはイオンミリングによって除去する。
その後、図8(d)に示すように、ハンダ131をリフロー処理し、ハンダバンプ132を形成する。
なお、この構成では、半導体チップのコンデンサは、パッシベーション膜103の下方に配置される。
半導体チップの素子面に、電極パッド,第1パッシベーション膜およびアンダーバンプメタルがこの順で積層され、
第1パッシベーション膜の開口部を介して電極パッドとアンダーバンプメタルとが電気的に接続されているとともに、アンダーバンプメタル上に、外部接続端子となるハンダバンプの備えられた半導体装置において、
アンダーバンプメタル上にバンプ制限部が設けられ、このバンプ制限部の開口部においてハンダバンプがアンダーバンプメタルに接触するようになっており、
さらに、ハンダバンプをバンプ制限部上に投影したときに、ハンダバンプ全体が、バンプ制限部の開口部からはみ出ていることを特徴としている。
また、本半導体装置は、半導体チップの素子面に、外部接続端子であるハンダバンプを備えており、電子機器の実装部材に対してフリップチップ接続されるように設計されている。
アンダーバンプメタルは、ハンダバンプと電極パッドとを電気的に接続するためのものである。
(a)「ハンダバンプをバンプ制限部上に投影したときに、バンプ全体が、バンプ制限部の開口部からはみ出る」
ように設定されている。
すなわち、本半導体装置では、ハンダバンプの最大平面(ハンダバンプを半導体チップの素子面に平向にスライスして得られる最大の面)が、バンプ制限部の開口部よりも大きく、この開口部を覆えるようなサイズ(および位置)となっている。
従って、本半導体装置では、実装部材と素子面との間隔を比較的大きくできるので、半導体チップに対する実装基板からのα粒子の影響を抑制できる。
また、使用環境等によって変化する熱サイクルによる応力が発生した場合でも、ハンダバンプに応力が集中することを回避できる(応力を分散させられる)。このため、ハンダバンプと実装基板あるいはアンダーバンプメタルとの、応力による剥離を防止できるようになっている。
また、上記の(a)は、バンプ制限部の開口部の最小寸法をdとし、ハンダバンプの高さをhとしたときに、
「dおよびhが、h>d/2を満たす」
ことと同値である。
ここで、バンプ制限部の開口部の最小寸法とは、「バンプ制限部の開口部における2つのエッジ(表面上の端部)を繋ぐとともに、開口部の中心(表面での中心)を通る線分の長さ」のうちの最小のものである。
「dおよびhが、h>d/2を満たす」
ということと同値となる。
(b)「ハンダバンプをアンダーバンプメタル上に投影したときに、バンプ全体が、アンダーバンプメタル内に納まる」
ように設定されていることが好ましい。
この場合、上記の(b)を容易に達成できる(詳細については、後述する〔発明を実施するための最良の形態〕を参照されたい)。
このような第2パッシベーション膜を用いることにより、半導体チップに対するα粒子の遮蔽効果をより高められる。
30μm≦t1+3t2 …(1)
を満たすように設定されていることが好ましい。
30μm≦3(t2+t3) …(2)
を満たすように設定されていることが好ましい。
30μm≦t1+t4+3t2 …(3)
を満たすように設定されていることが好ましい。
従って、ハンダバンプの形成ピッチを極端に狭くしてしまうことを回避できるので、本半導体装置を基板実装するとき(あるいは実装後)に、ハンダバンプ間でショートの生じる危険性を低減できる。
TiやTi−W,Cuは、α粒子に対して、ポリイミドの3倍程度の遮蔽効果を期待できるものである。
また、この下地層の厚さは、0.05〜1μm程度とすることが好ましい。
このような金属の積層膜も、α粒子に対して、ポリイミドの3倍程度の遮蔽効果を期待できるものである。
Ni層を1μm以上とすると、ハンダバンプ中のSnの拡散を抑制する効果を得られる。従って、アンダーバンプメタルとハンダバンプとの接合状態を良好とできる。また、Ni層については、6μmの厚さに形成しても、応力によって下地層と剥離してしまう心配もない。
Au層を0.003μm以上形成すると、ハンダバンプとの濡れ性を確保できる。ただし、1μmを超えて形成した場合、Au層とハンダバンプ中のSnとが脆い合金層を形成する。このため、Au層については、1μm以下に形成することが好ましい。
すなわち、通常、第1パッシベーション膜とアンダーバンプメタルとは、異なる材料から構成されるため、これらの線膨張係数は異なる。
従って、本半導体装置の製造工程(製造プロセス)、実装工程、使用環境の変化等による温度変化によって、第1パッシベーション膜は、アンダーバンプメタルとの界面で応力を受けることになる。
「引っ張り伸び率(%)」=「引張破壊伸び」÷「標線間距離」×100
このような「引っ張り伸び率」で表現すれば、第1パッシベーション膜の引っ張り伸び率は、10%以上であることが好ましいといえる。
なお、バンプ制限部として第2パッシベーション膜を用いる場合、この膜の伸び率を、第1パッシベーション膜のどの層よりも大きくすることが好ましい。
なお、本電子機器では、実装後におけるハンダバンプが、アンダーバンプメタルの形成領域内に納まっていることが好ましい。これにより、ハンダバンプから発生するα粒子が半導体チップに影響することを抑制できる。
これにより、実装基板から発生するα粒子の、半導体チップへの影響を抑制できる。なお、このようなα粒子遮蔽樹脂を用いることは、本半導体装置と実装基板とをあまり隔てられない場合に特に有効である。また、α粒子遮蔽樹脂により、ハンダバンプから放出されるα粒子についても、より確実に遮蔽できる。
半導体チップの素子面に、電極パッド,第1パッシベーション膜およびアンダーバンプメタルがこの順で積層され、
第1パッシベーション膜の開口部を介して電極パッドとアンダーバンプメタルとが電気的に接続されているとともに、アンダーバンプメタル上に、外部接続端子となるハンダバンプが備えられており、
上記ハンダバンプが、アンダーバンプメタル上に積層された第2パッシベーション膜の開口部内に配されている半導体装置の製造方法において、
半導体チップの素子面に電極パッドおよび第1パッシベーション膜を形成するパッド形成工程と、
第1パッシベーション膜に開口部を設け、この開口部を覆うようにアンダーバンプメタルを形成するメタル形成工程と、
アンダーバンプメタル上に、開口部を備えたバンプ制限部を形成するバンプ制限部形成工程と、
バンプ制限部の開口部上にハンダバンプを形成するハンダバンプ形成工程とを含んでおり、
このハンダバンプ形成部で、ハンダバンプを、
「ハンダバンプをバンプ制限部上に投影したときに、バンプ全体が、バンプ制限部の開口部からはみ出る」
ように形成することを特徴とする方法である。
半導体チップの素子面に、電極パッド,第1パッシベーション膜およびアンダーバンプメタルがこの順で積層され、
第1パッシベーション膜の開口部を介して電極パッドとアンダーバンプメタルとが電気的に接続されているとともに、アンダーバンプメタル上に、外部接続端子となるハンダバンプの備えられた半導体装置において、
アンダーバンプメタル上にバンプ制限部が設けられ、このバンプ制限部の開口部においてハンダバンプがアンダーバンプメタルに接触するようになっており、
さらに、ハンダバンプをバンプ制限部上に投影したときに、ハンダバンプ全体が、バンプ制限部の開口部からはみ出ている構成である。
(a)「ハンダバンプをバンプ制限部上に投影したときに、バンプ全体が、バンプ制限部の開口部からはみ出る」
ように設定されている。
すなわち、本半導体装置では、ハンダバンプの最大平面(ハンダバンプを半導体チップの素子面に平向にスライスして得られる最大の面)が、バンプ制限部の開口部よりも大きく、この開口部を覆えるようなサイズ(および位置)となっている。
従って、本半導体装置では、実装基板と素子面との間隔を比較的大きくできるので、半導体チップに対する実装基板からのα粒子の影響を抑制できる。
また、使用環境等によって変化する熱サイクルによる応力が発生した場合でも、ハンダバンプに応力が集中することを回避できる(応力を分散させられる)。このため、ハンダバンプと実装基板あるいはアンダーバンプメタルとの、応力による剥離を防止できるようになっている。
本実施の形態にかかる半導体装置(本半導体装置)は、半導体チップを備えており、電子機器の基板(実装基板)に実装(接続)されて機能するものである。
また、本半導体装置では、半導体チップの素子面に、外部接続端子であるハンダバンプを備えており、電子機器の基板に対してフリップチップ接続されるように設計されている。
この図に示すように、本半導体装置は、半導体チップ1,電極パッドメタル2,第1パッシベーション膜3,下地層11,アンダーバンプメタル12,第2パッシベーション膜23,ハンダバンプ32を備えた構成である。
この第1パッシベーション膜3は、厚さ1μmのBPSG上に、厚さ5μmのポリイミド層(下地ポリイミド)を形成した構成を有している。なお、BPSGとは、ボロンとリンとのドープされたシリケードガラスである。
また、下地層11は、アンダーバンプメタル12の下地となるバリアメタル層であり、電極パッドメタル2上に形成されている。
また、下地層11も、アンダーバンプメタル12と同様に、α粒子の放射性不純物をほとんど含まない、TiあるいはTi-Wから構成される。
そして、本半導体装置では、アンダーバンプメタル12と下地層11との積層の厚さが、9μmとなっている。
t1+3t2=6+3×9(μm)=33μmとなるため、
30μm≦t1+3t2 …(1)
が成立している。
さらに、電極パッドメタル2の厚さ(1μm)をt3とした場合、
3(t2+t3)=3(9+1)(μm)=30μmとなるため、
30μm≦3(t2+t3) …(2)
が成立している。
そして、第2パッシベーション膜23は、アンダーバンプメタル12の中央部(ハンダバンプ接続領域)に応じた部位(電極パッドメタル2の直上)に、開口部Kを備えている。
また、第2パッシベーション膜23は、ハンダバンプ32の形成時(リフロー炉等での溶融時)、「ハンダ材料が、アンダーバンプメタル12の上面および側面(周辺部)を伝って、第1パッシベーション膜3上に流れ出てしまうこと」を防止する機能を有している(ハンダがアンダーバンプメタル12の側面部を伝って流れてしまうと、アンダーバンプメタル12の遮蔽効果は期待できない)。
従って、本半導体装置では、第1パッシベーション膜3の厚さ(6μm)をt1、アンダーバンプメタル12と下地層11との合計の厚さ(9μm)をt2とし、第2パッシベーション膜23におけるアンダーバンプメタル12上での厚さ(7μm)をt4とした場合、
t1+t4+3t2=6+7+3×9(μm)=40μmとなるため、
30μm≦t1+t4+3t2 …(3)
が成立している。
この図に示すように、第2パッシベーション膜23の開口部Kは、第2パッシベーション膜23の表面からアンダーバンプメタル12への表面にかけてほぼ擂鉢状に細くなる形状を有している。
また、開口部Kの断面は、長径d’,短径d(第2パッシベーション膜23の表面での径;最大径)の、楕円形(d=d’のとき真円形)である。
そして、ハンダバンプ32は、開口部Kよりも上部では部分楕円球形状(楕円球の一部からなる形状;最大の(最も広い部分での)長径D’,短径D)となっている。一方、開口部K内では、その内部を埋めるように、開口部Kと同様の形状を有している。
従って、ハンダバンプ32が、開口部Kよりも大きくなっている(ハンダバンプ32を第2パッシベーション膜23上に投影してできる楕円形が、全体的に開口部Kからはみ出している)。
h>d/2 …(4)
が成立している。
すなわち、ハンダバンプ32は、アンダーバンプメタル12の形成領域Rからはみ出た部分を持たないように形成されている。
図3(a)〜(c)および図4(a)〜(c)は、本半導体装置の製造方法を示す説明図である。
図3(a)に示すように、電極パッドメタル2を設けた半導体チップ1に対し、開口部を有する第1パッシベーション膜3を形成する。この第1パッシベーション膜3は、上記したように、1μm厚のBPSGと、5μm厚のポリイミド樹脂層との積層である。
また、下地層11は、電極パッドメタル2上でのアンダーバンプメタル12の拡散を防止する機能も有している。
ここで、感光性レジスト21については、アンダーバンプメタル12の所定高さよりも厚く形成しておく。
次に、アンダーバンプメタル12の形成領域以外の領域から、不要なシード層および下地層11を順に除去する(図4(b))。この除去については、アンダーバンプメタル12をマスクとして、エッチング液を用いて行う。
この第2パッシベーション膜23については、感光性を有する樹脂(ポリベンゾオキサゾール等)を用いて、フォトリソグラフィにより形成できる。
また、開口部Kについては、アンダーバンプメタル12よりも小さくなるように(開口部Kが、アンダーバンプメタル12の形成領域内に納まるように)形成する。
ハンダバンプ32は、電解メッキ法,印刷法、ボール搭載法等で形成可能である。なかでも、ボール搭載法を用いれば、高いハンダバンプ32を、最も安定的かつ容易に形成できる。
また、同様の開口部Kに対し、直径0.3mmのハンダボールを使用すると、高さ0.2mm、最大直径D’が0.33mmのハンダバンプ32を得られる。
また、同様の開口部Kに対し、直径0.24mmのハンダボールを使用すると、高さが0.18mm、最大直径D’が0.260mmのハンダバンプ32を得られる。
半導体装置を薄くする場合には、ダイシングの前までに、半導体チップ1の裏面側(パッシベーション膜3の未形成面)を、物理的研磨,化学的研磨またはこれらの併用等により研磨することが好ましい。
(a)「ハンダバンプ32を第2パッシベーション膜23上に投影したときに、バンプ全体が、第2パッシベーション膜23の開口部Kからはみ出る」
ように設定されている。
すなわち、本半導体装置では、ハンダバンプ32の最大平面(ハンダバンプ32を半導体チップ1の素子面に平向にスライスして得られる最大の面)が、第2パッシベーション膜23の開口部Kよりも大きく、この開口部Kを覆えるようなサイズ(および位置)となっている。
従って、本半導体装置では、本半導体装置を実装する電子機器の実装基板と素子面との間隔を比較的大きくできるので、半導体チップ1に対する実装基板からのα粒子の影響を抑制できる。
また、使用環境等によって変化する熱サイクルによる応力が発生した場合でも、ハンダバンプ32に応力が集中することを回避できる(応力を分散させられる)。このため、ハンダバンプ32と実装基板あるいはアンダーバンプメタル12との、応力による剥離を防止できるようになっている。
「dおよびhが、h>d/2を満たす」
ということの十分条件である。
すなわち、本半導体装置では、上記のハンダバンプ32が、
(b)「ハンダバンプ32をアンダーバンプメタル12上に投影したときに、バンプ全体が、アンダーバンプメタル12内におさまる」
ように設定されている。
このことにより、電極パッドメタル2の直下にコンデンサのある場合と、電極パッドメタル2の直下以外の領域にコンデンサのある場合との双方において、コンデンサに対するα粒子の遮蔽を実現できる。
図5(a)(b)は、本半導体装置に関する実装工程を示す説明図である。
これは、実装工程中あるいは実装後において、本半導体装置あるいは実装基板42のいずれか一方に熱応力(実装時の熱や使用環境に基づく熱によって発生する応力)が集中することを回避するためである。
なお、ハンダペースト44の材料としては、ハンダバンプ32と同様の組成(材料)を用いることが好ましい。
その後、本半導体装置とランド43との隙間(ハンダバンプ32,ランド43の周囲)に、α粒子遮蔽樹脂45を充填する。
これにより、本半導体装置の実装工程が完了する。
また、実装後のハンダバンプ32の最大直径D’は、0.28mm程度となる。
α粒子は、光などと同様に、距離の離れるにつれて、四方への拡散によって減衰する性質がある。すなわち、線源からの距離をrとすると、α粒子は、1/r2で減衰することとなる。
従って、線源から距離rの地点でのα粒子強度(Ar)は、次式のように表される。
Ar=A0×e-kr/r2
ここで、A0は線源での(距離0での)強度、kは空気中での減衰係数を示す。
なお、本半導体装置および実装基板のランドを、上記の例で示したようなサイズに設定した場合には、本半導体装置は、実装後において誤動作することなく、安定して動作することがわかっている。
このα粒子遮蔽樹脂45は、本半導体装置と実装基板42との間に、ディスペンサ等で液体のα粒子遮蔽樹脂を注入し、これを熱処理により硬化させる方法によって形成できる。
ただし、樹脂にフィラーを含有させる場合は、α粒子放射性不純物の含有量に注意する必要がある。
しかしながら、これに限らず、図6に示すように、電極パッドメタル2の位置とは異なる位置に、ハンダバンプ32を配するようにしてもよい。
さらに、第2パッシベーション膜23の開口部Kが、アンダーバンプメタル12上における電極パッドメタル2の直上からずれた位置に設けられている。そして、図1の構成と同様に、開口部Kにハンダバンプ32が形成されている。
従って、この構成では、ハンダバンプ32から放出されるα粒子から、半導体チップ1をより確実に保護することが可能となる。
しかしながら、この電極パッドメタル2は、ウエハプロセス上、1μm程度の厚さにしか形成できない。また、このような1μmの電極パッドメタル2と同等の遮蔽効果を第1パッシベーション膜3にもたせるには、その厚さを3μm程度にすればよく、この程度あるいはこれ以上の厚さの第1パッシベーション膜3を形成することは容易である(ポジ型の感光性樹脂を用いて第1パッシベーション膜3を形成する場合でも、その厚さを20μm程度にできる)。
このため、ハンダバンプ32の形成ピッチを極端に狭くしてしまうことを回避できるので、本半導体装置を基板実装するとき(あるいは実装後)に、ハンダバンプ32間でショートの生じる危険性を低減できる。
すなわち、半導体装置と実装部材との線膨張係数が異なるため、実装後に熱変化(熱サイクル)が生じると、ハンダバンプ32に応力が生じる。しかしながら、ハンダバンプ32を高く形成すると、このような応力を分散できるため、応力による耐性を向上させられる。
しかしながら、アンダーバンプメタル12に、α粒子の放射性不純物をほとんど含まない他の金属を含めてもよい。
例えば、Ni/Cu(Ni層とCu層との積層)、Au/Ni/Cu(Au層,Ni層,Cu層の積層)、Au/Cu等(Au層とCu層との積層)から構成してもよい。
この構成では、全て、Cu層が下地層11に隣接することとなる。また、Au/Ni/Cuでは、Au層が下地層11から最も離れた層となる。
このような金属の積層膜も、α粒子に対して、ポリイミドの3倍程度の遮蔽効果を期待できるものである。
ただし、電極パッドメタル2の直下にコンデンサが存在する場合においては、電極パッドメタル2を1μmとした場合は、アンダーバンプメタル12と下地層11とのトータル厚を9μm以上とすることが好ましい。
また、Ni層を1μm以上とすると、ハンダバンプ32中のSnの拡散を抑制する効果を得られる。従って、アンダーバンプメタル12とハンダバンプ32との接合状態を良好とできる。また、Ni層については、6μmの厚さに形成しても、応力によって下地層11と剥離してしまう心配もない。
しかしながら、これに限らず、ポリイミド層に変えて、他の絶縁樹脂からなる層を形成してもよい。他の絶縁樹脂材料としては、α粒子の放射性不純物を含まないポリベンゾオキサゾール、エポキシ、カルド樹脂等を挙げられる。
一方、α粒子の発生源となるウランやトリウム等を不純物として含まないポリイミド材料は、30μm程度の厚さでα粒子を遮蔽できる。このため、パッシベーション膜の樹脂材料としては、できるだけ厚いものを用いることが好ましい。また、パッシベーション膜の樹脂材料を厚く形成すると、外部から受ける電磁界の干渉を防ぐことも可能である。
ただし、パターニング性を考慮すると、樹脂材料をあまり厚く形成することは困難であるという技術的課題はある。
しかしながら、本半導体装置のように、α粒子の遮蔽効果と半導体チップ1を物理的、化学的ダメージから保護するために、永久保護膜となりえる安定な材料(物質)からなる、第2パッシベーション膜23を用いることが好ましい。
また、第2パッシベーション膜23の材料としては、上記したポリベンゾオキサゾールの他に、ポリイミド、エポキシ、カルド樹脂等を用いることが可能である。
すなわち、通常、パッシベーション膜3・23とアンダーバンプメタル12とは、異なる材料から構成されるため、これらの線膨張係数は異なる。
従って、本半導体装置の製造工程(製造プロセス)、実装工程、使用環境の変化等による温度変化によって、パッシベーション膜3・23は、アンダーバンプメタル12との界面で応力を受けることになる。
例えば、JIS K7127「プラスチックフィルムおよびシートの引張試験方法」で定められている試験方法により、元の試験片の「標線間距離」に対する比率を以下の式で求めると「引っ張り伸び率」が算出される。
「引っ張り伸び率(%)」=「引張破壊伸び」÷「標線間距離」×100
なお、本実施の形態では、パッシベーション膜3が、1μmのBPSGと、5μmのポリイミド層とを含むとしている。
ここで、BPSG(Si-N、Si-O等)はガラス状の物質であるため、その引っ張り伸び率は、ほぼ0%である。また、ポリイミド系樹脂からなるポリイミド層の引っ張り伸び率は、10%である。
また、パッシベーション膜3・23内に、引っ張り伸び率の急激に変化する界面のある場合、その界面に応力が集中してしまう。このため、その界面での亀裂・剥離などが生じやすくなる。
すなわち、本半導体装置では、3層の引っ張り伸び率を、ハンダバンプ32に近づくにつれて、だんだんと上げるように設計されている。
また、シード層の厚さとしては、0.05μm以上とすることが好ましい。ここで、シード層を厚くすれば、アンダーバンプメタル12(電解メッキ層)の均一性を確保しやすい。しかしながら、シード層の形成時間を考慮すれば、その厚さはせいぜい1μmまででよい。
しかしながら、これに限らず、開口部Kについては、第2パッシベーション膜23の表面からアンダーバンプメタル12の表面にかけて太くなる形状(逆テーパ形状)としてもよい。
開口部Kがどのような形状であっても、その最小寸法をdとし、ハンダバンプ32の高さをhとしたとき、h>d/2が満たされていることが好ましい。この場合、「ハンダバンプ32を開口部K上に投影したときに、バンプ32全体が、開口部Kからはみ出る」こととなる。従って、ハンダバンプの形成領域(バンプ制限部の開口部)のサイズの等しい従来の装置に比して、ハンダバンプ32を高く形成できる。
なお、ここで、開口部Kの最小寸法とは、「開口部Kにおける2つのエッジ(表面上の端部)を繋ぐとともに、開口部Kの中心(表面での中心)を通る線分の長さ」のうちの最小のものである。
すなわち、第1半導体装置は、コンデンサを内蔵する半導体チップの素子面に電極パッドと、電極パッド部に開口部を有するパッシベーション膜を有し、電極パッドに接続され、ハンダバンプを形成するアンダーバンプメタルを有するフリップチップ接続用半導体装置において、ハンダバンプ制限部(ハンダバンプがアンダーバンプメタルの周辺部、さらには周辺部から側面を伝って流れ出さないようにする制限部)よりも大きな最大平面寸法を有するハンダバンプを、アンダーバンプメタルの中央部に設けた構成である。これにより、ハンダバンプおよび実装基板等からのα粒子を遮蔽することができる。さらには、実装後、使用環境等による熱変化が生じた場合において、応力を分散することができるため、信頼性の高い半導体装置を得ることができる。したがって、α粒子の影響で誤動作のない、実装信頼性の高いコンデンサ内蔵の半導体チップを搭載した半導体装置を得ることができる。
第4半導体装置は、第1〜3半導体装置のいずれかにおいて、パッシベーション膜の厚さt1、アンダーバンプメタルとアンダーバンプメタルの下地の厚さの合計をt2とした場合、30μm≦t1+3t2を満たすt1とt2の組み合わせである構成である。これにより、電極パッド以外の領域において、ハンダバンプからのα粒子を遮蔽することができる。したがって、α粒子の影響で誤動作のない、コンデンサ内蔵の半導体チップを搭載した半導体装置を得ることができる。
第20半導体装置は、請求項1〜19半導体装置のいずれかにおいて、実装基板への接合時において、ハンダバンプはハンダバンプとアンダーバンプメタルとの接合部よりも大きな最大平面寸法を有し、アンダーバンプメタルの平面寸法は、実装後のハンダバンプの最大平面寸法と同等以上となるようにした構成である。これにより、実装状態でのハンダバンプからのα粒子をよりいっそう遮蔽することができるので、コンデンサ内蔵の半導体チップの誤動作をさらに抑制することができる。
第1実装構造は、実装された半導体装置と実装基板との間にα粒子遮蔽樹脂を充填した、第1〜第21半導体装置を用いた実装構造である。実装基板からのα粒子と、ハンダバンプからのα粒子等を確実に遮蔽することができるので、コンデンサ内蔵の半導体チップの誤動作を確実に防ぐことができる。
2 電極パッドメタル(電極パッド)
3 第1パッシベーション膜
11 下地層
12 アンダーバンプメタル
21 感光性レジスト
23 第2パッシベーション膜(バンプ制限部)
32 ハンダバンプ
41 電子機器
42 実装基板
43 ランド
44 ハンダペースト
45 粒子遮蔽樹脂
K 第2パッシベーション膜の開口部
Claims (20)
- 半導体チップの素子面に、電極パッド,第1パッシベーション膜およびアンダーバンプメタルがこの順で積層され、
第1パッシベーション膜の開口部を介して電極パッドとアンダーバンプメタルとが電気的に接続されているとともに、アンダーバンプメタル上に、外部接続端子となるハンダバンプの備えられた半導体装置において、
アンダーバンプメタル上にバンプ制限部が設けられ、このバンプ制限部の開口部においてハンダバンプがアンダーバンプメタルに接触するようになっており、
さらに、ハンダバンプをバンプ制限部上に投影したときに、ハンダバンプの全体が、バンプ制限部の開口部からはみ出ており、
上記のバンプ制限部の開口部の中心とアンダーバンプメタルの中心とは、上記の半導体チップの素子面に対して垂直な同一直線上にあり、
アンダーバンプメタルの直径が、バンプ制限部の開口部よりも0.06mm以上大きく形成されており、
上記のバンプ制限部の開口部が楕円形状であり、その短径および長径の長さをd,d’とし、ハンダバンプの高さをhとしたときに、
h>d/2
を満たすように設定されていることを特徴とする半導体装置。 - 上記のハンダバンプをアンダーバンプメタル上に投影したときに、ハンダバンプ全体が、アンダーバンプメタル内に納まっていることを特徴とする請求項1に記載の半導体装置。
- 上記バンプ制限部が、アンダーバンプメタル上に積層された第2パッシベーション膜からなることを特徴とする請求項1に記載の半導体装置。
- 電極パッドとアンダーバンプメタルとの間に、アンダーバンプメタルの下地層が形成されており、
第1パッシベーション膜の厚さをt1とし、
アンダーバンプメタルとその下地層との合計の厚さをt2とし、
第2パッシベーションの厚さをt4とした場合、
30μm≦t1+t4+3t2
を満たすように設定されていることを特徴とする請求項3に記載の半導体装置。 - 電極パッドとアンダーバンプメタルとの間に、アンダーバンプメタルの下地層が形成されており、
第1パッシベーション膜の厚さをt1とし、
アンダーバンプメタルとその下地層との合計の厚さをt2とした場合、
30μm≦t1+3t2
を満たすように設定されていることを特徴とする請求項1に記載の半導体装置。 - 電極パッドとアンダーバンプメタルとの間に、アンダーバンプメタルの下地層が形成されており、
アンダーバンプメタルとその下地層との合計の厚さをt2とし、
電極パッドの厚さをt3とした場合、
30μm≦3(t2+t3)
を満たすように設定されていることを特徴とする請求項1に記載の半導体装置。 - 電極パッドとアンダーバンプメタルとの間に、アンダーバンプメタルの下地層が形成されており、
第1パッシベーション膜の厚さをt1とし、
アンダーバンプメタルとその下地層との合計の厚さをt2とし、
電極パッドの厚さをt3とした場合、
30μm≦t1+3t2
30μm≦3(t2+t3)
の両式を満たすように設定されていることを特徴とする請求項1に記載の半導体装置。 - 第1パッシベーション膜の開口部が、バンプ制限部の開口部とずれた位置にあることを特徴とする、請求項1に記載の半導体装置。
- 電極パッドとアンダーバンプメタルとの間に、アンダーバンプメタルの下地層が形成されており、
この下地層が、TiまたはTi−Wから構成されていることを特徴とする請求項1に記載の半導体装置。 - 上記の下地層の厚さが、0.05〜1μmの範囲にあることを特徴とする請求項9に
記載の半導体装置。 - 上記のアンダーバンプメタルが、下地層に接するCu層を含んでいることを特徴とする、請求項9に記載の半導体装置。
- 上記のアンダーバンプメタルは、Cu層上にAu層,Ni層の少なくとも1層を積層したものであることを特徴とする請求項11に記載の半導体装置。
- 上記のアンダーバンプメタルが上記のCu層上に上記のNi層を含んでおり、
このNi層の厚さが1〜6μmの範囲にあることを特徴とする請求項12に記載の半導体装置。 - 上記のアンダーバンプメタルが上記のCu層上に上記のAu層を含んでおり、
このAu層の厚さが0.003〜1μmの範囲にあることを特徴とする請求項12に記載の半導体装置。 - 上記の第1パッシベーション膜の引っ張り伸び率が10%以上であることを特徴とする請求項1に記載の半導体装置。
- 上記の第1パッシベーション膜が、複数の層を積層した構成となっており、
各層の引っ張り伸び率が、電極パッドから離れるにつれて大きくなっていることを特徴とする請求項15に記載の半導体装置。 - 上記のハンダバンプが鉛フリーハンダからなることを特徴とする請求項1に記載の半導体装置。
- 上記の鉛フリーハンダにおけるα粒子のカウント数が0.1cph/cm2以下であることを特徴とする、請求項17に記載の半導体装置。
- 請求項1に記載の半導体装置を実装部材上に実装してなる電子機器において、
実装後におけるハンダバンプが、アンダーバンプメタルの形成領域内に納まっていることを特徴とする電子機器。 - 半導体装置と実装部材との間に、α粒子遮蔽樹脂が充填されていることを特徴とする請求項19に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111453A JP4722532B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体装置,電子機器および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111453A JP4722532B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体装置,電子機器および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294761A JP2006294761A (ja) | 2006-10-26 |
JP4722532B2 true JP4722532B2 (ja) | 2011-07-13 |
Family
ID=37415027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005111453A Active JP4722532B2 (ja) | 2005-04-07 | 2005-04-07 | 半導体装置,電子機器および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4722532B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693438B2 (en) | 2017-01-05 | 2020-06-23 | Samsung Electro-Mechanics Co., Ltd. | Acoustic wave resonator and method for manufacturing the same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4747368B2 (ja) * | 2007-03-05 | 2011-08-17 | 三菱マテリアル株式会社 | W−Ti拡散防止膜を形成するためのスパッタリング用W−Tiターゲット |
JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
US20110121438A1 (en) * | 2009-11-23 | 2011-05-26 | Xilinx, Inc. | Extended under-bump metal layer for blocking alpha particles in a semiconductor device |
US8482125B2 (en) * | 2010-07-16 | 2013-07-09 | Qualcomm Incorporated | Conductive sidewall for microbumps |
JPWO2012050016A1 (ja) * | 2010-10-15 | 2014-02-24 | 株式会社村田製作所 | 弾性表面波装置 |
US8476759B2 (en) * | 2011-11-30 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection structure |
US20130341785A1 (en) * | 2012-06-22 | 2013-12-26 | Lei Fu | Semiconductor chip with expansive underbump metallization structures |
JP6406975B2 (ja) * | 2014-10-24 | 2018-10-17 | 三菱電機株式会社 | 半導体素子および半導体装置 |
KR101680458B1 (ko) * | 2015-03-24 | 2016-11-29 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 |
DE112019006936T5 (de) * | 2019-02-28 | 2021-11-11 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP2022084063A (ja) * | 2020-11-26 | 2022-06-07 | ソニーグループ株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2022249526A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージおよび電子機器 |
US20230317652A1 (en) * | 2022-03-30 | 2023-10-05 | International Business Machines Corporation | Fine-pitch joining pad structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068495A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 半導体装置及びその製造方法 |
JP2002237500A (ja) * | 2000-12-08 | 2002-08-23 | Nec Corp | 半導体装置の製造方法 |
JP2004207324A (ja) * | 2002-12-24 | 2004-07-22 | Fujikura Ltd | 半導体装置とその製造方法及び電子装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3201431B2 (ja) * | 1992-06-24 | 2001-08-20 | ソニー株式会社 | Ic半導体装置の製造方法 |
JP3323091B2 (ja) * | 1996-01-18 | 2002-09-09 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路装置及びその製造方法 |
JPH11111885A (ja) * | 1997-10-07 | 1999-04-23 | Sony Corp | 半導体装置およびその製造方法 |
JP3129281B2 (ja) * | 1998-04-09 | 2001-01-29 | 日本電気株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-04-07 JP JP2005111453A patent/JP4722532B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068495A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 半導体装置及びその製造方法 |
JP2002237500A (ja) * | 2000-12-08 | 2002-08-23 | Nec Corp | 半導体装置の製造方法 |
JP2004207324A (ja) * | 2002-12-24 | 2004-07-22 | Fujikura Ltd | 半導体装置とその製造方法及び電子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693438B2 (en) | 2017-01-05 | 2020-06-23 | Samsung Electro-Mechanics Co., Ltd. | Acoustic wave resonator and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006294761A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722532B2 (ja) | 半導体装置,電子機器および半導体装置の製造方法 | |
JP4354469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8058726B1 (en) | Semiconductor device having redistribution layer | |
US6906429B2 (en) | Semiconductor device and method of fabricating the same | |
US8399999B2 (en) | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
JP5299458B2 (ja) | 半導体装置および半導体装置ユニット | |
US7977783B1 (en) | Wafer level chip size package having redistribution layers | |
CN102956590B (zh) | 用于减少应力的伪倒装芯片凸块 | |
US8513818B2 (en) | Semiconductor device and method for fabricating the same | |
US20080001288A1 (en) | Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus | |
US8183469B2 (en) | Wiring board and method of manufacturing the same | |
US8110922B2 (en) | Wafer level semiconductor module and method for manufacturing the same | |
US20130221523A1 (en) | Electronic device and electronic component | |
JP4324572B2 (ja) | バンプの形成方法 | |
JP2007096198A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US20120139107A1 (en) | Semiconductor chip and semiconductor device using the chip | |
TWI397158B (zh) | 混有磁性體粉末之半導體裝置及其製造方法 | |
US8237277B2 (en) | Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same | |
US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
JP2007242783A (ja) | 半導体装置及び電子装置 | |
TW201044555A (en) | Semiconductor device and manufacturing method thereof | |
JP4324573B2 (ja) | 半導体装置及び実装構造体 | |
KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP2005268442A (ja) | 半導体装置およびその製造方法 | |
JP2005038932A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4722532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |