JP5299458B2 - 半導体装置および半導体装置ユニット - Google Patents

半導体装置および半導体装置ユニット Download PDF

Info

Publication number
JP5299458B2
JP5299458B2 JP2011064513A JP2011064513A JP5299458B2 JP 5299458 B2 JP5299458 B2 JP 5299458B2 JP 2011064513 A JP2011064513 A JP 2011064513A JP 2011064513 A JP2011064513 A JP 2011064513A JP 5299458 B2 JP5299458 B2 JP 5299458B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
bump
protective film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011064513A
Other languages
English (en)
Other versions
JP2012009822A (ja
Inventor
純章 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011064513A priority Critical patent/JP5299458B2/ja
Publication of JP2012009822A publication Critical patent/JP2012009822A/ja
Application granted granted Critical
Publication of JP5299458B2 publication Critical patent/JP5299458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置および半導体装置ユニットに関し、例えば、バンプからなる端子を有するＣＳＰ（Ｃhip Ｓize Ｐackage，Ｃhip Ｓcale Ｐackage）に代表される小型半導体パッケージ等の半導体装置等に関する。
ＣＳＰは、トランジスタその他の半導体素子（不図示）複数をその内部に備えたシリコン（Ｓｉ）基板の片面に複数の電極パッドが形成され、当該電極パッド毎に外部端子としてバンプが接続されてなる構成を有する（特許文献１等）。
一のバンプにおけるＣＳＰの部分断面図を図１２（ａ）に示す。
図１２（ａ）に示すように、Ｓｉ基板２００の片面に、電極パッド２０２が形成されている。また、Ｓｉ基板２００および電極パッド２０２の周縁部を覆うように、窒化ケイ素（Ｓｉ３Ｎ４）からなる保護膜２０４が形成されており、保護膜２０４から露出している電極パッド２０２表面および保護膜２０４の開口周縁部にかけてアンダーバリアメタル（ＵＢＭ）からなる金属層２０６が形成されている。そして、金属層２０６にはバンプ２０８が接合されている。
バンプ２０８の金属層２０６への接合は、例えば、以下のようになされる。
すなわち、金属層の表面にフラックスを塗布した後、当該塗布面に、バンプ材料として、例えば、Ｓｎ−Ａｇ系鉛フリー半田材からなるはんだボールを載せ、リフローによりはんだボールの一部を溶融することによりなされる。
特開２００４−２２８２００号公報 特開２００６−１２９５２号公報 特開２００８−１９２８５９号公報
この際、正常なバンプは、図１２（ａ）に示すように、金属層２０６の周縁から立ち上がった形で形成されてなるものであるが、場合によっては、図１２（ｂ）に示すように、バンプが金属層２０６からはみ出し、横方向（基板の面に沿う方向）に膨らんだ形の不良となる。
このような不良バンプが存在すると、ＣＳＰを他の実装基板等に実装する場合、隣接するバンプ同士が接触してしまうといった不具合が生じる。特に、ＣＳＰが組み込まれる携帯電話やデジタルビデオカメラなどの携帯用電子機器の近年の小型化に対応して、ＣＳＰの一層の小型化が進められている関係上、バンプの配置間隔もより狭小化される現状にあって、特に、上述したような問題が顕著になっている。
ここで、バンプが金属層からはみ出さないようにするために、バンプ（バンプ材料）を小さくすることが考えられるが、そうすると、そのようにして作製したＣＳＰを他の実装基板に実装（バンプを介して接合）する際に、十分な接合力が得られなかったり、また十分な電気伝導性が得られなかったりする。
なお、上記した問題は、ＣＳＰに限らず、ＢＧＡ（Ｂall Ｇrid Ａrray）その他の基板片面に複数個のバンプが設けられた半導体装置一般に生じるものである。
本発明の目的は、上記した課題に鑑み、金属層からバンプが大きくはみ出すことを可能な限り防止できる構成を備えた半導体装置を提供することにある。また、そのような半導体装置を有する半導体装置ユニットを提供することにある。
上記の目的を達成するため、本発明に係る半導体装置は、基板と、前記基板上に形成された複数の電極パッドと、各電極パッドに対応して開設された貫通孔を有し、電極パッドの周縁部および前記基板を覆うように形成された保護膜とを備え、前記貫通孔の内壁は、当該貫通孔の外側に向って傾いた斜面に形成されており、前記電極パッドの、前記貫通孔を介して前記保護膜から露出された露出面および前記貫通孔の前記斜面の中程にかけて金属層が形成されていて、当該金属層にバンプが接合されており、前記保護膜は、前記基板側から第１層、第２層の順に積層された２層構造を有し、前記金属層の周縁が前記第１層の厚み方向中程に在ることを特徴とする。
また、前記第２層に対応する前記斜面部分の前記電極パッドに対する傾斜角が、前記第１層に対応する同傾斜角よりも大きいことを特徴とする。
この場合に、前記第１層の貫通孔部分の径よりも前記第２層の貫通孔部分の径の方が大きく、前記斜面が階段状に形成されていることを特徴とする。
さらに、前記複数の電極パッドは、マトリックス状に配列されていることを特徴とする。
上記の目的を達成するため、本発明に係る半導体装置ユニットは、実装基板に、上記した半導体装置が実装されていることを特徴とする。
上記の構成からなる半導体装置によれば、保護膜の貫通孔の内壁が斜面に形成されており、バンプが接合される金属層が前記斜面の中程にかけて形成されているため、例えば、バンプ材料を金属層に搭載しリフローによって当該バンプ材料を金属層に接合する際に、バンプ材料が溶融して金属層をはみ出そうとしても保護膜の前記斜面で食い止められるため、形成されたバンプが金属層を大きくはみだしたものとなる事態を可能な限り防止することができる。
（ａ）は第１実施形態に係る半導体装置の斜視図であり、（ｂ）は同平面図である。 図１（ｂ）におけるＡ・Ａ線断面図である。 第１実施形態に係る半導体装置の製造工程の一部を示す図である。 第１実施形態に係る半導体装置の製造工程の一部を示す図である。 （ａ）、（ｂ）、（ｃ）は、それぞれ、第２実施形態の第１〜第３実施例に係る半導体装置のバンプを含む位置で切断した一部断面図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ、第３実施形態の第１〜第４実施例に係る半導体装置のバンプを含む位置で切断した一部断面図である。 （ａ）、（ｂ）、（ｃ）は、それぞれ、第４実施形態の第１〜第３実施例に係る半導体装置のバンプを含む位置で切断した一部断面図である。 （ａ）、（ｂ）、（ｃ）は、それぞれ、第５実施形態の第１〜第３実施例に係る半導体装置のバンプを含む位置で切断した一部断面図である。 （ａ）、（ｂ）、（ｃ）は、それぞれ、第６実施形態の第１〜第３実施例に係る半導体装置のバンプを含む位置で切断した一部断面図である。 （ａ）、（ｂ）、（ｃ）は、それぞれ、第３実施形態の第１〜第３実施例に係る半導体装置のバンプに用いるバンプ材料の他の例を示すための一部断面図である。 第８実施形態に係る半導体装置ユニットの一部断面図である。 従来の半導体装置における、（ａ）は良好なバンプの例を示す図であり、（ｂ）は不良なバンプの例を示す図である。
以下、本発明に係る半導体装置の実施の形態について、図面を参照しながら説明する。なお、全ての図において、各構成部材間の縮尺は統一していない。
＜第１実施形態＞
図１（ａ）は第１実施形態に係る半導体装置１０の斜視図であり、図１（ｂ）は同平面図である。半導体装置１０はＣＳＰタイプの半導体パッケージである。
半導体装置１０は、トランジスタその他の半導体素子（不図示）複数をその内部に備えたシリコン（Ｓｉ）基板１２（以下、単に「基板１２」と言う。）を有する。基板１２のサイズは、例えば、８×８[ｍｍ]である。
基板１２の一方の主面上には、保護膜１４が形成されている。保護膜１４は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）からなる。保護膜１４には、後述する貫通孔１６Ａ〜１６Ｐが例えば、４行４列のマトリックス状に開設されていて、貫通孔１６Ａ〜１６Ｐの各々からは、バンプ１８Ａ〜１８Ｐが突出している。よって、複数個（本例では、１６個）のバンプもマトリックス（行列）状に配列されている。バンプ１８Ａ〜１８Ｐの配置間隔は、例えば、１６０[μｍ]である。なお、貫通孔１６Ａ〜１６Ｐ、およびバンプ１８Ａ〜１８Ｐはいずれも同様の構成なので、区別する必要のない場合は、アルファベットの符号を省略して数字のみの符号を付して表すこととする（貫通孔１６、バンプ１８）。
図２に、図１（ｂ）におけるＡ・Ａ線断面図を示す。
図２に示すように、基板１２の主表面には、不図示の層間絶縁膜を介して、電極パッド２０が形成されている。電極パッド２０は、例えば、アルミニウム（Ａｌ）からなる。なお、前記層間絶縁膜（不図示）は、基板１２の片側主表面全面に形成されている。
保護膜１４は、電極パッド２０に対応して開設された貫通孔１６を有し、電極パッド２０の周縁部および基板１２を覆うように形成されている。貫通孔１６の内壁２２は、貫通孔１６の外側に向って傾いた斜面２２に形成されている。斜面２２の電極パッド２０に対する傾斜角αについては後述する。
電極パッド２０の保護膜１４からの露出面および当該露出面から斜面２２の中程にかけて、アンダーバリアメタル（ＵＢＭ）層としての金属層２４が形成されている。金属層２４は、例えば、ニッケル（Ｎｉ）からなる。
金属層２４には、バンプ１８が接合されている。バンプ１８は、例えば、Ｓｎ−Ａｇ系鉛フリー半田材からなる。なお、Ｓｎ−Ａｇ系鉛フリー半田材に限らず、Ｓｎ−Ｃｕ系、Ｓｎ−Ｃｕ−Ｎｉ系等でも構わない。
ここで、金属層２４とバンプ１８の２相が、保護膜１４の斜面２２上で接する構造となるように形成すると、バンプ形状のバラツキが低減されるため望ましいが、これに限定するものではない。
上記の構成を有する半導体装置１０の製造方法について、図３、図４を参照しながら説明する。
ダイシング前のウェハー１０１２（工程Ａ）の片面に保護膜１４（図１）となる窒化ケイ素膜１０１４を形成する。窒化ケイ素膜１０１４は、ＣＭＰ（Ｃhemical and Ｍechanical Ｐolishing）を用いて平坦化される（工程Ｂ）。
窒化ケイ素膜１０１４における貫通孔１６開設予定領域が露出し、それ以外の領域を覆うようにマスク材２００２で覆う（工程Ｃ）。
そして、熱リン酸（Ｈ３ＰＯ４）などの薬液を用いたウェットエッチング法により、窒化ケイ素膜１０１４の一部をエッチングして、貫通孔１６を形成する（工程Ｄ）。このとき、エッチングは等方的に進行するため、サイドエッチング効果により貫通孔１６の内壁２２は、貫通孔１６の外側に向って傾いた斜面２２に形成される。斜面２２の電極パッド２０に対する傾斜角αの大きさは、例えば、開口径の異なる複数のマスク材を順次適用すること等によって調整することができる。
続いて、マスク材２００２を除去した後、金属層２４（図２）の形成予定領域を露出させ、それ以外を覆うマスク材２００４を新たに形成した後、スパッタリングまたは蒸着により金属層２４を形成する（工程Ｅ）。
マスク材２００４を除去した後、貫通孔１６に印刷によって粘着性フラックス２００６を充填し、金属層２４の上に球形をしたバンプ材料１０１８を搭載する（工程Ｇ）。バンプ材料は、Ｓｎ−Ａｇ系鉛フリー半田材からなる。また、バンプ材料１０１８の径は、０.０７［ｍｍ］〜０.１２５［ｍｍ］程度の大きさである。なお、Ｓｎ−Ａｇ系鉛フリー半田材に限らず、Ｓｎ−Ｃｕ系、Ｓｎ−Ｃｕ−Ｎｉ系等でも構わない。
次に、リフローによって、バンプ材料１０１８を半溶融状態にすることにより、バンプ材料１０１８は、その下部において自重により金属層２４表面沿って徐々に平坦化が進行する。すなわち、バンプ材料１０１８は、最初は金属層２４と点接触に近い状態であったものが、面接触になりその接触面が徐々に拡がっていく。このとき、保護膜１４の斜面２２に金属層２４の周縁部が形成されているため、前記拡がりは（傾斜した）当該周縁部で食い止められ、バンプ１８が金属層２４からはみ出して形成されるのを可能な限り防止することができる。また、万が一金属層２４からはみ出して拡がったとしても、金属層２４に続く保護膜１４も傾斜しているため（斜面２２）ここで、最終的にバンプ材料１０１８の拡がりが食い止められる。結果として、バンプ材料１０１８は、保護膜１４の斜面２２を超えて拡がることはなく、貫通孔１６内にその接触面が留まることとなる。
よって、金属層２０６の周縁部が平坦（水平）で、これに続く保護膜２０４も平坦（水平）な従来のように（図１２）、バンプ材料の拡がりを防止する手段を有しないものと比較して、バンプの度を越した偏平化が防止できる。これにより、半導体装置１０を他の実装基板等に実装する場合、隣接するバンプ同士が接触してしまうといった不具合を可能な限り防止することができる。
斜面２２の電極パッド２０に対する傾斜角αは、９０度未満であれば構わないが、好ましくは、１５度以上７５度以下の範囲である。また、より好ましくは３０度以上６０以下の範囲である。
＜第２実施形態＞
図５に、第２実施形態に係る半導体装置のバンプを含む位置で切断した一部断面図を示す。図５（ａ）は、第２実施形態の第１実施例に係る半導体装置２６を、図５（ｂ）は第２実施例に係る半導体装置２８を、図５（ｃ）は第３実施例に係る半導体装置３０をそれぞれ示している。
第１〜第３実施例は、貫通孔３４の内壁３６が斜面に形成された保護膜３２の下層にさらに保護膜３８が形成されている点で共通する。また、保護膜３８は、保護膜３２と同様、電極パッド２０に対応する位置には貫通孔が開設されていて、保護膜３８は、電極パッド２０の周縁部を覆っている。このように、さらに保護膜３８を設けることにより、電極パッド２０の周縁部および基板１２の保護の強化が図られる。
半導体装置２６（図５（ａ））、半導体装置２８（図５（ｂ））は、保護膜３８の貫通孔よりも保護膜３２の貫通孔３４の径が小さいため、保護膜３８の開口縁を含む全体が保護膜３２に埋没している例であり、その反対に、半導体装置３０（図５（ｃ））は、保護膜３８の貫通孔よりも保護膜３２の貫通孔３４の径が大きいため、保護膜３８の開口周縁部が保護膜３２から露出している例である。
いずれにしても、保護膜３２の貫通孔３４の内壁３６は、実施の形態１と同様、斜面に形成されているため、バンプ１８の金属層２４，４０からのはみ出しを可能な限り防止するといった効果が得られる。
なお、金属層２４は、実施の形態１と同様、スパッタリングまたは蒸着により形成したものである。金属層４０は、めっきによって形成されたものである。
＜第３実施形態＞
図６に、第３実施形態に係る半導体装置のバンプを含む位置で切断した一部断面図を示す。図６（ａ）は、第３実施形態の第１実施例に係る半導体装置４２を、図６（ｂ）は第２実施例に係る半導体装置４４を、図６（ｃ）は第３実施例に係る半導体装置４８を、図６（ｄ）は第４実施例に係る半導体装置４７をそれぞれ示している。
第３実施形態の第１〜第３実施例に係る半導体装置４２，４４，４６は、第２実施形態の第１〜第３実施例に係る半導体装置２６，２８，３０とは、それぞれ保護膜の構成が異なる以外は基本的に同じである。また、第３実施形態の第４実施例に係る半導体装置４７は、第２実施形態の第１実施例に係る半導体装置２６と、保護膜の構成が異なる以外は基本的に同じである。よって、図６において図５と同様の構成部分には同じ符号を付してその説明については省略し、異なる部分を中心に説明する。
半導体装置２６，２８，３０（図５）における保護膜３２に開設された貫通孔３４の内壁３６は、略テーパー面状（斜度が略一定）であったのに対し、第３実施形態では、貫通孔５０の内壁の傾斜角が、基板１２からの距離によって変化するような曲面形状に形成されている。
具体的には、第３実施形態の第１〜第３実施例に係る半導体装置４２，４４，４６の保護膜４８に開設された貫通孔５０の内壁５２は、基板１２（電極パッド２０）から遠ざかる程、その傾斜角が大きくなる（斜度が急になる）ような曲面形状に形成されている。
このような構成によると、バンプ材料１０１８（図４）が金属層２４，４０からはみ出した場合であっても、金属層２４，４０の周縁部よりも大きな傾斜角度を有する内壁５２部分で、バンプ材料１０１８（図４）の拡がりがより効果的に食い止められる。
なお、保護膜４８は、ポリイミドからなり、貫通孔側壁を一旦略テーパー面状に形成した後、当該側壁部分をアッシングすることによって、上記のような曲面形状に形成することができる。
また、第３実施形態の第４実施例に係る半導体装置４７では、図６（ｄ）に示すように、保護膜４８に開設された貫通孔５０の内壁５２は、基板１２から遠ざかる程、その傾斜角が大きくなる（斜度が急になる）ように曲面形状に形成され、金属層２４の端部から離れた保護膜４８表面付近では、当該傾斜角が小さくなる（斜度が緩やかになる）よう形成されている。すなわち、斜面２２の電極パッド２０に対する傾斜角は、電極パッド２０から斜面２２の中程までは、電極パッド２０から遠ざかるほど大きくなっており、斜面５２の電極パッド２０に対する傾斜角は、斜面２０の中程から保護膜３８の表面部までは電極パッド２０から遠ざかるほど小さくなるように構成されている。
このような構成とすると、上述のように金属層２４の周縁部よりも大きな傾斜角度を有する内壁５２部分で、バンプ材料１０１８の拡がりをより効果的に食い止めつつも、保護膜４８表面付近では、内壁５２の傾斜角が小さくなるので、開口が広がる形となり、バンプ材料１０１８（図４）の搭載時により搭載しやすくなるという効果を発揮する。
なお、第４実施例において、金属層２４を第２実施例の金属層４０に代えて半導体装置を構成することとしても構わない。
＜第４実施形態＞
図７に、第４実施形態に係る半導体装置のバンプを含む位置で切断した一部断面図を示す。図７（ａ）は、第４実施形態の第１実施例に係る半導体装置５４を、図７（ｂ）は第２実施例に係る半導体装置５６を、図７（ｃ）は第３実施例に係る半導体装置５８をそれぞれ示している。
第１〜第３実施形態では、貫通孔の内壁が傾斜面に形成されている保護膜が１層構造であるのに対し、第４実施形態では、当該保護膜を２層構造にした点が異なる。
第４実施形態の第１〜第３実施例に係る半導体装置５４，５６，５８は、第２実施形態の第１〜第３実施例に係る半導体装置２６，２８，３０とは、保護膜の構成が異なる以外は基本的に同じである。よって、図７において図５と同様の構成部分には同じ符号を付してその説明については省略し、異なる部分を中心に説明する。
半導体装置５４，５６，５８の保護膜６０は、基板１２側から第１層６２、第２層６４の２層構造を有している。
保護膜６０に開設された貫通孔６６の内壁は、第１層６２部分と第２層６４部分とでその傾斜角を異にしており、第１層６２部分よりも第２層６４部分の傾斜角の方が大きく（傾斜が急に）なっている。
このような構成とすることにより、第３実施形態と同様の効果が得られる。
ここで、このような２層構造の保護膜６０を有する半導体装置の製造方法について、半導体装置５８（図７（ｃ））を例にとり説明する。
基板１２のバンプ形成予定面側の上にアルミニウム等からなる電極パッド２０を形成し、基板１２のバンプ形成予定面及び電極パッド２０を覆うようにＳｉ３Ｎ４等からなる保護膜３８を形成する。続いて、保護膜３８を選択的に除去して電極パッド２０の一部（中央部）を露出する。
次に、スピンナを用いて、電極パッド２０及び保護膜３８の上に、第１層６２として例えばポリイミドを均一に塗布する。さらにその上層にエッチング耐性のより小さい、すなわちエッチング速度のより大きいポリイミドを第２層６４として形成する。なお、こうしたエッチング速度の異なるポリイミドは、例えばポリイミド各層の熱硬化時における昇温速度に差異を持たせることで準備できることが知られている（特開平1-312084）。
第２層６４の上に所定の形状のフォトレジストパターンを被着させエッチング液中に浸漬することで、フォトレジストパターンから露出したポリイミド各層のエッチングが開始され、エッチング速度の差異から図７（ｃ）に例示するような加工断面の傾斜に差が生じた第１層６２と第２層６４を得ることができる。なお、ポリイミドの加工方法においては、レーザーアブレーションなど、他の方法を複合して用いても良い。
次に、厚さが１×１０−３ｍｍ〜７×１０−３ｍｍ程度の金属層２４を、例えば以下のように形成する。電極パッド２０の表面をソフトエッチングして酸化膜を除去した後、ジンケート処理液に浸漬して亜鉛粒子を析出させ、続いて、無電解ニッケル（Ｎｉ）めっき液に浸漬して電極パッド２０の上に厚さが５×１０−３ｍｍ程度のＮｉ膜を形成する。さらに、無電解金（Ａｕ）めっき液に浸漬して、Ｎｉ膜の上に厚さが５×１０−５ｍｍ程度のフラッシュＡｕめっきを形成してもよい。
次に、金属層２４の上にバンプ１８を形成する。バンプ１８は、ボールマウント法、めっき法又はディスペンス法等の方法により形成できる。例えば、ボールマウント法を用いる場合、金属層２４に対応する位置に開口部を有する厚さが０．０２ｍｍ〜０．０４ｍｍ程度の金属板からなる印刷マスクを準備する。基板１２のバンプ形成予定面以外の全体を印刷マスクによって覆った後、ゴム製又は金属製のスキージを用いて、金属層２４の表面（バンプ形成予定面）にフラックスを印刷する。
次に、金属層２４と対応する位置に開口部を有する搭載マスクを用いて、フラックスが印刷された金属層２４の上にバンプ材料を設ける。
次に、バンプ材料が設けられた基板１２を熱処理して、バンプ材料を溶融することによりバンプ材料を金属層２４と接合する。上記プロセスにおいて、金属層２４の上に印刷したフラックスは、バンプ材料の保持及び再溶解（リフロー）時における酸化膜の除去といった２つの機能を主に有する。このため、フラックスは、ロジン系又は水溶性フラックス等を用いることができ、特にハロゲンフリータイプのロジン系フラックスを用いることが好ましい。
バンプ材料は、錫、銀及び銅等のはんだ材料からなるはんだボール等が好ましいが、他の組成の材料を用いてもよい。バンプ材料の大きさは、径が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましい。なお、本例とは異なり、バンプ材料が球形でない場合には、長手方向の幅と短手方向の幅との平均値が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましい。
＜第５実施形態＞
図８に、第５実施形態に係る半導体装置のバンプを含む位置で切断した一部断面図を示す。図８（ａ）は、第５実施形態の第１実施例に係る半導体装置６８を、図８（ｂ）は第２実施例に係る半導体装置７０を、図８（ｃ）は第３実施例に係る半導体装置７２をそれぞれ示している。
第５実施形態の第１〜第３実施例に係る半導体装置６８，７０，７２は、第４実施形態の第１〜第３実施例に係る半導体装置５４，５６，５８（図７）とは、保護膜を構成する第２層の構成が異なる以外は基本的に同じである。よって、図８において図７と同様の構成部分には同じ符号を付してその説明については省略し、異なる部分を中心に説明する。
第５実施形態の第１〜第３実施例に係る半導体装置６８，７０，７２では、保護膜７４を構成する第２層７６に開設された貫通孔の径を、実施の形態４よりも大きくしている。換言すると、第２層７６に開設された貫通孔の周縁部を径方向外側に後退させており、保護膜７４の貫通孔７８の内壁が、第１層６２と第２層７６との間で段差が生じた階段状に形成されている。
このような構造にした場合、バンプはみ出し低減・防止効果を確保しながらも、規定のバンプ形状とはみ出し許容限度の幅をより自由度高く設定できる。こうしたことは、バンプ体積のバラツキが予想される場合などに、特に有効である。
なお、内壁が階段状をした貫通孔７８を有する保護膜７４は、第１層６２と第２層７６のエッチング工程を別工程とすることにより形成することができる。
＜第６実施形態＞
図９に、第６実施形態に係る半導体装置のバンプを含む位置で切断した一部断面図を示す。図９（ａ）は、第６実施形態の第１実施例に係る半導体装置８０を、図９（ｂ）は第２実施例に係る半導体装置８２を、図９（ｃ）は第３実施例に係る半導体装置８４をそれぞれ示している。
第６実施形態の第１〜第３実施例に係る半導体装置８０，８２，８４は、第５実施形態の第１〜第３実施例に係る半導体装置６８，７０，７２（図８）とは、主として、金属層の形成領域が異なる以外は基本的に同じである。よって、図９において図８と同様の構成部分には同じ符号を付してその説明については省略し、異なる部分を中心に説明する。
第５実施形態では、金属層２４の周縁が保護膜７４の第１層６２に開設された貫通孔の内壁の中程に位置していたが（図８）、第６実施形態の金属層８６は、その周縁が第１層６２と第２層７６との段差部、すなわち、第１層６２の上面にまで延設されていて、当該周縁が第２層７６に開設された貫通孔の内壁に接触している。
このような形状にすることで、金属層２４領域からバンプ１８が食み出すことを低減・防止する効果をより高めることができ、規定のバンプ形状に対する変形度合いを最小限にすることができる。
＜第７実施形態＞
図１０は、第３実施形態（図６）で用いるバンプ１８の形状の変形例を示している。図１０（ａ）、図１０（ｂ）、図１０（ｃ）に符号「８８」で指し示すのは、リフロー後のバンプの形状である。なお、バンプ形状以外の構成は、第３実施形態の第１〜第３実施例４２，４４，４６と同様の構成である。よって、図１０において図６と同様の構成部分については、同じ符号を付し、その説明については省略する。
第７実施形態では、バンプ８８の形状を円柱状のもの（ペレット）としている。すなわち、バンプ材料を搭載後、リフローにより溶融することで、バンプ８８のような円柱状に形成する。
図１０（ａ）〜（ｃ）に例示するように、バンプ材料の（最大）外径が金属層２４，４０の外径よりも小さい関係を満たすようなバンプ形状８８を採用することで、バンプはみ出しの低減・防止効果が向上する。つまり、バンプ材料の横断面外径、すなわち金属層２４，４０の外径に対し、バンプ材料８８の（最大）外径が大きいほど、金属層２４，４０からバンプが食み出すリスクが高まるが、このように、（バンプ材料８８の最大外径≦金属層外径）という関係を満たすバンプ形状を採用すれば、バンプはみ出しの低減・防止の効果をより高めることができる。
＜第８実施形態＞
図１１は、半導体装置２８（図５（ｂ））が実装基板９０に実装されてなる半導体装置ユニット９２の一部断面図である。図１１は、バンプ１８の存する位置で切断した図である。
有機樹脂基板からなる実装基板９０に、半導体装置２８が実装されている。半導体装置２８の基板１２と実装基板９０との間には、アンダーフィル樹脂９４が充填されており、当該樹脂層により半導体装置２８（基板１２）と実装基板９０との熱膨張率の違いによる膨張差が吸収される。このような構造は、多ピン化に有利で高速伝送性にも優れるエリア接続を基軸としたＦＣ−ＢＧＡやＦＣ−ＰｏＰの分野で特に要求される。
本発明に係る半導体装置は、例えば、ＣＳＰ、ＢＧＡその他の基板片面に複数個のバンプが設けられた小型半導体パッケージに好適に利用可能である。
１０,２６,２８,４２,４４,４６,４７,５４,５６,５８,６８，７０，７２，８０，８２，８４ 半導体装置
１２ 基板
１４，３２，３８，４８，６０，７２ 保護膜
１６，３４，５０，６６ 貫通孔
１８ バンプ
２０ 電極パッド
２２，３６，５２ 内壁（斜面）
２４，４０，８６ 金属層
６２ 第１層
６４，７６ 第２層

Claims (5)

  1. 基板と、
    前記基板上に形成された複数の電極パッドと、
    各電極パッドに対応して開設された貫通孔を有し、電極パッドの周縁部および前記基板を覆うように形成された保護膜と、
    を備え、
    前記貫通孔の内壁は、当該貫通孔の外側に向って傾いた斜面に形成されており、
    前記電極パッドの、前記貫通孔を介して前記保護膜から露出された露出面および前記貫通孔の前記斜面の中程にかけて金属層が形成されていて、
    当該金属層にバンプが接合されており、
    前記保護膜は、前記基板側から第１層、第２層の順に積層された２層構造を有し、
    前記金属層の周縁が前記第１層の厚み方向中程に在ることを特徴とする半導体装置。
  2. 前記第２層に対応する前記斜面部分の前記電極パッドに対する傾斜角が、前記第１層に対応する同傾斜角よりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１層の貫通孔部分の径よりも前記第２層の貫通孔部分の径の方が大きく、前記斜面が階段状に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記複数の電極パッドは、マトリックス状に配列されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 実装基板に、請求項１〜４のいずれか１項に記載の半導体装置が実装された半導体装置ユニット。
JP2011064513A 2010-05-21 2011-03-23 半導体装置および半導体装置ユニット Expired - Fee Related JP5299458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011064513A JP5299458B2 (ja) 2010-05-21 2011-03-23 半導体装置および半導体装置ユニット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010116946 2010-05-21
JP2010116946 2010-05-21
JP2011064513A JP5299458B2 (ja) 2010-05-21 2011-03-23 半導体装置および半導体装置ユニット

Publications (2)

Publication Number Publication Date
JP2012009822A JP2012009822A (ja) 2012-01-12
JP5299458B2 true JP5299458B2 (ja) 2013-09-25

Family

ID=44971832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064513A Expired - Fee Related JP5299458B2 (ja) 2010-05-21 2011-03-23 半導体装置および半導体装置ユニット

Country Status (3)

Country Link
US (1) US8492896B2 (ja)
JP (1) JP5299458B2 (ja)
CN (1) CN102254876A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263839B2 (en) * 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9313881B2 (en) * 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
CN104347547B (zh) * 2013-07-26 2018-03-02 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN104517921B (zh) * 2013-09-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 键合基底及其形成方法、三维封装结构及其形成方法
CN105513983B (zh) * 2014-09-26 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合的方法以及晶圆键合结构
WO2017069093A1 (ja) 2015-10-19 2017-04-27 日立金属株式会社 多層セラミック基板およびその製造方法
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10096639B2 (en) * 2016-10-10 2018-10-09 Sensors Unlimited, Inc. Bump structures for interconnecting focal plane arrays
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN110783212A (zh) * 2019-09-27 2020-02-11 无锡天芯互联科技有限公司 芯片及其制备方法、电子设备
KR20220090793A (ko) 2020-12-23 2022-06-30 삼성전자주식회사 반도체 패키지
CN114220904B (zh) * 2021-12-12 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2127354B (en) 1982-09-23 1985-12-04 James Michael Kape Process and composition for preparing aluminum alloy surfaces for anodizing
JPH0812510B2 (ja) 1986-10-17 1996-02-07 ミノルタ株式会社 静電潜像現像装置
JPH01312084A (ja) 1988-06-09 1989-12-15 Hitachi Ltd 絶縁膜の形成方法およびそれを用いた素子構造
JP2830511B2 (ja) 1991-06-07 1998-12-02 富士通株式会社 Ｏｍｒシート認識方式
US5498837A (en) 1992-08-13 1996-03-12 Hitachi Metals, Ltd. Sleeve for developing roll member
JPH09129647A (ja) 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
US5952102A (en) 1996-05-13 1999-09-14 Ceramatec, Inc. Diamond coated WC and WC-based composites with high apparent toughness
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
WO2000055898A1 (fr) 1999-03-16 2000-09-21 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique
JP2001237261A (ja) 1999-12-15 2001-08-31 Seiko Epson Corp 半導体装置およびその製造方法
US6653056B2 (en) 2000-07-12 2003-11-25 E. I. Du Pont Nemours And Company Process for patterning non-photoimagable ceramic tape
JP2002196587A (ja) 2000-10-19 2002-07-12 Matsushita Electric Ind Co Ltd マグネットロールとその製造方法とそのマグネットロールを用いた電子機器
JP2002353370A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
JP2004071943A (ja) 2002-08-08 2004-03-04 Denso Corp 電子装置
JP2004228200A (ja) 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3661695B2 (ja) * 2003-07-11 2005-06-15 株式会社デンソー 半導体装置
JP2005044865A (ja) 2003-07-23 2005-02-17 Casio Comput Co Ltd 半導体パッケージ装置及びその製造方法
JP2006012952A (ja) 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4360293B2 (ja) 2004-07-02 2009-11-11 株式会社村田製作所 半田バンプ電極構造
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof
US20070082475A1 (en) * 2005-10-12 2007-04-12 Dongbu Electronics Co., Ltd. Method for forming bonding pad and semiconductor device having the bonding pad formed thereby
TWI293789B (en) * 2006-02-27 2008-02-21 Advanced Semiconductor Eng Redistribution connecting structure of solder balls
JP4305674B2 (ja) 2007-01-19 2009-07-29 セイコーエプソン株式会社 半導体装置
JP5194471B2 (ja) 2007-02-06 2013-05-08 パナソニック株式会社 半導体装置
JP2009064812A (ja) 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
US8309864B2 (en) 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
JP2011044496A (ja) * 2009-08-19 2011-03-03 Panasonic Corp 半導体デバイス及びそれを用いた半導体装置
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device

Also Published As

Publication number Publication date
JP2012009822A (ja) 2012-01-12
US8492896B2 (en) 2013-07-23
US20110285008A1 (en) 2011-11-24
CN102254876A (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP5299458B2 (ja) 半導体装置および半導体装置ユニット
TWI449140B (zh) 積體電路裝置及封裝組件
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
TWI582930B (zh) 積體電路裝置及封裝組件
KR100576156B1 (ko) 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
TWI495024B (zh) 半導體裝置，其製造方法，以及製造線路板之方法
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
KR101095409B1 (ko) 반도체 장치
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2006202969A (ja) 半導体装置およびその実装体
JP5404513B2 (ja) 半導体装置の製造方法
JP2006041401A (ja) 半導体装置及びその製造方法
JP4458029B2 (ja) 半導体装置の製造方法
US9666548B2 (en) Method of fabricating connection structure for a substrate
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US9899344B2 (en) Substrate structure, fabrication method thereof and conductive structure
WO2015123952A1 (zh) 半导体封装结构及其形成方法
US20120126397A1 (en) Semiconductor substrate and method thereof
US9761555B2 (en) Passive component structure and manufacturing method thereof
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
US7541273B2 (en) Method for forming bumps
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120710

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

LAPS Cancellation because of no payment of annual fees