CN104347547B - 半导体封装件及其的制造方法 - Google Patents

半导体封装件及其的制造方法 Download PDF

Info

Publication number
CN104347547B
CN104347547B CN201310319904.6A CN201310319904A CN104347547B CN 104347547 B CN104347547 B CN 104347547B CN 201310319904 A CN201310319904 A CN 201310319904A CN 104347547 B CN104347547 B CN 104347547B
Authority
CN
China
Prior art keywords
substrate
electrical connection
connection element
conductive pole
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310319904.6A
Other languages
English (en)
Other versions
CN104347547A (zh
Inventor
林俊宏
陈奕廷
孙得凯
黄仕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310319904.6A priority Critical patent/CN104347547B/zh
Publication of CN104347547A publication Critical patent/CN104347547A/zh
Application granted granted Critical
Publication of CN104347547B publication Critical patent/CN104347547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种半导体封装件及其的制造方法。半导体封装件包括第一基板、电性连结元件、封装体、第二基板、导电柱、电性接点及一黏合层。电性连结元件形成于第一基板上。封装体包覆电性连结元件且具有开口，其中开口露出电性接点。第二基板具有相对的第一表面与第二表面。导电柱形成于第二基板的第一表面上并与电性连结元件对接。电性接点形成于第二基板的第二表面，并与导电柱电性连结。黏合层形成于封装体的表面与第二基板之间并围绕导电柱与电性连结元件。

Description

半导体封装件及其的制造方法
技术领域
本发明是有关于一种半导体封装件及其的制造方法，且特别是有关于一种具有黏合层的半导体封装件及其的制造方法。
背景技术
传统堆迭式半导体封装件包括多个基板，数个基板之间以电性连结元件对接。然而，在对接过程中，二基板很容易左右滑动而错位，反而导致二基板的电性连结元件彼此对不准。此外，对接后的电性连结元件的机械强度薄弱，特别是电性连结元件为导电柱时，导电柱常因为上、下基板的热变形而发生裂缝(crack)。因此，如何解决对接过程的偏位问题及提升对接后的电性连结元件的机械强度，是本技术领域业界努力重点之一。
发明内容
本发明是有关于一种半导体封装件及其的制造方法，可避免二基板在对接过程的过度偏位。
根据本发明，提出一种半导体封装件。半导体封装件包括第一基板、一电性连结元件、一封装体、一第二基板、一导电柱、一电性连结元件及一黏合层。第一基板具有一表面。电性连结元件形成于第一基板的表面。封装体包覆第一基板的表面及电性连结元件且具有一开口及一表面，其中开口露出电性接点，且封装体的表面远离第一基板。第二基板具有第一表面及第二表面，第二表面远离第一表面，其中第二基板的第一表面与第一基板的表面彼此相对。导电柱形成于第二基板的第一表面上并与电性连结元件对接。一电性接点形成于第二基板的第二表面，并与导电柱电性连结。黏合层形成于封装体的表面与第二基板之间并围绕导电柱与电性连结元件。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一第一基板，第一基板具有一表面；形成一电性连结元件于第一基板的表面上；形成一封装体包覆第一基板的表面及电性连结元件，其中封装体覆盖电性连结元件的端部；形成一开口于封装体，以露出电性连结元件的端部；提供一第二基板，第二基板上形成有一导电柱；形成一黏合体于封装体与第二基板之间；对接第一基板与第二基板，使电性连结元件与导电柱对接并使黏合体于压力下黏合第一基板及封装体并围绕电性连结元件与导电柱；以及，固化黏合体形成一黏合层。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示依照本发明一实施例的半导体封装件的剖视图。
图2绘示依照本发明实施例的半导体封装件的翘曲测试图。
图3绘示依照本发明另一实施例的半导体封装件的剖视图。
图4绘示依照本发明另一实施例的电性连结元件与导电柱的对接剖视图。
图5绘示依照本发明另一实施例的半导体封装件的剖视图。
图6绘示依照本发明另一实施例的半导体封装件的剖视图。
图7绘示依照本发明另一实施例的半导体封装件的剖视图。
图8A至8I绘示图1的半导体封装件的制造过程图。
主要元件符号说明：
100、200、300、400、500、600：半导体封装件
110：第一基板
110b：下表面
110u、140u：上表面
110s、140s、150s、180s：外侧面
115：凸块
120、320：电性连结元件
121：端部
1211：一部分
1212：另一部分
130：芯片
140：封装体
140a：开口
150：第二基板
150b：第一表面
150u：第二表面
160、321：导电柱
160e、321e：端面
160s：侧面
160s1：第一侧面
160s2：第二侧面
160s11、161：第一部分
160s12、162：第二部分
170：电性接点
180：黏合层
180'：黏合体
322：焊料
C1：方向
D1：内径
D2、D3：外径
H1、H2：高度
S1、S2：曲线
具体实施方式
请参照图1，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括第一基板110、至少一凸块115、至少一电性连结元件120、芯片130、封装体140、第二基板150、至少一导电柱160、至少一电性接点170及黏合层180。
第一基板110例如是单层基板或多层基板。本例中，基板110本身为非主动元件，即，基板110不包含任何主动元件(如主动芯片或主动线路)，例如一印刷电路板(PrintedCircuit Board)。另一例中，基板110可包含主动线路或主动芯片而成为主动元件。第一基板110具有上表面110u，电性连结元件120形成于第一基板110的上表面110u。本例中，电性连结元件120是焊料凸块，具体来说可以是锡球。凸块115形成于第一基板110的下表面110b，可使半导体封装件100通过凸块115电性连接于外部电子元件，如电路板、芯片或半导体封装件。
芯片130设于第一基板110与第二基板150之间，并受到封装体140的包覆。本例中，芯片130是以其主动面朝下方位设于第一基板110的上表面110u上，并通过至少一凸块131电性连接于第一基板110，此种芯片称为覆晶(flip chip)。另一实施例中，芯片130可以其主动面朝上方位设于第一基板110的上表面110u上，并通过至少一焊线电性连接于第一基板110。
封装体140包覆第一基板110的上表面110u、电性连结元件120及芯片130且具有至少一开口140a及上表面140u，其中各开口140a露出对应的电性连结元件120，而封装体140的上表面140u远离第一基板110。开口140a由例如是激光形成，使封装体140的开口140a的内径D1大于电性连结元件120投影至开口140a的外径D2。此外，封装体140的开口140a的内径D1大于导电柱160的外径D3，使在对接步骤中，导电柱160可通过较大的开口140a进入到开口140a内。一实施例中，导电柱160的外径D3介于80至100微米之间，而开口140a的内径D1介于190至230微米之间。
电性连结元件120包含端部121，端部121并未与封装体140的开口140a的内侧壁接触，使黏合层180可通过开口140a包覆电性连结元件120的端部121，以黏合电性连结元件120。
封装体140可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。封装体140亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体140，例如是压缩成型(compression molding)、液态封装型(liquid encapsulation)、注射成型(injectionmolding)或转注成型(transfer molding)。
第二基板150例如是单层基板或多层基板。本例中，第二基板150本身为非主动元件，即，第二基板150不包含任何主动元件(如主动芯片或主动线路)，例如一印刷电路板(Printed Circuit Board)。另一例中，第二基板150可包含主动线路或主动芯片而成为主动元件。第二基板150具有相对的第一表面150b及第二表面150u，其中第一表面150b与第一基板110的上表面110u彼此相对。
导电柱160形成于第二基板150的第一表面150b并与电性连结元件120对接，使第二基板150通过导电柱160与电性连结元件120的对接而电性连接于第一基板110。导电柱160包括第一部分161及第二部分162，其中第一部分161于开口140a内，而第二部分162位于开口140a外，即突出于封装体140的上表面140u。由于导电柱160的第一部分161位于开口140a内，使得在电性连结元件120的回焊工艺中，熔化的电性连结元件120容易接触到导电柱160，而爬至包覆导电柱160(爬锡)。一实施例中，导电柱160的高度(H1+H2)介于25至35微米之间，其中第一部分161的高度H1介于5至15微米之间，而第二部分162的高度H2介于20至25微米之间。
电性接点170形成于第二基板150的第二表面150u上，并通过第二基板150内的导电孔(未绘示)及/或导电层(未绘示)与导电柱160电性连接。电性接点170可以是接垫、凸块或导电柱，本发明实施例是以接垫为例说明。电性接点170可作为半导体封装件100的输出/入接点，其数量及/或分布可相异或相同于导电柱160，以承接不同线路布局的芯片、半导体封装件或电路板的布置，使半导体封装件100及此些元件的设计更有弹性。例如，若省略第二基板150，那半导体封装件100只能以电性连结元件120与堆迭于其上的元件电性连接，因此反而限制了半导体封装件100及此元件的线路布局。反观本实施例，由于电性接点170的设计，可提升半导体封装件100的输出/入接点设计弹性及提升堆迭于第二基板150上方的元件的线路布局弹性
黏合层180是非导电胶(Non-conductive Paste,NCP)或非导电膜(Non-conductive Film,NCF)。黏合层180形成于封装体140的上表面140u与第二基板150之间并围绕导电柱160与电性连结元件120。具体来说，黏合层180直接包覆部分电性连结元件120及部分导电柱160。本例中，电性连结元件120的端部121的一部分1211位于开口140a内，而另一部分1212于回焊工艺中沿导电柱160往第二基板150的方向爬至(爬锡)突出超过开口140a，进而可包覆导电柱160的侧面。此外，黏合层180除了包覆电性连结元件120位于开口140a内的部分1211外，也包覆电性连结元件120的突出超过开口140a的部分1212，藉以黏合更多电性连结元件120的面积。
本例中，黏合层180直接包覆部分导电柱160。详细而言，导电柱160具有端面160e及环绕端面160e的侧面，其中侧面包括相对的第一侧面160s1与第二侧面160s2，且第二基板150的外侧面150s与第一侧面160s1的距离大于第二基板150的外侧面150s与第二侧面160s2的距离，也就是说，第一侧面160s1是朝向半导体封装件100内部的侧面，而第二侧面160s2是朝向半导体封装件100外部的侧面。以第一侧面160s1来说，其包含邻近端面160e的第一部分160s11及远离端面160e的第二部分160s12，其中电性连结元件120直接包覆导电柱160的端面160e及第一部分160s11，黏合层180直接包覆导电柱160的第二部分160s12，亦即，导电柱160的侧面同时被黏合层180及电性连结元件120包覆。
当电性连结元件120与导电柱160的接触面积愈多时，电性连结元件120与导电柱160之间的电性品质愈佳，但黏合层180与导电柱160的接触面积反而减少而导致黏合层180与导电柱160之间的结合性下降；相反地，当黏合层180与导电柱160的接触面积愈多时，黏合层180与导电柱160之间的结合性提升，但电性连结元件120与导电柱160的接触面积反而减少而导致电性连结元件120与导电柱160之间的电性品质下降。本例中，由于导电柱160的第一侧面160s1与黏合层180之间的接触面积较多(相较于第二侧面160s2)，故可提升导电柱160与黏合层180之间的黏合性及黏合层对导电柱的保护效果，例如在切割成单一封装结构的过程，可经由黏合层的吸收应力的功效及黏合层的黏结力，减少因机械应力而造成导电柱断裂的风险，或是在热工艺所产生的热应力也可因黏合层吸收应力而减少导电柱断裂的风险，并且，由于导电柱160的第二侧面160s2与电性连结元件120之间的接触面积较多(相较于第一侧面160s1)，故可提升导电柱160与电性连结元件120之间的电性品质。进一步地说，通过电性连结元件120与导电柱160的侧面的接触面积设计，可兼顾电性品质与黏合性。
此外，黏合层180黏合封装体140的上表面140u与第二基板150的第一表面150b，且相对于无黏合层的结构可降低半导体封装件100的翘曲量。此外，由于黏合层180接合封装体140的上表面140u与第二基板150的第一表面150b，在切割成单一封装结构的过程，可吸收切割时产生的应力且在第二基板150及封装体140之间具有黏合力，因此可减少第一基板110与封装体140之间剥离(peeling off)的风险。
黏合层180与第一基板110分别具有外侧面180s及110s，其中黏合层180的外侧面180s、第一基板110的外侧面110s与第二基板150的外侧面150s大致上对齐，如齐平。由于黏合层180连续地延伸于第一基板110的外侧面110s与第二基板150的外侧面150s之间，故提升半导体封装件100的强度，且相对于无黏合层的结构可减少半导体封装件100的翘曲量。
请参照图2，其绘示依照本发明实施例的半导体封装件的翘曲测试图。曲线S1表示已知不具有黏合层180的半导体封装件的翘曲量与测试温度的关，而曲线S2表示本实施例具有黏合层180的半导体封装件100的翘曲量与测试温度的关。由图可知，半导体封装件100的翘曲量明显降低。本发明以下实施例的半导体封装件的测试结果相似于图2，容此不再赘述。
请参照图3，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括第一基板110、至少一凸块115、至少一电性连结元件120、芯片130、封装体140、第二基板150、至少一导电柱160、至少一电性接点170及黏合层180。与图1的半导体封装件100不同的是，本实施例的黏合层180与导电柱160的第一侧面160s1的接触面积大于黏合层180与导电柱160的第二侧面160s2的接触面积。
请参照图4，其绘示依照本发明另一实施例的电性连结元件与导电柱的对接剖视图。与图1的半导体封装件100不同的是，半导体封装件300的电性连结元件320包括导电柱321及焊料322，其中焊料322形成于导电柱321的端面321e。在电性连结元件320与导电柱160对接后，焊料322直接包覆部分导电柱160。焊料322例如是预涂焊料，其于回焊前预形成于导电柱160的端面160e。另一例中，导电柱160的端面160e与导电柱321的端面321e可分别形成有焊料322。
请参照图5，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括第一基板110、至少一凸块115、至少一电性连结元件120、芯片130、封装体140、第二基板150、至少一导电柱160、至少一电性接点170及黏合层180。与图1的半导体封装件100不同的是，本实施例的电性连结元件120包覆导电柱160的端面160e的至少一部分，而黏合层180包覆导电柱160的整个侧面160s。
在电性连结元件120的回焊工艺中，由于黏合层180比电性连结元件120更早固化，故尚未固化的电性连结元件120受到已固化的黏合层180的阻挡，导致电性连结元件120与导电柱160的接触面积减少。电性连结元件120被黏合层180所局限的结构下，可减少电性连结元件120彼此因桥接(bridge)现象所产生短路(short)的问题。
请参照图6，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括第一基板110、至少一凸块115、至少一电性连结元件120、芯片130、封装体140、第二基板150、至少一导电柱160、至少一电性接点170及黏合层180。与图5的半导体封装件100不同的是，本实施例的电性连结元件120直接包覆导电柱160的端面160e及整个侧面160s，使黏合层180无法包覆到导电柱160的侧面160s，而仅能包覆到部分电性连结元件120。
在电性连结元件120的回焊工艺中，由于电性连结元件120比黏合层180更早固化，故尚未固化的黏合层180受到已固化的电性连结元件120的阻挡，导致黏合层180与导电柱160的接触面积减少，由于导电柱160与电性连结元件120之间的接触面积较多，故可提升导电柱160与电性连结元件120之间的电性品质。
请参照图7，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件600包括第一基板110、至少一凸块115、至少一电性连结元件120、芯片130、封装体140、第二基板150、至少一导电柱160、至少一电性接点170及黏合层180。与图1的半导体封装件100不同的是，本实施例的导电柱160形成于第一基板110，封装体140包覆部分导电柱160并具有露出导电柱160的开口140a。
此外，电性连结元件120包覆导电柱160的一部分。黏合层180形成于第一基板110与第二基板150之间，并包覆电性连结元件120及导电柱160的另一部分。本实施例的导电柱160与电性连结元件120的接触面积关相似于上述半导体封装件，容此不再赘述。
请参照图8A至8I，其绘示图1的半导体封装件的制造过程图。
如图8A所示，提供第一基板110，其中第一基板110具有上表面110u。
如图8A所示，可采用例如是表面黏贴技术(Surface-mount Technology,SMT)，设置至少一芯片130于第一基板110上表面110u上。
如图8B所示，可采用例如植球技术，形成至少一电性连结元件120于第一基板110的上表面110u。本步骤中，电性连结元件120的外形近似于圆球形。
如图8C所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体140包覆第一基板110的上表面110u、电性连结元件120及芯片130，其中封装体140覆盖电性连结元件120的端部121。
如图8D所示，采用例如是激光，形成至少一开口140a于封装体140，以露出电性连结元件120的端部121，其中端部121位于开口140a内，即，本步骤中电性连结元件120尚未突出于超过开口140a。
如图8E所示，提供第二基板150，第二基板150上形成有至少一导电柱160及至少一电性接点170。第二基板150具有相对的第一表面150b与第二表面150u，其中导电柱160形成于第一表面150b，而电性接点170形成于第二表面150u。
如图8F所示，可采用例如是涂布技术，形成黏合体180’于封装体140的上表面140u与第二基板150之间。本例中，黏合体180’是非导电胶，其是具有B阶段(B-stage)特性的热固性树脂。具有B阶段特性的黏合体180’可被加热软化，在液体中亦可溶胀，但不能完全溶解和熔融。此外，B阶段特性的黏合体180’外观上呈现半固态(例如呈果冻般胶态)，具有一定程度的稳定性不会轻易沾黏到其他物体，但尚未达到完全固化的相态(亦即C阶段)。另一例中，黏合体180’可以是非导电膜。当黏合体180’为非导电膜时，黏合体180’可被导电柱160刺穿而设于第二基板150上。其它实施例中，黏合体180’为非导电膜，非导电膜可设于第一基板110上，在后续的对接步骤中，导电柱160刺穿非导电膜而进入封装体140的开口140a，以与电性连结元件120对接。
此外，黏合体180’可位于数个电性连结元件120的中间区域，如此在后续的对接过程中，黏合体180’受压后才能往二侧流动而包覆电性连结元件120与导电柱160。
如图8G所示，对接第一基板110与第二基板150，使电性连结元件120与导电柱160对接并使黏合体180’于压力下黏合第一基板110及封装体140并围绕电性连结元件120与导电柱160。由于黏合体180’具有黏性，因此在对接过程中，第一基板110与第二基板150受到黏合体180’的黏性限制，使第一基板110与第二基板150不会过度偏位，如此，可提升电性连结元件120与导电柱160的对位精准度。
由于黏合体180’是由导电柱160的第一侧面160s1往第二侧面160s2的方向C1流动，因此黏合体180’会排挤电性连结元件120，导致电性连结元件120与导电柱160的第一侧面160s1的接触面积减少。由于导电柱160的第二侧面160s2不会直接受到黏合体180’的流动冲击，因此电性连结元件120覆盖导电柱160的第二侧面160s2的接触面积会大于电性连结元件120覆盖导电柱160的第一侧面160s1的接触面积。
对接后，导电柱160的第一部分161位于开口140a内，而第一部分161位于开口140a外。由于导电柱160的第一部分161位于开口140a内，使于电性连结元件120的回焊工艺中，熔化的电性连结元件120容易接触到导电柱160，而爬至包覆导电柱160。
对接后，第一基板110的上表面110u与第二基板150的第一表面150b的间距H3大于第一基板110的上表面110u与芯片130的上表面130u的距离H4。此一来，在对接过程中，芯片130的上表面130u不致干涉第二基板150的第一表面150b，使黏合体180’可顺利地流动于芯片130的上表面130u与第二基板150的第一表面150b之间。
在回焊电性连结元件120的工艺中，第一基板110或第二基板150可先预热至第一温度，此第一温度低于电性连结元件120的熔点；于第一基板110与第二基板150对接后，再加热第一基板110或第二基板150至第二温度，此第二温度的高于电性连结元件120的熔点，以熔化电性连结元件120。由于在对接前已先预热至第一温度，故对接后的加热可较缓和，进而可降低对半导体元件的伤害。当电性连结元件120是锡焊料时，第一温度例如是摄氏150度，而第二温度例如是摄氏300度。
然后，持续加热黏合体180’，让黏合体180’完全熟化至C阶段而固化，以形成黏合层180。一实施例中，可以约摄氏165度持续加热黏合体180’约三十分钟。C阶段是热固性树脂反应的最终阶段，该阶段的材料不能熔融和溶解，其外观呈现固态。
如图8H所示，形成至少一凸块115于第一基板110的下表面110b；然后，回焊凸块115。由于黏合层180于凸块115的回焊步骤前就已经固化，故于凸块115的回焊步骤中，黏合层180不会软化而能阻挡相邻二电性连结元件120的流动，进而可避免相邻二电性连结元件140因为流动的电性短路。详细来说，若无黏合层180的设计，电性连结元件120于凸块115的回焊步骤中仍会熔化而流动至邻近的电性连结元件120而导致短路。
如图8I所示，以例如是刀具或激光，形成至少一切割道P经过第二基板150、黏合层180、封装体140与第一基板110，以形成至少一如图1所示的半导体封装件100。切割过程中产生的应力会使第二基板150与封装体140之间发生剥离的风险。然由于黏合层180可吸收切割时产生的应力且于第二基板150及封装体140之间产生黏合力，故可减少第二基板150与封装体140之间的剥离。切割后，第二基板150、黏合层180、封装体140与第一基板110分别形成外侧面150s、180s、140s与110s，其中外侧面150s、180s、140s与110s大致上对齐，如齐平。
半导体封装件200、300、400及500的制造方法相似于半导体封装件100，容此不再赘述。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (22)

1.一种半导体封装件，其特征在于，包括：
一第一基板，包含一表面；
一电性连结元件，形成于该第一基板的该表面；
一封装体，包覆该第一基板的该表面及该电性连结元件且包含一开口及一表面，其中该开口露出该电性连结元件，且该封装体的该表面远离该第一基板；
一第二基板，包含第一表面及第二表面，该第二表面远离该第一表面，其中该第二基板的该第一表面与该第一基板的该表面彼此相对；
一导电柱，形成于该第二基板的第一表面上并与该电性连结元件对接；
一电性接点，形成于该第二基板的该第二表面，与该导电柱电性连结；
一黏合层，形成于该封装体的该表面与该第二基板之间并围绕该导电柱与该电性连结元件，以及
一芯片，其中该封装体包覆该芯片。
2.如权利要求1所述的半导体封装件，其特征在于，该电性连结元件是焊料凸块。
3.如权利要求1所述的半导体封装件，其特征在于，该电性连结元件包括：
一导电柱；以及
一焊料，形成于该电性连结元件的该导电柱的端面。
4.如权利要求1所述的半导体封装件，其特征在于，该导电柱部分位于该封装体的该开口内。
5.如权利要求1所述的半导体封装件，其特征在于，该黏合层直接包覆部分该导电柱与部分该电性连结元件。
6.如权利要求5所述的半导体封装件，其特征在于，该导电柱包含一端面及环绕该端面的一侧面，该侧面包含邻近该端面的一第一部份及远离该端面的一第二部分，其中该电性连结元件直接包覆该导电柱的该端面及该侧面的该第一部分，该黏合层直接包覆该导电柱的该侧面的该第二部分。
7.如权利要求1所述的半导体封装件，其特征在于，该导电柱包含一端面及环绕该端面的一侧面，其中该电性连结元件直接包覆该导电柱的该端面，该黏合层直接包覆该导电柱的整个该侧面。
8.如权利要求1所述的半导体封装件，其特征在于，该电性连结元件直接包覆该导电柱的整个侧面，其中该黏合层直接包覆部分该电性连结元件。
9.如权利要求1所述的半导体封装件，其特征在于，该第二基板具有一外侧面，该导电柱具有一第一侧面及一第二侧面，其中该第二基板的该外侧面与该第一侧面的距离大于该第二基板的该外侧面与该第二侧面的距离，该电性连结元件与该第一侧面接触的面积小于该电性连结元件与该第二侧面接触的面积。
10.如权利要求1所述的半导体封装件，其特征在于，该第二基板具有一外侧面，该导电柱具有一第一侧面及一第二侧面，其中该第二基板的该外侧面与该第一侧面的距离大于该第二基板的该外侧面与该第二侧面的距离，该黏合层与该第一侧面接触的面积大于该黏合层与该第二侧面接触的面积。
11.如权利要求1所述的半导体封装件，其特征在于，该黏合层是非导电胶或非导电膜。
12.如权利要求1所述的半导体封装件，其特征在于，更包括：
一芯片，设于该第一基板与该第二基板之间，并受到该封装体的包覆。
13.如权利要求1所述的半导体封装件，其特征在于，该第一基板、该第二基板与该黏合层各具有一外侧面，该黏合层的该外侧面、该第一基板的该外侧面与该第二基板的该外侧面对齐。
14.一种半导体封装件，其特征在于，包括：
一第一基板，包含一表面；
一第二基板，包含第一表面及第二表面，该第二表面远离该第一表面，其中该第二基板的该第一表面与该第一基板的该表面彼此相对；
一电性连结元件，形成于该第二基板的该第一表面；
一导电柱，形成于该第一基板的该表面上并与该电性连结元件对接；
一封装体，包覆该第一基板的该表面及该导电柱且具有一开口及一表面，其中该开口露出该导电柱，且该封装体的该表面远离该第一基板的该表面；
一电性接点，形成于该第二基板的该第二表面，与该电性连结元件电性连接；
一黏合层，形成于该封装体的该表面与该第二基板之间并围绕该导电柱与该电性连结元件，以及
一芯片，其中该封装体包覆该芯片。
15.一种半导体封装件的制造方法，其特征在于，包括：
提供一第一基板，包含一表面；
形成一电性连结元件于该第一基板的该表面上；
形成一封装体包覆该第一基板的该表面及该电性连结元件，其中该封装体覆盖该电性连结元件的端部；
形成一开口于该封装体，以露出该电性连结元件的该端部；
提供一第二基板，该第二基板上形成有一导电柱；
形成一黏合体于该封装体与该第二基板之间；
对接该第一基板与该第二基板，使该电性连结元件与该导电柱对接并使该黏合体于压力下黏合该第一基板及该封装体并围绕该电性连结元件与该导电柱；以及固化该黏合体形成一黏合层。
16.如权利要求15所述的制造方法，其特征在于，于提供该第一基板的步骤中，该电性连结元件是焊料凸块。
17.如权利要求15所述的制造方法，其特征在于，于对接该第一基板与该第二基板的步骤中，该导电柱部分位于该封装体的该开口内。
18.如权利要求15所述的制造方法，其特征在于，于对接该第一基板与该第二基板的步骤中，该黏合层直接包覆部分该导电柱与部分该电性连结元件。
19.如权利要求15所述的制造方法，其特征在于，于形成该黏合体于该第一基板与该第二基板之间的步骤中，该黏合体是非导电胶。
20.如权利要求15所述的制造方法，其特征在于，于形成该黏合体于该第一基板与该第二基板之间的步骤中，该黏合体是具有可流动性的胶体。
21.如权利要求15所述的制造方法，其特征在于，更包括：
设置一芯片于该第一基板上；
于形成该封装体包覆该第一基板的该表面及该电性连结元件的步骤中，该封装体更包覆该芯片。
22.如权利要求15所述的制造方法，其特征在于，于固化该黏合体形成该黏合层的步骤前，该制造方法更包括：
预热该第一基板至一第一温度，该第一温度低于该电性连结元件的熔点；
于对接该第一基板与该第二基板的步骤更包括：
加热该第一基板至一第二温度，其中该第二温度高于该第一温度且高于该电性连结元件的熔点。
CN201310319904.6A 2013-07-26 2013-07-26 半导体封装件及其的制造方法 Active CN104347547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310319904.6A CN104347547B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310319904.6A CN104347547B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Publications (2)

Publication Number Publication Date
CN104347547A CN104347547A (zh) 2015-02-11
CN104347547B true CN104347547B (zh) 2018-03-02

Family

ID=52502849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310319904.6A Active CN104347547B (zh) 2013-07-26 2013-07-26 半导体封装件及其的制造方法

Country Status (1)

Country Link
CN (1) CN104347547B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053840A1 (ja) * 2017-09-14 2019-03-21 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法
US10741482B2 (en) * 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254876A (zh) * 2010-05-21 2011-11-23 松下电器产业株式会社 半导体装置及半导体装置单元
CN102347250A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 凸块结构的形成方法及装置
CN102349141A (zh) * 2009-03-12 2012-02-08 纳美仕股份有限公司 底部填充材料和电子元件的安装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
KR20130046273A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 패키지
CN103311192A (zh) * 2013-06-25 2013-09-18 华进半导体封装先导技术研发中心有限公司 细间距pop式封装结构和封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102349141A (zh) * 2009-03-12 2012-02-08 纳美仕股份有限公司 底部填充材料和电子元件的安装方法
CN102254876A (zh) * 2010-05-21 2011-11-23 松下电器产业株式会社 半导体装置及半导体装置单元
CN102347250A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 凸块结构的形成方法及装置

Also Published As

Publication number Publication date
CN104347547A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
JP5814859B2 (ja) 半導体装置とその製造方法
TWI414049B (zh) 半導體裝置之製造方法
JP5676826B2 (ja) 磁気センサの製造方法
TW200930190A (en) Module, curcuit board and method of manufacturing module
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN101673790A (zh) 发光二极管及其制造方法
CN101657891A (zh) 凸面管芯连接方法
CN107564872A (zh) 一种具备高散热扇出型封装结构的芯片及其制作方法
CN104347547B (zh) 半导体封装件及其的制造方法
CN108321142A (zh) 半导体封装件及其的制造方法
CN108022887A (zh) 一种柔性封装结构及其制备方法、可穿戴设备
TW201106435A (en) Package structure and package process
CN104347532B (zh) 半导体封装件及其制造方法
CN111696874A (zh) 芯片封装结构及其制作方法
CN206505948U (zh) 一种高防潮性的片式led器件及其显示屏
CN105552044B (zh) 表面安装型电阻桥的封装结构和封装工艺
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
JPH0551179B2 (zh)
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
CN207458943U (zh) 摄像模组及其感光组件
CN108281398A (zh) 半导体封装件及其制造方法
TWI343100B (en) Laminate substrate and chip package utilizing the substrate
TWI252568B (en) Device and method for cavity-down package
TWI354358B (en) Substrate and chip package for lessening warpage
CN210778675U (zh) 一种发光元器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant