JP2011044496A - 半導体デバイス及びそれを用いた半導体装置 - Google Patents

半導体デバイス及びそれを用いた半導体装置 Download PDF

Info

Publication number
JP2011044496A
JP2011044496A JP2009190385A JP2009190385A JP2011044496A JP 2011044496 A JP2011044496 A JP 2011044496A JP 2009190385 A JP2009190385 A JP 2009190385A JP 2009190385 A JP2009190385 A JP 2009190385A JP 2011044496 A JP2011044496 A JP 2011044496A
Authority
JP
Japan
Prior art keywords
semiconductor device
protective film
bump
barrier metal
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009190385A
Other languages
English (en)
Inventor
Sumiaki Nakano
純章 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009190385A priority Critical patent/JP2011044496A/ja
Priority to PCT/JP2010/001169 priority patent/WO2011021317A1/ja
Publication of JP2011044496A publication Critical patent/JP2011044496A/ja
Priority to US13/396,840 priority patent/US20120139107A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプ及びアンダーバリアメタル等の界面全体において、接合強度を向上させることにより、信頼性が高い半導体デバイス及びそれを用いた半導体装置を得られるようにする。
【解決手段】半導体デバイスは、基板５の上に形成された電極パッド４と、基板５及び電極パッド４の上に形成され、電極パッド４を露出する第１の開口部を有する第１の保護膜３と、電極パッド４の上に、第１の保護膜３における第１の開口部の周縁部を覆うように形成されたアンダーバリアメタル２と、アンダーバリアメタル２の上に形成されたバンプ６とを備えている。アンダーバリアメタル２の周縁部におけるアンダーバリアメタル２と第１の保護膜３との接触角は９０°以下とし、バンプ６の周縁部におけるバンプ６とアンダーバリアメタル２との接触角は９０°以下とする。
【選択図】図１

Description

本発明は、半導体デバイス及びそれを用いた半導体装置に関し、特に、アンダーバリアメタル及びバンプを備える半導体デバイス及びそれを用いた半導体装置に関する。
半導体装置の実装技術の分野では、チップサイズパッケージ（Chip Size Package：ＣＳＰ）及びフリップチップ等のように、基板にバンプ電極を形成することが行われている。一般に、バンプ電極は、パッシベーション膜、バンプが接合されるアンダーバリアメタル（Under Barrier Metal：ＵＢＭ）及び基板の最表面を保護する保護膜等を備えている。バンプをＵＢＭの上に形成する代表的な方法は、印刷方式、めっき方式及びバンプ材料搭載法等がある。ＵＢＭ及びバンプとそれぞれの下地膜との接合強度を向上させることは、半導体装置の信頼性の向上のために重要である。
ＵＢＭの剥がれ及びこれに付随するバンプの信頼性の低下を避けるバンプ電極の構造が、例えば特許文献１等に提示されている。
従来のバンプ電極の構造において、基板の上には、第１の開口部を有し且つ無機材料からなる第１の絶縁膜及び第１の開口部と対応する位置に第２の開口部を有し且つ有機材料からなる第２の絶縁膜が順次形成されている。基板の上における第１の開口部及び第２の開口部にＵＢＭが形成され、ＵＢＭは第１の絶縁膜の上に達し、ＵＢＭの周縁部は第２の絶縁膜の上に位置する。ＵＢＭの上にはバンプが形成されている。ここで、第１の開口部を決定する第１の絶縁膜の周縁部及び第２の開口部を決定する第２の絶縁膜の周縁部はスロープを有し、第１の開口部を決定する第１の絶縁膜の周縁部のスロープは、４５°以下の角度をもって傾斜するように形成されている。このようにすると、ＵＢＭが部分的に薄くなったり、段差部分においてＵＢＭが割れたりするといった問題を回避できて、バンプを備える半導体装置の信頼性を確保することができる。
特開２００６−１９５５０号公報
前記従来技術において、ＵＢＭの内周部からの破壊を防ぐことによりバンプの接合信頼性を向上させる手段が提案されているものの、ＵＢＭ及びバンプの周縁部からの破壊を防ぐ手段については提案されていない。このため、その効果は極めて限定的な範囲であり、従来技術により信頼性が高い半導体デバイスを得ることは困難である。
本発明は、前記従来の問題に鑑み、その目的は、バンプ及びＵＢＭ等の界面全体において、接合強度を向上させることにより、信頼性が高い半導体デバイス及びそれを用いた半導体装置を得られるようにすることにある。
前記の目的を達成するために、本発明は、半導体デバイスを、アンダーバリアメタルの周縁部におけるアンダーバリアメタルと保護膜との接触角は９０°以下である構成とする。
具体的に、本発明に係る第１の半導体デバイスは、基板の上に形成された電極パッドと、基板及び電極パッドの上に形成され、電極パッドを露出する第１の開口部を有する第１の保護膜と、電極パッドの上に、第１の保護膜における第１の開口部の周縁部を覆うように形成されたアンダーバリアメタルと、アンダーバリアメタルの上に形成されたバンプとを備え、アンダーバリアメタルの周縁部におけるアンダーバリアメタルと第１の保護膜との接触角は９０°以下であり、バンプの周縁部におけるバンプとアンダーバリアメタルとの接触角は９０°以下であることを特徴とする。
本発明に係る第１の半導体デバイスによると、アンダーバリアメタルの周縁部におけるアンダーバリアメタルと第１の保護膜との接触角は９０°以下であり、バンプの周縁部におけるバンプとアンダーバリアメタルとの接触角は９０°以下である。このため、アンダーバリアメタル及びバンプとそれぞれの下地膜との間にかかる応力集中を緩和することができるため、アンダーバリアメタル及びバンプとそれぞれの下地膜との剥離を防ぐことができるので、信頼性が高い半導体デバイスを得ることができる。
本発明に係る第１の半導体デバイスにおいて、第１の保護膜における第１の開口部の外径は、電極パッドの外径以下であることが好ましい。
このようにすると、電極パッド及び保護膜等の膜が半導体デバイスから剥離することを防ぐことができる。
本発明に係る第１の半導体デバイスは、第１の保護膜の上に形成され、第１の保護膜の第１の開口部を含む位置に第２の開口部を有する第２の保護膜をさらに備えていてもよい。
本発明に係る第２の半導体デバイスは、基板の上に形成された電極パッドと、基板及び電極パッドの上に形成され、電極パッドを露出する第１の開口部を有する第１の保護膜と、第１の保護膜の上に形成され、第１の保護膜の第１の開口部を含む位置に第２の開口部を有する第２の保護膜と、電極パッドの上に、第１の保護膜の第１の開口部及び第２の保護膜の第２の開口部の各周縁部をそれぞれ覆うように形成されたアンダーバリアメタルと、アンダーバリアメタルの上に形成されたバンプとを備え、アンダーバリアメタルの周縁部におけるアンダーバリアメタルと第２の保護膜との接触角は９０°以下であり、バンプの周縁部におけるバンプとアンダーバリアメタルとの接触角は９０°以下であることを特徴とする。
本発明に係る第２の半導体デバイスによると、アンダーバリアメタルの周縁部におけるアンダーバリアメタルと第２の保護膜との接触角は９０°以下であり、バンプの周縁部におけるバンプとアンダーバリアメタルとの接触角は９０°以下である。このため、アンダーバリアメタル及びバンプとそれぞれの下地膜との間にかかる応力集中を緩和することができるため、アンダーバリアメタル及びバンプ等の剥離を防ぐことができるので、信頼性が高い半導体デバイスを得ることができる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスにおいて、第２の保護膜における第２の開口部の外径は、電極パッドの外径以下であることが好ましい。
このようにすると、電極パッド及び保護膜等の膜が半導体デバイスから剥離することを防ぐことができる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスにおいて、第２の保護膜は、ポリイミドからなることが好ましい。
このようにすると、電極パッド、アンダーバリアメタル及びバンプ等の各層が半導体デバイスから剥離することを防ぐ効果を増大できる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスにおいて、第１の保護膜は、窒化ケイ素からなることが好ましい。
このようにすると、電極パッド、アンダーバリアメタル及びバンプ等の各層が半導体デバイスから剥離することを防ぐ効果を増大できる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスは、バンプの平面形状は、円形であることが好ましい。
このようにすると、平面形状が四角形等の角部を有するバンプと比較し、一点に応力が集中することを避けることができるため、バンプ等が半導体デバイスから剥離することを防ぐ効果を増大できる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスは、アンダーバリアメタルの平面形状は、円形であることが好ましい。
このようにすると、平面形状が四角形等の角部を有するアンダーバリアメタルと比較し、一点に応力が集中することを避けることができるため、アンダーバリアメタル等が半導体デバイスから剥離することを防ぐ効果を増大できる。
本発明に係る第１の半導体デバイス及び第２の半導体デバイスにおいて、電極パッドは、格子状に配列されていることが好ましい。
このようにすると、バンプを狭ピッチで且つ多数配列することができる。
本発明に係る半導体装置は、上記の半導体デバイスのうちのいずれかと、その半導体デバイスがフリップチップ実装された実装基板とを備えていることを特徴とする。
本発明に係る半導体装置によると、上記の半導体デバイスのうちのいずれかをフリップチップ実装しているため、バンプを実装形態の高密度化に対応させることができるので、信頼性が高い半導体装置を得ることができる。
本発明に係る半導体デバイス及びそれを用いた半導体装置によると、アンダーバリアメタル及びバンプとそれぞれの下地膜との接合強度を向上できるため、信頼性が高い半導体デバイス及びそれを用いた半導体装置を得ることができる。
（ａ）は本発明の一実施形態に係る半導体デバイスを示す平面図であり、（ｂ）は本発明の一実施形態に係る半導体デバイスを示す断面図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る半導体デバイスにおけるアンダーバリアメタルの周縁部の周辺の詳細を示す断面図である。 本発明の一実施形態の第１の変形例に係る半導体デバイスにおけるアンダーバリアメタルの周縁部の周辺の詳細を示す断面図である。 本発明の一実施形態の第２の変形例に係る半導体デバイスを示す平面図である。 本発明の一実施形態に係る半導体装置を示す断面図である。
本発明の一実施形態に係る半導体デバイスについて、図１〜図４を参照しながら説明する。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る半導体デバイスにおいて、半導体基板５の上に電極パッド４が形成されている。また、半導体基板５及び電極パッド４の周縁部を覆うように、例えば窒化ケイ素（Ｓｉ３Ｎ４）からなる第１の保護膜３が形成され、第１の保護膜３は、電極パッド４を露出する開口部を有している。第１の保護膜３の上には、例えばポリイミドからなる第２の保護膜１が形成され、第２の保護膜１は、電極パッド４を露出する開口部を有している。電極パッド４の上には、第１の保護膜３における開口部の周縁部を覆うようにアンダーバリアメタル（ＵＢＭ）２が形成されている。ＵＢＭ２の上には、バンプ６が形成されている。
ＵＢＭ２の周縁部におけるＵＢＭ２と第１の保護膜３との接触角は９０°以下であり、バンプ６の周縁部におけるバンプ６とＵＢＭ２との接触角も９０°以下である。
バンプ６の周縁部におけるバンプ６とＵＢＭ２との接触角において、図２（ａ）に示すように、バンプ６の周縁部がＵＢＭ２の基板面と平行な上面の上に位置する場合は、図中のθ１が９０°以下であればよい。一方、図２（ｂ）に示すように、バンプ６の周縁部がＵＢＭ２の側面の上に位置する場合は、図中のθ２が９０°以下であればよい。この際、第１の保護膜３とＵＢＭ２との接触角と、θ２との和が９０°以下となるようにθ２を決定すればなおよい。
一般に、材料の断面形状が大きく変化する部分において、破断強さ及び疲れ強さが著しく減少するノッチ効果という現象が起こることが知られている。本実施形態に係る半導体デバイスによると、ＵＢＭ２及びバンプ６を上記のように接触角が９０°以下となるように形成することにより、ＵＢＭ２及びバンプ６とそれぞれの下地膜との間にかかる応力集中を緩和することが可能となるため、ＵＢＭ２及びバンプ６がそれぞれの下地膜から剥離することを防ぐことができる。また、Ｓｉ３Ｎ４からなる第１の保護膜３の上にポリイミドからなる第２の保護膜１が形成されることにより、物理的な押さえ込み効果が高まり、電極パッド４及びＵＢＭ２等の各層が半導体デバイスから剥離することをさらに抑制することができる。
本実施形態においては、第２の保護膜１が形成されているが、第２の保護膜１が形成されていなくても本発明の目的を達成することができる。
最表膜である第２の保護膜１の開口部の外径は、電極パッド４の外径以下であることが好ましい。このようにすると、バンプ６の周辺構造の強度が増大する。例えば、バンプ６、ＵＢＭ２及び電極パッド４の接合強度が比較的に強固であっても、それらのさらに下に超低誘電率（extreme low-k：ＥＬＫ）膜等の脆弱膜が設けられていると、横方向又は縦方向からの応力の印加時にバンプ６、ＵＢＭ２及び電極パッド４が一体となって半導体デバイスから剥離するおそれがある。このような破壊を防止するために、最表膜である第２の保護膜１の開口部の外径が電極パッド４の外径内に収まる形状に形成することが望ましい。ここで、第２の保護膜１が形成されていない場合は、第１の保護膜３の開口部の外径が電極パッド４の外径以下であることが好ましい。
バンプ６は、図１（ａ）に示すように、平面形状を円形とすることが好ましい。このようにすると、平面形状が四角形等の角部を有するバンプ６と比較して、一点に応力が集中することを避けることができるため、バンプ６がＵＢＭ２から剥離することを防ぐことが可能となる。
同様に、ＵＢＭ２は平面形状を円形とすることが好ましい。このようにすると、平面形状が四角形等の角部を有するＵＢＭ２と比較し、一点に応力が集中することを避けることができるため、ＵＢＭ２が電極パッド４及び第１の保護膜３から剥離することを防ぐことが可能となる。
図３に示すように、ＵＢＭ２は、第１の保護膜３のみでなく第２の保護膜１における開口部の周縁部を覆うように形成されていてもよい。このようにすると、ＵＢＭ２の下地膜（第２の保護膜１）との密着性が向上するため、ＵＢＭ２が電極パッド４及び第１の保護膜３から剥離することを防ぐ効果が増大する。
図４に示すように、半導体基板５の上に複数の電極パッド４を格子状に配列し、それぞれの電極パッド４に上記のように、第１の保護膜３、第２の保護膜１、ＵＢＭ２及びバンプ６を形成してもよい。
次に、本発明の一実施形態に係る半導体装置について、図５を参照しながら説明する。
本発明の一実施形態に係る半導体装置は、実装基板に、図４に示す半導体デバイスをフリップチップ実装することにより形成されている。
具体的には、図５に示すように、実装基板７の上面に、本実施形態の半導体デバイスがバンプ形成面側を下に向けて設けられている。ここで、実装基板７は、バンプ６と接合している。
本発明の一実施形態に係る半導体装置によると、半導体デバイスを実装形態の高密度化に対応しながら応用できる半導体装置を得ることができる。
本実施形態に係る半導体デバイスは、例えば、以下のように形成することができる。
半導体基板５のバンプ形成面側の上にアルミニウム等からなる電極パッド４を形成し、半導体基板５のバンプ形成面及び電極パッド４を覆うようにＳｉ３Ｎ４等からなる第１の保護膜３を形成する。続いて、第１の保護膜３を選択的に除去して電極パッド４の一部を露出する開口部を形成する。
次に、スピンナを用いて、電極パッド４及び第１の保護膜３の上に、例えばポリイミドを均一に塗布する。続いて、プリベーク（７０℃で５０秒、９０℃で５０秒及び１０５℃で１１０秒）を行い、その後に、電極パッド４と同程度の径の開口部を形成できるパターンに露光する。次に、現像前ベーク（８０℃で５０秒）を行い、その後に、現像及びキュア（１４０℃で１７０秒及び３５０℃で３６００秒）を順次行うことにより、開口部を有する第２の保護膜１を形成する。なお、第２の保護膜１は、ポリイミドに代えてベンゾオキサゾール又はシリコーン系の樹脂材料等を用いてもよい。
次に、開口部に厚さが１×１０−３ｍｍ〜７×１０−３ｍｍ程度のＵＢＭ２を、例えば以下のように形成する。電極パッド４の表面をソフトエッチングして酸化膜を除去した後、ジンケート処理液に浸漬して亜鉛粒子を析出させ、続いて、無電解ニッケル（Ｎｉ）めっき液に浸漬して電極パッド４の上に厚さが５×１０−３ｍｍ程度のＮｉ膜を形成する。さらに、無電解金（Ａｕ）めっき液に浸漬して、Ｎｉ膜の上に厚さが５×１０−５ｍｍ程度のフラッシュＡｕめっきを形成してもよい。
次に、ＵＢＭ２の上にバンプ６を形成する。バンプ６は、ボールマウント法、めっき法又はディスペンス法等の方法により形成できる。例えば、ボールマウント法を用いる場合、ＵＢＭ２と対応する位置に開口部を有する厚さが０．０２ｍｍ〜０．０４ｍｍ程度の金属板からなる印刷マスクを準備する。半導体基板５のバンプ形成面の全体を印刷マスクによって覆った後、ゴム製又は金属製のスキージを用いて、ＵＢＭ２の表面にフラックスを印刷する。次に、ＵＢＭ２と対応する位置に開口部を有する搭載マスクを用いて、フラックスが印刷されたＵＢＭ２の上にバンプ材料を設ける。次に、バンプ材料が設けられた半導体基板５を熱処理して、バンプ材料を溶融することによりバンプ材料をＵＢＭ２と接合する。上記プロセスにおいて、ＵＢＭ２の上に印刷したフラックスは、バンプ材料の保持及び再溶解（リフロー）時における酸化膜の除去の２つの機能を主に有する。このため、フラックスは、ロジン系又は水溶性フラックス等を用いることができ、特にハロゲンフリータイプのロジン系フラックスを用いることが好ましい。バンプ材料は、錫、銀及び銅等のはんだ材料からなるはんだボール等が好ましいが、他の組成の材料を用いてもよい。バンプ材料の大きさは、径が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましく、バンプ材料が球形でない場合には、長手方向の幅と短手方向の幅との平均値が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましい。しかしながら、これに限定する必要は無く、リフローの後、ＵＢＭ２の上に形成されるバンプ６の周縁部におけるバンプ６とＵＢＭ２との接触角が９０°以下となるために必要な量の材料を準備すればよい。
本発明に係る半導体デバイス及びそれを用いた半導体装置は、アンダーバリアメタル及びバンプとそれぞれの下地膜との接合強度を向上できるため、信頼性が高い半導体デバイス及びそれを用いた半導体装置を得ることができ、特に、アンダーバリアメタル及びバンプを備える半導体デバイス及びそれを用いた半導体装置等に有用である。
１ 第２の保護膜
２ アンダーバリアメタル（ＵＢＭ）
３ 第１の保護膜
４ 電極パッド
５ 半導体基板
６ バンプ
７ 実装基板

Claims (11)

  1. 基板の上に形成された電極パッドと、
    前記基板及び電極パッドの上に形成され、前記電極パッドを露出する第１の開口部を有する第１の保護膜と、
    前記電極パッドの上に、前記第１の保護膜における第１の開口部の周縁部を覆うように形成されたアンダーバリアメタルと、
    前記アンダーバリアメタルの上に形成されたバンプとを備え、
    前記アンダーバリアメタルの周縁部における前記アンダーバリアメタルと前記第１の保護膜との接触角は９０°以下であり、
    前記バンプの周縁部における前記バンプと前記アンダーバリアメタルとの接触角は９０°以下であることを特徴とする半導体デバイス。
  2. 前記第１の保護膜における第１の開口部の外径は、前記電極パッドの外径以下であることを特徴とする請求項１に記載の半導体デバイス。
  3. 前記第１の保護膜の上に形成され、前記第１の保護膜の第１の開口部を含む位置に第２の開口部を有する第２の保護膜をさらに備えていることを特徴とする請求項１又は２に記載の半導体デバイス。
  4. 基板の上に形成された電極パッドと、
    前記基板及び電極パッドの上に形成され、前記電極パッドを露出する第１の開口部を有する第１の保護膜と、
    前記第１の保護膜の上に形成され、前記第１の保護膜の第１の開口部を含む位置に第２の開口部を有する第２の保護膜と、
    前記電極パッドの上に、前記第１の保護膜の第１の開口部及び第２の保護膜の第２の開口部の各周縁部をそれぞれ覆うように形成されたアンダーバリアメタルと、
    前記アンダーバリアメタルの上に形成されたバンプとを備え、
    前記アンダーバリアメタルの周縁部における前記アンダーバリアメタルと前記第２の保護膜との接触角は９０°以下であり、
    前記バンプの周縁部における前記バンプと前記アンダーバリアメタルとの接触角は９０°以下であることを特徴とする半導体デバイス。
  5. 前記第２の保護膜における第２の開口部の外径は、前記電極パッドの外径以下であることを特徴とする請求項３又は４に記載の半導体デバイス。
  6. 前記第２の保護膜は、ポリイミドからなることを特徴とする請求項３〜５のうちのいずれか１項に記載の半導体デバイス。
  7. 前記第１の保護膜は、窒化ケイ素からなることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体デバイス。
  8. 前記バンプの平面形状は、円形であることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体デバイス。
  9. 前記アンダーバリアメタルの平面形状は、円形であることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体デバイス。
  10. 前記電極パッドは、格子状に配列されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体デバイス。
  11. 請求項１〜１０のいずれか１項に記載の半導体デバイスと、
    前記半導体デバイスがフリップチップ実装された実装基板とを備えていることを特徴とする半導体装置。
JP2009190385A 2009-08-19 2009-08-19 半導体デバイス及びそれを用いた半導体装置 Withdrawn JP2011044496A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009190385A JP2011044496A (ja) 2009-08-19 2009-08-19 半導体デバイス及びそれを用いた半導体装置
PCT/JP2010/001169 WO2011021317A1 (ja) 2009-08-19 2010-02-23 半導体デバイス及びそれを用いた半導体装置
US13/396,840 US20120139107A1 (en) 2009-08-19 2012-02-15 Semiconductor chip and semiconductor device using the chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190385A JP2011044496A (ja) 2009-08-19 2009-08-19 半導体デバイス及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2011044496A true JP2011044496A (ja) 2011-03-03

Family

ID=43606779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190385A Withdrawn JP2011044496A (ja) 2009-08-19 2009-08-19 半導体デバイス及びそれを用いた半導体装置

Country Status (3)

Country Link
US (1) US20120139107A1 (ja)
JP (1) JP2011044496A (ja)
WO (1) WO2011021317A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044986A (ja) * 2012-08-24 2014-03-13 Tdk Corp 端子構造及び半導体素子
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
JP2019514075A (ja) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｔｆｔ基板の断線修復方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492896B2 (en) * 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
US8896112B2 (en) * 2013-03-15 2014-11-25 Oracle International Corporation Multi-chip module with self-populating positive features
US9070721B2 (en) * 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
CN106104799B (zh) * 2014-03-28 2020-03-06 英特尔公司 用于emib芯片互连的方法和过程

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477230U (ja) * 1990-11-16 1992-07-06

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044986A (ja) * 2012-08-24 2014-03-13 Tdk Corp 端子構造及び半導体素子
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
JP2019514075A (ja) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｔｆｔ基板の断線修復方法

Also Published As

Publication number Publication date
WO2011021317A1 (ja) 2011-02-24
US20120139107A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
WO2011021317A1 (ja) 半導体デバイス及びそれを用いた半導体装置
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
JP5118300B2 (ja) 半導体装置及びその製造方法
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
TWI582937B (zh) 封裝結構
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
TWI376021B (en) Flip chip semiconductor package and fabrication method thereof
JP2007012678A (ja) 半導体装置の製造方法
US20130026629A1 (en) Semiconductor device, semiconductor device unit, and semiconductor device production method
US20180247906A1 (en) Methods of forming semiconductor structures having a patterned surface structure
US8883627B2 (en) Method for chip packaging
TW201511203A (zh) 半導體裝置
US8575749B2 (en) Semiconductor device and method for fabricating the same
US6468892B1 (en) Front side coating for bump devices
JP2010251631A (ja) 基板構造及び半導体装置
WO2011074158A1 (ja) 半導体チップ及び該半導体チップを備えた半導体装置
JP4865913B2 (ja) 半導体基板構造及び半導体装置
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2011082363A (ja) 電子部品および電子機器
JP4853609B2 (ja) 半導体装置の製造方法
JP2009135345A (ja) 半導体装置及びその製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP2011040471A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120713

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130603