JP2010251631A - 基板構造及び半導体装置 - Google Patents

基板構造及び半導体装置 Download PDF

Info

Publication number
JP2010251631A
JP2010251631A JP2009101652A JP2009101652A JP2010251631A JP 2010251631 A JP2010251631 A JP 2010251631A JP 2009101652 A JP2009101652 A JP 2009101652A JP 2009101652 A JP2009101652 A JP 2009101652A JP 2010251631 A JP2010251631 A JP 2010251631A
Authority
JP
Japan
Prior art keywords
bump
layer
ubm layer
electrode
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009101652A
Other languages
English (en)
Inventor
Sumiaki Nakano
純章 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009101652A priority Critical patent/JP2010251631A/ja
Priority to PCT/JP2010/000432 priority patent/WO2010122695A1/ja
Publication of JP2010251631A publication Critical patent/JP2010251631A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプとＵＢＭとの界面全体において接合強度を向上させた基板構造を実現できるようにする。
【解決手段】基板構造は、半導体基板１５と、半導体基板１５の上に形成された電極１４と、電極１４の上に形成されたアンダーバリアメタル層１２とを備えている。アンダーバリアメタル層１２は、複数の微小凹部１２ａを有している。
【選択図】図１

Description

本発明は、基板構造及び半導体装置に関し、特にバンプを形成するアンダーバリアメタルを備えた基板構造及び半導体装置に関する。
半導体装置の実装技術分野では、ＣＳＰ（Chip Size Package又はChip Scale Package）及びフリップチップ等のように基板にバンプ電極を形成することが行われている。バンプ電極は一般的にパッシベーション膜、バンプが接合されるアンダーバリアメタル（ＵＢＭ）層及び基板の最表面を保護する保護膜等を備えている。バンプをＵＢＭ層上に形成する代表的な手法として、印刷方式、めっき方式及びバンプ材料搭載法等があるが、バンプとＵＢＭ層との接合強度を向上させることは、半導体装置の信頼性向上のために重要である。バンプとＵＢＭ層との接合強度を向上させる手段として、次のような方法がある。まず、ボンディングパッドの上に第１の金属膜及び第２の金属膜を順次積層したＵＢＭ層を形成する。続いて、第２の金属膜の上面及び側面に選択的に金（Ａｕ）シード層を形成する。次に、Ａｕシード層に接続するはんだパターンを形成した後、熱処理を施してはんだパターンとＡｕシード層とを反応させる。これにより、はんだバンプとＵＢＭ層との接続部分がアンカ形状となったバンプ電極が形成できる（例えば、特許文献１を参照。）。また、ＵＢＭ層の上面に溝を形成することにより、はんだバンプの接合強度を向上させる方法が開示されている（例えば、特許文献２を参照。）。
特開２００８−１６５１４号公報 特開２００２−２８０４８７号公報
しかしながら、従来の技術には以下のような問題がある。まず、バンプとＵＢＭ層との接続部分をアンカー形状とする方法は、はんだバンプとＵＢＭ層との界面における接合強度を直接向上させていない。このため、はんだバンプとＵＢＭ層との界面において剥離が生じるおそれがある。また、複雑な形成ステップを経なければ形成することができないという問題もある。
一方、ＵＢＭ層の上面に溝部を形成する場合には、溝部が形成された部分において接合強度を向上させることができるが、その効果は極めて限定的な範囲となる。
本発明は、前記の問題を解決し、バンプとＵＢＭ層との界面全体において接合強度を向上させた基板構造を実現できるようにすることを目的とする。
具体的に、本発明に係る基板構造は、半導体基板と、半導体基板の上に形成された電極と、電極の上に形成され、複数の微小凹部を有するアンダーバリアメタル層とを備えていることを特徴とする。
本発明の基板構造によれば、アンダーバリアメタル（ＵＢＭ）層が複数の微小凹部を有している。このため、ＵＢＭ層の表面積が大きくなり、ＵＢＭ層とバンプとの接触面積を大きくすることができる。従って、ＵＢＭ層とバンプとの接合強度を飛躍的に向上させることができる。
本発明の基板構造は、半導体基板の上に形成され、電極を露出する開口部を有する保護膜層をさらに備え、アンダーバリアメタル層は、電極の上及び開口部の側面に沿って形成され、開口部は、上端部において下端部よりも径が小さい構成としてもよい。
また、半導体基板の上に形成され、電極を露出する開口部を有する保護膜層をさらに備え、アンダーバリアメタル層は、電極の上及び開口部の側面に沿って形成され、開口部は、側面に凹部を有する構成としてもよい。
本発明の基板構造において、微小凹部は、直径が０．１μｍ以上且つ５μｍ以下とすればよい。
本発明の基板構造において、微小凹部は、アスペクト比が１未満とすればよい。
本発明に係る半導体装置は、本発明の基板構造を備えている。
本発明に係る基板構造は、バンプとＵＢＭとの界面全体において接合強度を向上させた基板構造及び半導体装置を実現できる。
（ａ）及び（ｂ）は本発明の一実施形態に係る基板構造を示し、（ａ）はバンプが形成された部分の断面図であり、（ｂ）はアンダーバリアメタル層とバンプとの接合界面を示す断面図である。 本発明の一実施形態に係る基板構造の変形例を示す断面図である。 本発明の一実施形態に係る基板構造の変形例を示す断面図である。
本発明の一実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は、一実施形態に係る基板構造であり、（ａ）はバンプが形成された部分を示し、（ｂ）はアンダーバリアメタル（ＵＢＭ）層とバンプとの接合界面を拡大して示している。本実施形態の基板構造は、半導体基板１５のバンプ形成面側に形成された電極１４と、バンプ形成面の上に順次形成され、電極１４を露出する開口部を有するパッシベーション膜１３及び保護膜層１１と、電極１４の上及び開口部の側面を覆うＵＢＭ層１２とを有している。本実施形態のＵＢＭ層１２は、表面に複数の微小凹部１２ａを有している。ＵＢＭ層１２の上にはバンプ１６が形成されており、バンプ１６はＵＢＭ層１２の微小凹部１２ａ内に侵入している。このため、ＵＢＭ層１２とバンプ１６との接触面積が大きくなり、ＵＢＭ層１２とバンプ１６との接合強度を向上させることができる。通常は、半導体基板１５には半導体素子が形成され、電極１４は半導体素子と電気的に接続されている。
本実施形態の基板構造は以下のようにして形成すればよい。バンプ形成面側にアルミニウム等からなる電極１４が形成された半導体基板１５のバンプ形成面の上にＳｉ3Ｎ4等からなるパッシベーション膜１３を形成する。続いて、パッシベーション膜１３を選択的に除去して電極１４を露出する開口部を形成する。次に、ポリイミドをバンプ形成面の上にスピンナーを用いて均一に塗布する。続いて、プリベーク（７０℃×５０秒、９０℃×５０秒、１０５℃×１１０秒）を行った後、電極１４と同程度の開口部ができるようなパターンに露光する。次に、現像前ベーク（８０℃×５０秒）を行った後、現像とキュア（１４０℃×１７０秒、３５０℃×３６００秒）とを順次行い、開口部を有する保護膜層１１を形成する。なお、保護膜層１１はポリイミドに代えてベンゾオキサゾール又はシリコーン系の樹脂材料等を用いてもよい。
次に、開口部に厚さが１×１０-3ｍｍ〜７×１０-3ｍｍ程度のＵＢＭ層１２を例えば次のようにして形成する。まず、電極１４を露出するマスクを形成した後、ニッケル−アルミニウム合金層をスパッタ法を用いて形成する。合金層の厚さは５μｍ程度とすればよい。次に、水酸化ナトリウム溶液を用いて、合金層に含まれるアルミニウムのみを溶解除去する。これにより微小凹部１２ａを有し、表面積が大きいいわゆるラネーニッケルからなるＵＢＭ層１２が形成される。なお、ＵＢＭ層１２の形成と保護膜層１１の形成とは順序を入れ替えてもよい。
次に、ＵＢＭ層１２の上にバンプ１６を形成する。バンプ１６の形成方法は、ボールマウント、めっき、ディスペンス等の方法により形成すればよい。例えばボールマウント法の場合には、まずＵＢＭ層１２と対応する位置に開口部を有する厚さが０．０２ｍｍ〜０．０４ｍｍ程度の金属板からなる印刷マスクを準備する。半導体基板１５のバンプ形成面全体を印刷マスクにより覆った後、ゴム製又は金属製のスキージを用いて、ＵＢＭ層１２の表面にフラックスを印刷する。次に、ＵＢＭ層１２と対応する位置に開口部を有する搭載マスクを用いて、フラックスが印刷されたＵＢＭ層１２の上にバンプ材料を配置する。次に、バンプ材料が配置された半導体基板１５を熱処理して、バンプ材料を溶融することによりバンプ材料をＵＢＭ層１２と接合する。
ＵＢＭ層１２の上に印刷したフラックスは、バンプ材料の保持と再溶解（リフロー）時の酸化膜除去という２つの機能を主に有する。このため、ロジン系又は水溶性フラックス等を用いればよく、特にハロゲンフリータイプのロジン系フラックスが好ましい。バンプ材料は、スズ−銀−銅組成のはんだ材料等からなるはんだボール等が好ましいが他の組成の材料を用いてもよい。バンプ材料の大きさは径が０．０７ｍｍ〜０．１２５ｍｍ程度が好ましい。バンプ材料が球形でない場合には、長手方向の幅と短手方向の幅との平均値が０．０７ｍｍ〜０．１２５ｍｍ程度となるようにすればよい。
ＵＢＭ層１２の上にバンプ１６を接合する際には、ＵＢＭ層１２を構成する金属材料とバンプ材料との間に合金化反応が生じる。本実施形態のＵＢＭ層１２は、表面に複数の微小凹部１２ａを有するポーラスな材料であり、表面積が非常に大きい。図１（ｂ）に示すように、バンプ材料をリフローする際に溶解したバンプ材料がＵＢＭ層１２の微小凹部１２ａ内に侵入するため、バンプ材料とＵＢＭ層１２との接触面積が大きくなり、ＵＢＭ層１２とバンプ材料との接合強度を飛躍的に向上させることができる。
微小凹部を形成しポーラス構造としたＵＢＭ層と、通常の微小凹部を有していないＵＢＭ層とについて破壊モードの差を評価した。評価は、高速シェア試験により行った。高速シェ差試験は、５００ｍｍ／秒のシェア速度及び３０μｍのシェア高さの下でそれぞれ５０個のサンプルについて行った。バンプは径が０．１ｍｍのスズ−銀−銅組成のはんだボールとした。通常のＵＢＭ層の場合には、すべてサンプルにおいてＵＢＭ層とバンプとの界面において界面破壊が生じた。一方、微小凹部を有するＵＢＭ層の場合には、界面破壊が生じたサンプルは３０％であり、残りの７０％のサンプルではバンプ自体の破断が生じた。このことから、ＵＢＭ層１２に微小凹部１２ａを形成することにより、ＵＢＭ層１２とバンプ１６との界面の接合強度が向上することが明らかである。
ＵＢＭ層１２に形成する微小凹部１２ａは、径が０．１μｍ〜５μｍ程度とすればバンプ材料が侵入しやすく好ましい。また、微小凹部１２ａの深さが過度に深いと、ＵＢＭ層１２とバンプ１６との界面にボイドが形成されるおそれがあるため、アスペクト比を１未満、つまり微小凹部１２ａの深さを径よりも小さくすることが好ましい。また、微小凹部１２ａはＵＢＭ層１２の表面全体に形成されている方が、ＵＢＭ層１２とバンプ１６との接合がより強化されるため好ましい。
微小凹部１２ａを有するＵＢＭ層１２を形成する方法として、化学的なエッチングに代えて電気的なエッチングを用いてもよい。例えば、電極１４の上に電界めっき法を用いてニッケル層を形成する。次に、ニッケル層に逆電界をかけることにより、ニッケル層の表面を微細に削り出して微小凹部１２ａを形成してもよい。また、他の方法によりＵＢＭ層１２の表面に微小凹部１２ａを形成してもよい。
ＵＢＭ層とバンプとの接合強度をさらに向上させる方法として、図２に示すように、断面構造が逆テーパ型となったＵＢＭ層１２Ｂを形成してもよい。具体的には、保護膜層１１に形成する開口部を、上端部の径が下端部の径よりも小さくなるようにし、電極１４の上及び開口部の側面に沿って微小凹部を有するＵＢＭ層を形成すればよい。また、図３に示すように、保護膜層１１に側面に凹部を有する開口部を形成し、開口部の側面に沿って微小凹部を有するＵＢＭ層を形成すれば、側面が凹構造となったＵＢＭ層１２Ｃを形成することができる。凹構造については、あらゆる形状が可能で、コの字型、Ｕ字型、Ｖ字型等の各種の形状とすればよい。また、凹構造は、１つではなく複数形成してもよい。ＵＢＭ層の構造をこのような構造とすることにより、ＵＢＭ層とバンプとの接合強度をさらに高くすることができる。
本発明に係る基板構造は、バンプとアンダーバリアメタル層との界面全体において接合強度を向上させることができ、バンプを形成するアンダーバリアメタル層を備えた基板構造及び半導体装置等として有用である。
１１ 保護膜層
１２ ＵＢＭ層
１２ａ 微小凹部
１２Ｂ ＵＢＭ層
１２Ｃ ＵＢＭ層
１３ パッシベーション膜
１４ 電極
１５ 半導体基板
１６ バンプ

Claims (6)

  1. 半導体基板と、
    前記半導体基板の上に形成された電極と、
    前記電極の上に形成され、複数の微小凹部を有するアンダーバリアメタル層とを備えていることを特徴とする基板構造。
  2. 前記半導体基板の上に形成され、前記電極を露出する開口部を有する保護膜層をさらに備え、
    前記アンダーバリアメタル層は、前記電極の上及び前記開口部の側面に沿って形成され、
    前記開口部の径は、上端部において下端部よりも小さいことを特徴とする請求項１に記載の基板構造。
  3. 前記半導体基板の上に形成され、前記電極を露出する開口部を有する保護膜層をさらに備え、
    前記アンダーバリアメタル層は、前記電極の上及び前記開口部の側面に沿って形成され、
    前記開口部は、側面に凹部を有することを特徴とする請求項１に記載の基板構造。
  4. 前記微小凹部は、径が０．１μｍ以上且つ５μｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の基板構造。
  5. 前記微小凹部は、アスペクト比が１未満であることを特徴とする請求項１〜４のいずれか１項に記載の基板構造。
  6. 請求項１〜５のいずれか１項に記載の基板構造を備えていることを特徴とする半導体装置。
JP2009101652A 2009-04-20 2009-04-20 基板構造及び半導体装置 Withdrawn JP2010251631A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009101652A JP2010251631A (ja) 2009-04-20 2009-04-20 基板構造及び半導体装置
PCT/JP2010/000432 WO2010122695A1 (ja) 2009-04-20 2010-01-26 基板構造及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101652A JP2010251631A (ja) 2009-04-20 2009-04-20 基板構造及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010251631A true JP2010251631A (ja) 2010-11-04

Family

ID=43010825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101652A Withdrawn JP2010251631A (ja) 2009-04-20 2009-04-20 基板構造及び半導体装置

Country Status (2)

Country Link
JP (1) JP2010251631A (ja)
WO (1) WO2010122695A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2014044985A (ja) * 2012-08-24 2014-03-13 Tdk Corp 端子構造、並びにこれを備える半導体素子及びモジュール基板
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
US11233026B2 (en) 2017-12-06 2022-01-25 Murata Manufacturing Co., Ltd. Electronic component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3794403B2 (ja) * 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
JP5570727B2 (ja) * 2006-12-25 2014-08-13 ローム株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法
JP2013229491A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2014044985A (ja) * 2012-08-24 2014-03-13 Tdk Corp 端子構造、並びにこれを備える半導体素子及びモジュール基板
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
US11233026B2 (en) 2017-12-06 2022-01-25 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
WO2010122695A1 (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
TWI376021B (en) Flip chip semiconductor package and fabrication method thereof
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
US7713860B2 (en) Method of forming metallic bump on I/O pad
US8022530B2 (en) Package substrate having electrically connecting structure
US20080261390A1 (en) Method for forming bumps on under bump metallurgy
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
JP2012009822A (ja) 半導体装置および半導体装置ユニット
JP2006245289A (ja) 半導体装置及び実装構造体
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
JP2010251631A (ja) 基板構造及び半導体装置
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2008218629A (ja) 半導体パッケージおよび電子部品
JP2013055272A (ja) 半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
JP2008244186A (ja) 回路基板、半導体装置、及び半田バンプの形成方法
TW589727B (en) Bumping structure and fabrication process thereof
KR101115705B1 (ko) 반도체 디바이스용 금속 범프 및 실을 형성하는 방법
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
JP6593119B2 (ja) 電極構造、接合方法及び半導体装置
JP2005109171A (ja) 半導体装置およびその製造方法
JP5020051B2 (ja) 半導体装置
WO2011074158A1 (ja) 半導体チップ及び該半導体チップを備えた半導体装置
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110624