JP5570727B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5570727B2
JP5570727B2 JP2008551072A JP2008551072A JP5570727B2 JP 5570727 B2 JP5570727 B2 JP 5570727B2 JP 2008551072 A JP2008551072 A JP 2008551072A JP 2008551072 A JP2008551072 A JP 2008551072A JP 5570727 B2 JP5570727 B2 JP 5570727B2
Authority
JP
Japan
Prior art keywords
pad
opening
protrusion
semiconductor device
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008551072A
Other languages
English (en)
Other versions
JPWO2008078655A1 (ja
Inventor
正樹 葛西
弘守 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008551072A priority Critical patent/JP5570727B2/ja
Publication of JPWO2008078655A1 publication Critical patent/JPWO2008078655A1/ja
Application granted granted Critical
Publication of JP5570727B2 publication Critical patent/JP5570727B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は、半導体装置、詳しくは、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置に関する。
最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package 以下、「ＷＬ−ＣＳＰ」と表記する。）技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
ＷＬ−ＣＳＰ技術が適用された半導体装置は、図１９に示すように、表面保護膜８１により表面が覆われた半導体チップ８２と、表面保護膜８１上に積層された応力緩和層８３と、応力緩和層８３上に配置された金属ボール８４（たとえば、半田ボール）とを備えている。表面保護膜８１には、半導体チップ８２の内部配線の一部を電極パッド８５として露出させるためのパッド開口８６が形成されている。応力緩和層８３には、パッド開口８６から露出する電極パッド８５を露出させるための貫通孔８７が形成されている。
電極パッド８５の表面、貫通孔８７の内面および応力緩和層８３の表面における貫通孔８７の周縁を覆うように、チタンなどの金属からなるバンプ下地層８８が形成されている。そして、金属ボール８４は、バンプ下地層８８上に設けられ、そのバンプ下地層８８を介して電極パッド８５と電気的に接続されている。この半導体装置は、金属ボール８４が実装基板８９上のパッド９０に接続されることによって、実装基板８９への実装（実装基板に対する電気的および機械的な接続）が達成される。
特開平８−３４０００２号公報
半導体装置が実装基板８９に実装された状態では、金属ボール８４は、半導体チップ８２上のバンプ下地層８８と実装基板８９上のパッド９０との間に挟まれた状態で、それらに固着している。そのため、半導体チップ８２や実装基板８９が熱膨張／熱収縮すると、金属ボール８４に応力が生じ、この応力によって、金属ボール８４のバンプ下地層８８との接合界面付近にクラックが入るおそれがあった。
また、金属ボール８４は、バンプ下地層８８との関係において、バンプ下地層８８の表面にしか接触しておらず、その接触面積が小さい。そのため、金属ボール８４のバンプ下地層８８（半導体チップ８２）に対する十分な接着強度を得ることができず、半導体チップ８２や実装基板８９の熱膨張／熱収縮に起因する応力が金属ボール８４に生じると、この応力によって、金属ボール８４がバンプ下地層８８から剥がれてしまうおそれがあった。
そこで、本発明の目的は、金属ボールに生じる応力を緩和することができ、金属ボールにおけるクラックの発生を防止することができる半導体装置を提供することにある。
また、本発明の別の目的は、半田端子の半導体チップに対する接着強度を向上させ、半田端子の剥離を防止することができる半導体装置を提供することにある。
本発明の一の局面に係る半導体装置は、半導体チップと、前記半導体チップの表面に形成された電気接続用の内部パッドと、前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、前記表面保護膜上に前記表面保護膜における前記パッド開口の周縁部を覆うように形成され、前記パッド開口の開口幅よりも小さい開口幅の開口部を有する応力緩和層と、前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールと、を含み、前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されている。
この構成によれば、応力緩和層の開口部に配置される接続パッドは、パッド開口および開口部に埋設された埋設部と、応力緩和層上に突出する突出部とを一体的に有している。そして、外部との電気接続のための金属ボールは、接続パッドの突出部を覆うように形成されている。
この半導体装置は、金属ボールが外部の実装基板上のパッドに接続されることにより、その実装基板に実装される。この実装状態で、半導体チップや実装基板の熱膨張／熱収縮に起因して、金属ボールに応力が生じても、その応力の一部を金属ボール内部に突出する突出部により緩和することができる。そのため、金属ボールにおけるクラックの発生を防止することができる。その結果、接続信頼性の高い半導体装置を実現することができる。
また、接続パッドの突出部の幅が応力緩和層の開口部の開口幅より小さく、すなわち、突出部の幅が埋設部の幅より小さく形成されていると、突出部で応力が緩和される際、突出部の変形による応力が、埋設部と内部パッドとの接合部に生じ、半導体チップにクラックが発生するおそれがある。
これに対し、上記の構成では、接続パッドの突出部の幅が、応力緩和層の開口部の開口幅より大きく形成されている。すなわち、突出部は、応力緩和層の開口部の周囲上に張り出している。これにより、突出部で応力を緩和する際に、その突出部が受ける応力を応力緩和層へ逃がすことができる。そのため、金属ボールに大きな応力が生じても、その応力を接続パッドおよび応力緩和層によって良好に緩和することができる。その結果、半導体チップにおけるクラックの発生を防止することができる。
また、前記半導体装置では、前記接続パッドの前記突出部が円柱状であることが好ましい。
この構成によれば、接続パッドの突出部が円柱状であるので、突出部の側面に角がない。そのため、金属ボールに生じる応力を、突出部（円柱）の側面で分散して吸収することができる。
さらに、前記接続パッドは、前記突出部上に一体的に形成され、前記突出部の幅より小さい幅を有する第２の突出部をさらに備えることが好ましい。
この構成によれば、接続パッドには、突出部上に一体的に形成される第２の突出部がさらに備えられている。これにより、接続パッドの応力緩和層上に突出された部分は、突出部と第２の突出部とからなる２段構造に形成されている。このような２段構造に形成されることにより、接続パッドの、応力緩和層上に突出された部分の高さが、第２の突出部の分だけ高くなる。そのため、金属ボールにおいて、たとえば、突出部の高さを越える位置にまで達するクラックが発生したとしても、そのクラックを第２の突出部で止めることができる。その結果、クラックが金属ボール全体に伝播して、金属ボールが割れてしまうことを抑制することができる。
また、第２の突出部は、突出部の幅より小さい幅を有している。そのため、第２の突出部を有しない接続パッドに接合される金属ボールと同じ体積の金属ボールを、第２の突出部を有する接続パッドに接合しても、応力緩和層の表面から金属ボールの頂部までの高さは、大幅には増加しない。その結果、半導体装置を実装基板に実装したときに、半導体装置と実装基板との間隔が大きくなることを抑制しつつ、上記した効果が得られる。
本発明の他の局面に係る半導体装置は、半導体チップと、前記半導体チップの表面に形成された電気接続用の内部パッドと、前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、前記表面保護膜上に形成され、前記パッド開口から露出する前記内部パッドを露出させる開口部を有する応力緩和層と、半田濡れ性を有する金属からなり、前記内部パッドにおける前記パッド開口および前記開口部に臨む部分上に形成されて、前記応力緩和層上に突出し、その前記応力緩和層上に突出した部分の表面が粗面化された接続パッドと、前記接続パッドの粗面化された表面を覆うように形成され、外部との電気接続のための半田端子と、を含む。
この構成によれば、応力緩和層の開口部に配置される接続パッドは、半田濡れ性を有する金属からなり、開口部から応力緩和層上に突出する形状に形成されている。接続パッドの応力緩和層上に突出した部分の表面は、粗面化されて微小な凹凸が形成されることにより、表面積が大きくされている。そして、この粗面化された表面を覆うように、外部との電気接続のための半田端子が形成されている。
接続パッドの半田端子との接触面が粗面化されているので、その接触面における半田濡れ性を向上させることができる。その結果、半田端子の接続パッドに対する接着強度を向上させることができる。
また、接続パッドの半田端子との接触面の粗面化により、その接触面の表面積が大きくされているので、これによっても、半田端子の接続パッドに対する接着強度を向上させることができる。
さらに、粗面化により半田濡れ性が向上するので、半田端子の材料である半田の量を少なくしても、その少ない量の半田を、接続パッドの応力緩和層上に突出した部分を覆うように濡れ上がらせることができる。つまり、少ない量の半田端子であっても、良好にその突出部分を覆うように接続パッドに接着することができる。
そして、この半導体装置は、半田端子が外部の実装基板上のパッドに接続されることにより、その実装基板に実装される。この実装状態で、半導体チップや実装基板の熱膨張／熱収縮に起因する応力が半田端子に生じても、半田端子が十分な接着強度で接続パッドに接着されているので、半田端子が接続パッドから剥離するおそれがない。その結果、接続信頼性の高い半導体装置を実現することができる。
また、接続パッドの応力緩和層上に突出した部分は、半田端子が接続パッドに接着された状態では、半田端子の内部に突出することになるので、半田端子に応力が生じた場合に、その応力の一部を半田端子の内部に突出する突出部分により緩和することもできる。そのため、半田端子におけるクラックの発生を防止することができる。
また、前記接続パッドは、前記応力緩和層上に突出した部分が前記開口部の周囲に張り出した形状に形成されていることが好ましい。
この構成によれば、接続パッドの応力緩和層上に突出した部分は、応力緩和層の開口部の周囲上に張り出している。これにより、当該突出部分で応力を緩和する際に、その突出部分が受ける応力を応力緩和層へ逃がすことができる。そのため、半田端子に大きな応力が生じても、その応力を接続パッドおよび応力緩和層によって良好に緩和することができ、半導体チップにおけるクラックの発生を防止することができる。
さらに、前記半導体装置は、半田濡れ性を有する金属からなり、前記接続パッドの前記応力緩和層上に突出した部分の周囲を囲うように形成される金属鍔部を含むことが好ましい。
この構成によれば、接続パッドの応力緩和層上に突出した部分の周囲を囲うように、半田濡れ性を有する金属からなる金属鍔部が形成されている。これにより、当該突出部分の周囲にまで半田を濡れ広げやすくすることができる。その結果、半田端子の接着強度をさらに向上させることができる。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
本発明の第１の実施形態に係る半導体装置の図解的な底面図である。 図１に示すＡ−Ａの切断面で切断したときの断面図である。 図１の半導体装置の製造方法を工程順に示す図解的な断面図である。 図３Ａの次の工程を示す図である。 図３Ｂの次の工程を示す図である。 図３Ｃの次の工程を示す図である。 図３Ｄの次の工程を示す図である。 図１に示す半導体装置において、突出部の幅（径）が貫通孔の開口幅（径）より小さくなるように、突出部が形成された場合を示す図解的な断面図である。 図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドを他の構成としたものである。 本発明の第２の実施形態に係る半導体装置における金属パッド近傍の図解的な断面図である。 図６に示す半導体装置の金属ボールにクラックが入った状態を示す図である。 図６に示す半導体装置の変形例を示す図解的な断面図であって、金属パッドを他の構成としたものである。 図１に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。 本発明の第３の実施形態に係る半導体装置の図解的な底面図である。 図１０に示すＢ−Ｂの切断面で切断したときの断面図である。 図１１に示す半導体装置における接続パッドと半田ボールとの接続部分を拡大して示す図解的な断面図である。 図１０の半導体装置の製造方法を工程順に示す図解的な断面図である。 図１３Ａの次の工程を示す図である。 図１３Ｂの次の工程を示す図である。 図１３Ｃの次の工程を示す図である。 図１３Ｄの次の工程を示す図である。 図１３Ｅの次の工程を示す図である。 図１０に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドを他の構成としたものである。 本発明の第４の実施形態に係る半導体装置の図解的な断面図である。 図１５の半導体装置の製造方法を工程順に示す図解的な断面図である。 図１６Ａの次の工程を示す図である。 図１６Ｂの次の工程を示す図である。 図１６Ｃの次の工程を示す図である。 図１６Ｄの次の工程を示す図である。 図１６Ｅの次の工程を示す図である。 図１６Ｆの次の工程を示す図である。 図１６Ｇの次の工程を示す図である。 図１０に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドの突出部を他の構成としたものである。 図１０に示す半導体装置の変形例を示す図解的な断面図であって、接続パッドを他の構成としたものである。 従来の半導体装置の構成を示す図解的な断面図であって、半導体装置を実装基板に実装した状態を示す図である。
符号の説明
１・・・半導体チップ、２・・・電極パッド、３・・・表面保護膜、４・・・応力緩和層、５・・・接続パッド、６・・・金属ボール、９・・・パッド開口、１０・・・貫通孔、１３・・・埋設部、１４・・・突出部、２４・・・金属パッド、２５・・・埋設部、２６・・・突出部、２７・・・上側突出部、２８・・・下側突出部、４１・・・半導体チップ、４２・・・電極パッド、４３・・・表面保護膜、４４・・・応力緩和層、４５・・・接続パッド、４６・・・半田ボール、４９・・・パッド開口、５０・・・貫通孔、５４・・・突出部、５４Ａ・・・先端面、５４Ｂ・・・側面、６０・・・表面、６１・・・周縁部、６４・・・外周銅膜、６６・・・突出部、６７・・・上側突出部、６７Ａ・・・下面、６７Ｂ・・・側面、６８・・・下側突出部、６８Ａ・・・先端面、６８Ｂ・・・側面、６９・・・金属パッド
図１は、本発明の第１の実施形態に係る半導体装置の図解的な底面図（実装基板への接合面を示す図）である。図２は、図１に示すＡ−Ａの切断面で切断したときの断面図である。なお、図２では、半導体装置を破断線で破断することにより、その一部を省略して示している。
この半導体装置は、ＷＬ−ＣＳＰ技術により作製される半導体装置であって、半導体チップ１と、半導体チップ１の機能面１Ａ（半導体チップにおいて機能素子が作り込まれた面）を被覆する表面保護膜３と、表面保護膜３の上に形成された応力緩和層４と、応力緩和層４上に突出する接続パッド５と、接続パッド５に接合され、外部との電気接続のための金属ボール６とを備えている。そして、この半導体装置は、各金属ボール６が実装基板７上のパッド８に接続されることによって、実装基板７への実装（実装基板７に対する電気的および機械的な接続）が達成される。
半導体チップ１は、たとえば、平面視略矩形状のシリコンチップであり、その機能面１Ａには、複数の電極パッド２（内部パッド）が形成されている。
電極パッド２は、たとえば、平面視略矩形状のアルミニウムパッドであり、半導体チップ１の機能面１Ａに作り込まれた機能素子と電気的に接続されている。また、電極パッド２は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されており、互いに隣り合う電極パッド２の間には、それぞれ適当な間隔が空けられている（図１参照）。
表面保護膜３は、酸化シリコンまたは窒化シリコンからなる。表面保護膜３には、各電極パッド２を露出させるためのパッド開口９が形成されている。
応力緩和層４は、たとえば、ポリイミドからなる。応力緩和層４は、表面保護膜３の表面全域を被覆するように形成されて、この半導体装置に加わる応力を吸収して緩和する機能を有している。また、応力緩和層４には、各電極パッド２と対向する位置に貫通孔１０（開口部）が貫通して形成されており、パッド開口９から露出する電極パッド２は、貫通孔１０を通して外部に臨んでいる。そして、電極パッド２の表面、貫通孔１０の内面および応力緩和層４の表面における貫通孔１０の周縁部１１を覆うように、たとえば、チタン、クロム、チタンタングステンなどからなるバンプ下地層１２が形成されている。
接続パッド５は、たとえば、銅からなる。この接続パッド５は、パッド開口９および貫通孔１０に埋設された埋設部１３と、この埋設部１３と一体的に形成され、応力緩和層４上に突出した突出部１４とを備えている。
埋設部１３は、たとえば、円柱状に形成されており、バンプ下地層１２を介して電極パッド２と電気的に接続されている。
突出部１４は、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、突出部１４は、半導体チップ１と応力緩和層４との積層方向（以下、単に「積層方向」という。）と直交する方向における幅（径）が、貫通孔１０の同方向における開口幅（径）よりも大きく（幅広に）形成されている。これにより、突出部１４の周縁部１５は、積層方向と直交する方向に張り出し、バンプ下地層１２を介して、応力緩和層４の表面と積層方向に対向している。
金属ボール６は、たとえば、はんだ材料を用いて球状に形成されており、接続パッド５の突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）を覆っている。これにより、金属ボール６は、バンプ下地層１２および接続パッド５を介して電極パッド２と対向しており、全体として、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されている（図１参照）。
図３Ａ〜図３Ｅは、図１に示す半導体装置の製造方法を示す図解的な断面図である。
この半導体装置を製造するに際しては、図３Ａに示すように、まず、複数の半導体チップ１が作り込まれ、その表面全域が表面保護膜３で覆われたウエハＷ１が用意される。なお、表面保護膜３には、電極パッド２を露出させるパッド開口９が形成されている。
このウエハＷ１の状態で、表面保護膜３上に、応力緩和層４が形成される。次いで、図３Ｂに示すように、応力緩和層４に貫通孔１０が形成される。
貫通孔１０が形成された後は、図３Ｃに示すように、ウエハＷ１上に、バンプ下地層１２、フォトレジスト１６および金属層１７が、この順に形成される。より具体的には、まず、ウエハＷ１上の全領域にバンプ下地層１２が、スパッタリング法などにより形成される。そして、公知のフォトリソグラフィ技術により、このバンプ下地層１２の上に、接続パッド５の突出部１４を形成すべき領域に開口部１８を有するフォトレジスト１６が形成される。フォトレジスト１６が形成された後は、ウエハＷ１上の全領域に、接続パッド５の材料として用いられる銅からなる金属層１７が、スパッタリング法などにより形成される。
その後は、フォトレジスト１６が除去されることにより、金属層１７の不要部分（接続パッド５以外の部分）がフォトレジスト１６とともにリフトオフされる。これにより、接続パッド５が形成される。そして、バンプ下地層１２の不要部分（接続パッド５が形成されている部分以外の部分）がエッチングにより除去される。
次に、図３Ｄに示すように、接続パッド５の突出部１４の全表面（先端面１４Ａおよび側面１４Ｂ）を覆うように、金属ボール６が形成される。そして、図３Ｅに示すように、ウエハＷ１内の各半導体チップ１間に設定されたダイシングラインＬ１に沿って、ウエハＷ１が切断されて（ダイシング）される。これにより、図１に示す構成の半導体装置が得られる。
以上のように、この半導体装置においては、応力緩和層４の貫通孔１０に配置される接続パッド５は、パッド開口９および貫通孔１０に埋設された埋設部１３と、応力緩和層４上に突出する突出部１４とを一体的に有している。そして、外部との電気接続のための金属ボール６は、接続パッド５の突出部１４を覆うように、接続パッド５に接合されている。
そのため、金属ボール６が実装基板７上のパッド８に接続されることによる実装状態で、半導体チップ１や実装基板７の熱膨張／熱収縮に起因して、金属ボール６に応力が生じても、その応力の一部を金属ボール６内部に突出する突出部１４の側面で緩和することができる。そのため、金属ボール６におけるクラックの発生を防止することができる。その結果、接続信頼性の高い半導体装置を実現することができる。
また、図４に示すように、接続パッド５の突出部１４の幅（径）が応力緩和層４の貫通孔１０の開口幅（径）より小さく、すなわち、突出部１４の幅（径）が埋設部１３の幅（径）より小さく形成されていると、突出部１４で応力が緩和される際、突出部１４の変形による応力が、埋設部１３と電極パッド２との接合部２２に生じ、半導体チップ１にクラック２３が発生するおそれがある。
これに対し、この実施形態では、接続パッド５の突出部１４の幅（径）が、応力緩和層４の貫通孔１０の開口幅（径）より大きく形成されている。すなわち、突出部１４の周縁部１５は、応力緩和層４の貫通孔１０の周縁部１１に張り出している。これにより、突出部１４で応力を緩和する際に、その突出部１４が受ける応力を応力緩和層４へ逃がすことができる。そのため、金属ボール６に大きな応力が生じても、その応力を接続パッド５および応力緩和層４によって良好に緩和することができる。その結果、半導体チップ１におけるクラックの発生を防止することができる。
また、接続パッド５の突出部１４が円柱状に形成されているので、その側面に角がない。そのため、金属ボール６に生じる応力を、突出部１４（円柱）の側面で分散して吸収することができる。
なお、この実施形態では、接続パッド５が銅を用いて形成されるとしたが、接続パッド５は、金を用いて形成されてもよい。その場合には、たとえば、図５に示すように、接続パッド５の突出部１４と金属ボール６との界面に、金の拡散を防止するためのニッケルからなる拡散防止層１９を形成することが好ましい。
図６は、本発明の第２の実施形態に係る半導体装置における金属パッド近傍の図解的な断面図である。この図６において、図１または図２に示される各部に対応する部分には、図１または図２の場合と同一の参照符号を付して示している。
図６に示す構成において、バンプ下地層１２の上には、接続パッド５に代えて、銅からなる金属パッド２４が形成されている。金属パッド２４は、パッド開口９および貫通孔１０に埋設された埋設部２５と、この埋設部２５と一体的に形成され、応力緩和層４上に突出した突出部２６とを備えている。
埋設部２５は、たとえば、円柱状に形成されており、バンプ下地層１２を介して電極パッド２と電気的に接続されている。
突出部２６は、積層方向において応力緩和層４の側（以下、この側を上側とする。）に配置される上側突出部２７と、上側突出部２７の下側に一体的に形成される下側突出部２８（第２の突出部）とを備えている。
上側突出部２７は、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、上側突出部２７の、積層方向と直交する方向における幅（径）は、貫通孔１０の同方向における開口幅（径）よりも大きく（幅広に）形成されている。これにより、上側突出部２７の周縁部２９は、積層方向と直交する方向に張り出し、バンプ下地層１２を介して、応力緩和層４の表面と積層方向に対向している。
下側突出部２８は、上側突出部２７と同様に、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、下側突出部２８の、積層方向と直交する方向における幅（径）は、上側突出部２７の同方向における幅（径）よりも小さく形成されている。
この図６に示す構成によっても、金属ボール６が、上側突出部２７および下側突出部２８の全表面（上側突出部２７の下面２７Ａおよび側面２７Ｂならびに下側突出部２８の先端面２８Ａおよび側面２８Ｂ）を覆うように、金属パッド２４に接合されている。したがって、図１および図２に示す構成と同様な作用効果を奏することができる。
また、金属パッド２４が、上側突出部２７上に一体的に形成される下側突出部２８をさらに備えることにより、金属パッド２４の応力緩和層４上に突出された部分は、上側突出部２７と下側突出部２８とからなる２段構造に形成されている。このような２段構造に形成されることにより、金属パッド２４の、応力緩和層４上に突出された部分の高さが、下側突出部２８の分だけ高くなる。そのため、たとえば、図７に示すように、金属ボール６において、上側突出部２７の高さを越える位置３２にまで達するクラック３１が発生したとしても、そのクラック３１を下側突出部２８で止めることができる。その結果、クラック３１が金属ボール６全体に伝播して、金属ボール６が割れてしまうことを抑制することができる。
また、下側突出部２８の、積層方向と直交する方向における幅（径）は、上側突出部２７の同方向における幅（径）よりも小さく形成されている。そのため、たとえば、図１に示すように、下側突出部２８を有しない接続パッド５に接合される金属ボール６と同じ体積の金属ボールを、図６に示すように、下側突出部２８を有する金属パッド２４に接合しても、応力緩和層４の表面から金属ボール６の頂部までの高さは、大幅には増加しない。その結果、半導体装置を実装基板に実装したときに、半導体装置と実装基板との間隔が大きくなることを抑制しつつ、上記した効果が得られる。
なお、この実施形態においても、第１の実施形態と同様に、金属パッド２４は、金を用いて形成されてもよい。その場合には、たとえば、図８に示すように、金属パッド２４の上側突出部２７および下側突出部２８と、金属ボール６との界面に、金の拡散を防止するためのニッケルからなる拡散防止層３３を形成することが好ましい。
図１０は、本発明の第３の実施形態に係る半導体装置の図解的な底面図（実装基板への接合面を示す図）である。図１１は、図１０に示すＢ−Ｂの切断面で切断したときの断面図である。なお、図１１では、半導体装置を破断線で破断することにより、その一部を省略して示している。図１２は、図１１に示す半導体装置における接続パッドと半田ボールとの接続部分を拡大して示す図解的な断面図である。
この半導体装置は、ＷＬ−ＣＳＰ技術により作製される半導体装置であって、半導体チップ４１と、半導体チップ４１の機能面４１Ａ（半導体チップにおいて機能素子が作り込まれた面）を被覆する表面保護膜４３と、表面保護膜４３の上に形成された応力緩和層４４と、応力緩和層４４上に突出する接続パッド４５と、接続パッド４５に接着され、外部との電気接続のための半田ボール４６（半田端子）とを備えている。そして、この半導体装置は、各半田ボール４６が実装基板４７上のパッド４８に接続されることによって、実装基板４７への実装（実装基板４７に対する電気的および機械的な接続）が達成される。
半導体チップ４１は、たとえば、平面視略矩形状のシリコンチップであり、その機能面４１Ａには、複数の電極パッド４２（内部パッド）が形成されている。
電極パッド４２は、たとえば、平面視略矩形状のアルミニウムパッドであり、半導体チップ４１の機能面４１Ａに作り込まれた機能素子と電気的に接続されている。また、電極パッド４２は、半導体チップ４１の外周縁に沿って、平面視矩形環状に２列に並べて配置されており、互いに隣り合う電極パッド４２の間には、それぞれ適当な間隔が空けられている（図１０参照）。
表面保護膜４３は、酸化シリコンまたは窒化シリコンからなる。表面保護膜４３には、各電極パッド４２を露出させるためのパッド開口４９が形成されている。
応力緩和層４４は、たとえば、ポリイミドからなる。応力緩和層４４は、表面保護膜４３の表面全域を被覆するように形成されて、この半導体装置に加わる応力を吸収して緩和する機能を有している。また、応力緩和層４４には、各電極パッド４２と対向する位置に貫通孔５０（開口部）が貫通して形成されており、パッド開口４９から露出する電極パッド４２は、貫通孔５０を通して外部に臨んでいる。そして、電極パッド４２の表面、貫通孔５０の内面および応力緩和層４４の表面における貫通孔５０の周縁部５１を覆うように、たとえば、チタン、クロム、チタンタングステンなどからなるバンプ下地層５２が形成されている。
接続パッド４５は、半田濡れ性を有する金属、たとえば、銅を用いて形成されている。この接続パッド４５は、パッド開口４９および貫通孔５０に埋設された埋設部５３と、この埋設部５３と一体的に形成され、応力緩和層４４上に突出した突出部５４とを備えている。
埋設部５３は、たとえば、円柱状に形成されており、バンプ下地層５２を介して電極パッド４２と電気的に接続されている。
突出部５４は、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、突出部５４は、半導体チップ４１と応力緩和層４４との積層方向（以下、単に「積層方向」という。）と直交する方向における幅（径）が、貫通孔５０の同方向における開口幅（径）よりも大きく（幅広に）形成されている。これにより、突出部５４の周縁部５５は、積層方向と直交する方向に張り出し、バンプ下地層５２を介して、応力緩和層４４の表面と積層方向に対向している。さらに、突出部５４は、図１２に示すように、その全表面（先端面５４Ａおよび側面５４Ｂ）に微小な凹凸が形成されることにより粗面化されている。
半田ボール４６は、たとえば、はんだ材料を用いて略球状に形成されており、粗面化された接続パッド４５の突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）を覆っている。これにより、半田ボール４６は、バンプ下地層５２および接続パッド４５を介して電極パッド４２と対向しており、全体として、半導体チップ４１の外周縁に沿って、平面視矩形環状に２列に並べて配置されている（図１０参照）。
図１３Ａ〜図１３Ｆは、図１０に示す半導体装置の製造方法を示す図解的な断面図である。
この半導体装置を製造するに際しては、図１３Ａに示すように、まず、複数の半導体チップ４１が作り込まれ、その表面全域が表面保護膜４３で覆われたウエハＷ２が用意される。なお、表面保護膜４３には、電極パッド４２を露出させるパッド開口４９が形成されている。このウエハＷ２の状態で、表面保護膜４３上に、応力緩和層４４が形成される。
次いで、図１３Ｂに示すように、応力緩和層４４に貫通孔５０が形成される。
貫通孔５０が形成された後は、図１３Ｃに示すように、ウエハＷ２上に、バンプ下地層５２、フォトレジスト５６および金属層５７が、この順に形成される。より具体的には、まず、ウエハＷ２上の全領域にバンプ下地層５２が、スパッタリング法などにより形成される。そして、公知のフォトリソグラフィ技術により、このバンプ下地層５２の上に、接続パッド４５の突出部５４を形成すべき領域に開口部５８を有するフォトレジスト５６が形成される。フォトレジスト５６が形成された後は、ウエハＷ２上の全領域に、接続パッド４５の材料として用いられる銅からなる金属層５７が、スパッタリング法などにより形成される。
その後は、フォトレジスト５６が除去されることにより、金属層５７の不要部分（接続パッド４５以外の部分）がフォトレジスト５６とともにリフトオフされる。これにより、接続パッド４５が形成される。そして、バンプ下地層５２の不要部分（接続パッド４５が形成されている部分以外の部分）がエッチングにより除去される。
次に、図１３Ｄに示すように、接続パッド４５の応力緩和層４４上に突出する突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）に、たとえば、エッチング（たとえば、ドライエッチング）などの方法により微小な凹凸が形成されて、粗面化された先端面５４Ａおよび側面５４Ｂが形成される。
続いて、図１３Ｅに示すように、粗面化された接続パッド４５の突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）を覆うように、半田ボール４６が接続パッド４５に接着される。そして、図１３Ｆに示すように、ウエハＷ２内の各半導体チップ４１間に設定されたダイシングラインＬ２に沿って、ウエハＷ２が切断されて（ダイシング）される。これにより、図１０に示す構成の半導体装置が得られる。
以上のように、この半導体装置においては、応力緩和層４４の貫通孔５０に配置される接続パッド４５は、半田濡れ性を有する金属（たとえば、銅）からなり、貫通孔５０から応力緩和層４４上に突出する突出部５４を備えている。突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）は、粗面化されて微小な凹凸が形成されることにより、表面積が大きくされている。そして、この粗面化された突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）を覆うように、半田ボール４６が形成されている。
接続パッド４５の半田ボール４６との接触面である突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）が粗面化されているので、その表面における半田濡れ性を向上させることができる。その結果、半田ボール４６の接続パッド４５に対する接着強度を向上させることができる。
また、突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）の粗面化により、その表面の表面積が大きくされているので、これによっても、半田ボール４６の接続パッド４５に対する接着強度を向上させることができる。
さらに、その全表面（先端面５４Ａおよび側面５４Ｂ）の粗面化により半田濡れ性が向上するので、半田ボール４６の材料である半田の量を少なくしても、その少ない量の半田を、突出部５４を覆うように濡れ上がらせることができる。つまり、少ない量の半田ボールであっても、良好に突出部５４を覆うように接続パッド４５に接着することができる。
そして、この半導体装置は、半田ボール４６が外部の実装基板４７上のパッド４８に接続されることにより、その実装基板４７に実装される。この実装状態で、半導体チップ４１や実装基板４７の熱膨張／熱収縮に起因する応力が半田ボール４６に生じても、半田ボール４６が十分な接着強度で接続パッド４５に接着されているので、半田ボール４６が接続パッド４５から剥離するおそれがない。その結果、接続信頼性の高い半導体装置を実現することができる。
また、突出部５４は、半田ボール４６が接続パッド４５に接着された状態では、半田ボール４６の内部に突出することになるので、半田ボール４６に応力が生じた場合に、その応力の一部を半田ボール４６内部に突出する突出部５４の側面５４Ｂで緩和することもできる。そのため、半田ボール４６におけるクラックの発生を防止することができる。
また、突出部５４の周縁部５５は、応力緩和層４４の貫通孔５０の周縁部５１に張り出している。これにより、突出部５４で応力を緩和する際に、その突出部５４が受ける応力を応力緩和層４４へ逃がすことができる。そのため、半田ボール４６に大きな応力が生じても、その応力を接続パッド４５および応力緩和層４４によって良好に緩和することができ、半導体チップ４１におけるクラックの発生を防止することができる。
さらに、接続パッド４５の突出部５４が円柱状に形成されているので、その側面５４Ｂに角がない。そのため、半田ボール４６に生じる応力を、突出部５４（円柱）の側面５４Ｂで分散して吸収することができる。
なお、この実施形態では、接続パッド４５が銅を用いて形成されるとしたが、半田濡れ性を有する金属であれば、銅に限られない。たとえば、接続パッド４５は、金を用いて形成されてもよい。その場合には、たとえば、図１４に示すように、接続パッド４５の突出部５４と半田ボール４６との界面に、金の拡散を防止するためのニッケルからなる拡散防止層５９を形成することが好ましい。
図１５は、本発明の第４の実施形態に係る半導体装置の図解的な断面図である。この図１５において、図１０または図１１に示される各部に対応する部分には、図１０または図１１の場合と同一の参照符号を付して示している。
図１５に示す構成において、バンプ下地層５２の上には、外周銅膜６４および接続パッド４５が、この順に形成されている。
外周銅膜６４は、半田濡れ性を有する金属（たとえば、銅）からなる。また、外周銅膜６４は、平面視略円形状に形成され、たとえば、厚さ０．１〜２μｍで形成されている。
接続パッド４５は、第１の実施形態に係る半導体装置と同様に、埋設部５３と突出部５４とを備えている。
埋設部５３は、たとえば、円柱状に形成されており、バンプ下地層５２および外周銅膜６４を介して電極パッド４２と電気的に接続されている。
突出部５４は、たとえば、高さ１０〜５０μｍの円柱状に形成されている。また、突出部５４は、積層方向と直交する方向における幅（径）が、外周銅膜６４の同方向における幅（径）よりも小さく形成されている。これにより、外周銅膜６４の周縁部６１は、突出部５４の側方に張り出しており、突出部５４の周囲を取り囲み、突出部５４の応力緩和層４４上への突出量よりも小さな厚さに形成された金属鍔部をなしている。さらに、突出部５４は、その全表面（先端面５４Ａおよび側面５４Ｂ）に微小な凹凸が形成されることにより粗面化されている。
そして、半田ボール４６は、粗面化された接続パッド４５の突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）および外周銅膜６４の周縁部６１の表面６１Ａを覆うように、接続パッド４５に接着されている。
図１６Ａ〜図１６Ｈは、図１５に示す半導体装置の製造方法を示す図解的な断面図である。
図１５に示す半導体装置を製造するに際しては、図１６Ａに示すように、まず、複数の半導体チップ４１が作り込まれ、その表面全域が表面保護膜４３で覆われたウエハＷ３が用意される。なお、表面保護膜４３には、電極パッド４２を露出させるパッド開口４９が形成されている。このウエハＷ３の状態で、表面保護膜４３上に、応力緩和層４４が形成される。
次いで、図１６Ｂに示すように、応力緩和層４４に貫通孔５０が形成される。
貫通孔５０が形成された後は、図１６Ｃに示すように、ウエハＷ３上に、バンプ下地層５２および銅膜６５が、この順に形成される。
次に、図１６Ｄに示すように、銅膜６５の上に、フォトレジスト５６および金属層５７が形成される。より具体的には、まず、公知のフォトリソグラフィ技術により、銅膜６５の上に、接続パッド４５の突出部５４を形成すべき領域に開口部５８を有するフォトレジスト５６が形成される。フォトレジスト５６が形成された後は、ウエハＷ３上の全領域に、接続パッド４５の材料として用いられる銅からなる金属層５７が、スパッタリング法などにより形成される。
その後は、フォトレジスト５６が除去されることにより、金属層５７の不要部分（接続パッド４５以外の部分）がフォトレジスト５６とともにリフトオフされる。これにより、接続パッド４５が形成される。
次に、図１６Ｅに示すように、銅膜６５およびバンプ下地層５２の不要部分（外周銅膜６４を形成すべき部分以外の部分）がエッチングにより除去される。これにより、接続パッド４５の突出部５４を囲う外周銅膜６４の周縁部６１からなる金属鍔部が形成される。
そして、図１６Ｆに示すように、接続パッド４５の応力緩和層４４上に突出する突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）に、たとえば、エッチング（たとえば、ドライエッチング）などの方法により微小な凹凸が形成されて、粗面化された先端面５４Ａおよび側面５４Ｂが形成される。
続いて、図１６Ｇに示すように、粗面化された接続パッド４５の突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）および外周銅膜６４の周縁部６１の表面２１Ａを覆うように、半田ボール４６が接続パッド４５に接着される。そして、図１６Ｈに示すように、ウエハＷ３内の各半導体チップ４１間に設定されたダイシングラインＬ３に沿って、ウエハＷ３が切断されて（ダイシング）される。これにより、図１５に示す構成の半導体装置が得られる。
以上のように、図１５に示す構成によっても、半田ボール４６が、突出部５４の全表面（先端面５４Ａおよび側面５４Ｂ）を覆うように、接続パッド４５に接着されている。したがって、図１０および図１１に示す構成と同様な作用効果を奏することができる。
さらに、この第２の実施形態では、応力緩和層４４上における突出部５４の周囲を囲うように、銅からなる外周銅膜６４の周縁部６１が形成されている。これにより、突出部５４の先端面５４Ａのみならず、外周銅膜６４の周縁部６１の表面２１Ａにまで半田を濡れ広げやすくすることができる。その結果、半田ボール４６の接着強度をさらに向上させることができる。
以上、本発明のいくつかの実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、第１の実施形態においては、接続パッド５の突出部１４が円柱状に形成されるとしたが、たとえば、図９に示すように、接続パッド５は、半楕円球状に形成されてもよい。
また、第１および第２の実施形態では、半導体チップ１における電極パッド２の配置形態について、電極パッド２は、半導体チップ１の外周縁に沿って、平面視矩形環状に２列に並べて配置されているとしたが、半導体チップ１の機能面１Ａに規則的に配置される形態であれば矩形環状に限られず、たとえば、マトリックス状などで配置されていてもよい。
たとえば、第３および第４の実施形態では、接続パッド４５の突出部５４が円柱状に形成されるとしたが、たとえば、図１７に示すように、接続パッド４５は、半楕円球状に形成されてもよい。この場合には、半楕円球状の表面６０に微小な凹凸を形成することにより、粗面化すればよい。
また、たとえば、図１８に示すように、接続パッド４５に代えて、積層方向において応力緩和層４４の側に配置される上側突出部６７と、上側突出部６７の下側に一体的に形成される下側突出部６８とからなる突出部６６を備える金属パッド６９を形成してもよい。この場合には、上側突出部６７の下面６７Ａおよび側面６７Ｂならびに、下側突出部６８の先端面６８Ａおよび側面６８Ｂに微小な凹凸を形成することにより、粗面化すればよい。
また、第３および第４の実施形態では、接続パッド４５と外周銅膜６４とは、別々に形成されるとしたが、これらは、同一材料で一体的に形成されてもよい。
また、第３および第４の実施形態では、接続パッド４５に接着される半田端子を略球状の半田ボール４６としたが、たとえば、使用する半田の量を少なくして、薄板状の半田端子を接着してもよい。
さらに、第３および第４の実施形態では、半導体チップ４１における電極パッド４２の配置形態について、電極パッド４２は、半導体チップ４１の外周縁に沿って、平面視矩形環状に２列に並べて配置されているとしたが、半導体チップ４１の機能面４１Ａに規則的に配置される形態であれば矩形環状に限られず、たとえば、マトリックス状などで配置されていてもよい。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
この出願は、２００６年１２月２５日に日本国特許庁に提出された特願２００６−３４８５７１号および２００６年１２月２５日に日本国特許庁に提出された特願２００６−３４８５７４号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。

Claims (26)

  1. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、
    前記表面保護膜上に前記表面保護膜における前記パッド開口の周縁部を覆うように形成され、前記パッド開口の開口幅よりも小さい開口幅の開口部を有する応力緩和層と、
    前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、
    前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールと、を含み、
    前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されていることを特徴とする、半導体装置。
  2. 前記突出部は、前記応力緩和層側に配置された上側突出部と、当該上側突出部の下側に一体的に形成され、当該上側突出部よりも小さい幅を有する下側突出部とを含む、請求項１に記載の半導体装置。
  3. 前記突出部が、微小な凹凸により粗面化されている、請求項１または２に記載の半導体装置。
  4. 前記接続パッドと前記応力緩和層との間に形成されたバンプ下地層と、
    前記接続パッドと前記バンプ下地層との間に形成され、前記突出部の周囲を取り囲む金属鍔部を有する外周銅膜とをさらに含む、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、
    前記表面保護膜上に形成され、前記パッド開口から露出する前記内部パッドを露出させる開口部を有する応力緩和層と、
    前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、
    前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールとを含み、
    前記突出部は、前記応力緩和層側に配置された上側突出部と、当該上側突出部の下側に一体的に形成され、当該上側突出部よりも小さい幅を有する下側突出部とを含み、
    前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されている、半導体装置。
  6. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、
    前記表面保護膜上に形成され、前記パッド開口から露出する前記内部パッドを露出させる開口部を有する応力緩和層と、
    前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、
    前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールとを含み、
    前記突出部が、微小な凹凸により粗面化されており、
    前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されている、半導体装置。
  7. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、
    前記表面保護膜上に形成され、前記パッド開口から露出する前記内部パッドを露出させる開口部を有する応力緩和層と、
    前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、
    前記接続パッドと前記応力緩和層との間に形成されたバンプ下地層と、
    前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールとを含み、
    前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されている、半導体装置。
  8. 半導体チップと、
    前記半導体チップの表面に形成された電気接続用の内部パッドと、
    前記半導体チップ上の表面を被覆し、前記内部パッドを露出させるパッド開口を有する表面保護膜と、
    前記表面保護膜上に形成され、前記パッド開口から露出する前記内部パッドを露出させる開口部を有する応力緩和層と、
    前記パッド開口および前記開口部に埋設され、前記内部パッドに接続される埋設部および、前記埋設部と一体的に形成され、前記応力緩和層上に突出し、前記開口部の開口幅よりも大きい幅を有する突出部を備える接続パッドと、
    前記接続パッドと前記応力緩和層との間に形成されたバンプ下地層と、
    前記接続パッドと前記バンプ下地層との間に形成され、前記突出部の周囲を取り囲む金属鍔部を有する外周銅膜と、
    前記接続パッドの前記突出部を覆うように形成され、外部との電気接続のための金属ボールとを含み、
    前記接続パッドが金からなり、前記金属ボールがはんだ材料を用いて形成されており、前記接続パッドと前記金属ボールとの界面に、金の拡散を防止するための拡散防止層が形成されている、半導体装置。
  9. 前記半導体チップが、平面視矩形状のシリコンチップである、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記内部パッドが、平面視矩形状の前記半導体チップの外周縁に沿って、平面視矩形環状に２列に並べて配置されている、請求項９に記載の半導体装置。
  11. 前記内部パッドが、平面視矩形状のアルミニウムパッドである、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記表面保護膜が、酸化シリコンまたは窒化シリコンからなる、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記応力緩和層が、ポリイミドからなる、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記埋設部が、円柱状に形成されている、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記突出部が、円柱状に形成されている、請求項１〜１４のいずれか一項に記載の半導体装置。
  16. 円柱状の前記突出部の高さが、１０〜５０μｍである、請求項１５に記載の半導体装置。
  17. 前記拡散防止層が、ニッケルである、請求項１〜１３のいずれか一項に記載の半導体装置。
  18. 前記上側突出部および前記下側突出部がいずれも円柱状に形成されている、請求項２または５に記載の半導体装置。
  19. 円柱状の前記上側突出部および前記下側突出部の高さが、１０〜５０μｍである、請求項１８に記載の半導体装置。
  20. 前記下側突出部は、前記開口部の開口幅より大きい幅を有する、請求項２、５、１８または１９に記載の半導体装置。
  21. 前記金属ボールが、前記金属鍔部を覆うように形成されている、請求項４または８に記載の半導体装置。
  22. 前記外周銅膜の厚さが、０．１μｍ〜２μｍである、請求項４、８または２１に記載の半導体装置。
  23. 前記バンプ下地層が、前記内部パッドの表面、前記開口部の内面および前記応力緩和層の表面における前記開口部の周縁部を覆うように形成されている、請求項４、７、８、２１または２２に記載の半導体装置。
  24. 前記バンプ下地層が、チタン、クロムまたはチタンタングステンからなる、請求項４、７、８、２１、２２または２３に記載の半導体装置。
  25. 前記表面保護膜の前記パッド開口は、前記内部パッドのみを露出させる、請求項１〜２４のいずれか一項に記載の半導体装置。
  26. 前記応力緩和層の前記開口部は、前記パッド開口から露出する前記内部パッドのみを露出させ、前記表面保護膜における前記パッド開口の前記周縁部を露出させない、請求項１〜２５のいずれか一項に記載の半導体装置。
JP2008551072A 2006-12-25 2007-12-20 半導体装置 Active JP5570727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008551072A JP5570727B2 (ja) 2006-12-25 2007-12-20 半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006348571 2006-12-25
JP2006348571 2006-12-25
JP2006348574 2006-12-25
JP2006348574 2006-12-25
JP2008551072A JP5570727B2 (ja) 2006-12-25 2007-12-20 半導体装置
PCT/JP2007/074564 WO2008078655A1 (ja) 2006-12-25 2007-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2008078655A1 JPWO2008078655A1 (ja) 2010-04-22
JP5570727B2 true JP5570727B2 (ja) 2014-08-13

Family

ID=39562448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551072A Active JP5570727B2 (ja) 2006-12-25 2007-12-20 半導体装置

Country Status (7)

Country Link
US (2) US8446008B2 (ja)
EP (1) EP2099065A4 (ja)
JP (1) JP5570727B2 (ja)
KR (1) KR20090101435A (ja)
CN (1) CN101542704B (ja)
TW (1) TW200836314A (ja)
WO (1) WO2008078655A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
JP2010251631A (ja) * 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9583425B2 (en) * 2012-02-15 2017-02-28 Maxim Integrated Products, Inc. Solder fatigue arrest for wafer level package
US9484291B1 (en) * 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
WO2016139500A1 (en) * 2015-03-03 2016-09-09 Commissariat à l'énergie atomique et aux énergies alternatives Chip comprising deformation compensation layers
JP7005291B2 (ja) * 2017-11-07 2022-01-21 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10665473B2 (en) * 2017-11-08 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11581280B2 (en) 2019-12-27 2023-02-14 Stmicroelectronics Pte Ltd WLCSP package with different solder volumes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335648A (ja) * 1994-06-09 1995-12-22 Citizen Watch Co Ltd 半導体装置の突起電極
JP2000164617A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2002280487A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージ
JP2003273484A (ja) * 2002-03-13 2003-09-26 Alps Electric Co Ltd 接続構造
JP2005072253A (ja) * 2003-08-25 2005-03-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301894B2 (ja) 1995-04-10 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6077726A (en) * 1998-07-30 2000-06-20 Motorola, Inc. Method and apparatus for stress relief in solder bump formation on a semiconductor device
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
CN1185707C (zh) 2002-06-17 2005-01-19 威盛电子股份有限公司 凸块底缓冲金属结构
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
JP2006086209A (ja) * 2004-09-14 2006-03-30 Hitachi Cable Ltd Ｂｇａテープキャリア及びｂｇａ型半導体装置
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008159948A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335648A (ja) * 1994-06-09 1995-12-22 Citizen Watch Co Ltd 半導体装置の突起電極
JP2000164617A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
JP2002280487A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージ
JP2003273484A (ja) * 2002-03-13 2003-09-26 Alps Electric Co Ltd 接続構造
JP2005072253A (ja) * 2003-08-25 2005-03-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP2099065A4 (en) 2011-02-23
CN101542704B (zh) 2011-04-20
JPWO2008078655A1 (ja) 2010-04-22
US20100044863A1 (en) 2010-02-25
WO2008078655A1 (ja) 2008-07-03
EP2099065A1 (en) 2009-09-09
CN101542704A (zh) 2009-09-23
KR20090101435A (ko) 2009-09-28
TW200836314A (en) 2008-09-01
US8446008B2 (en) 2013-05-21
US20130234327A1 (en) 2013-09-12
US9018762B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
JP5570727B2 (ja) 半導体装置
JP4980709B2 (ja) 半導体装置
KR100497111B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP2008159948A (ja) 半導体装置
JP2010103300A (ja) 半導体装置及びその製造方法
JP2010050177A (ja) 半導体装置
JP5129438B2 (ja) 半導体装置
JP5361264B2 (ja) 半導体装置
JP2009064897A (ja) 半導体装置及びその製造方法
JP4675146B2 (ja) 半導体装置
JP2003124389A (ja) 半導体パッケージ
JP4361223B2 (ja) 半導体パッケージ
JP5006026B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
JP5065669B2 (ja) 半導体装置
JP2004533119A (ja) エネルギ吸収構造を備えた集積回路
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法
CN111199933A (zh) 半导体结构、重布线层结构及其制造方法
JP2006013276A (ja) 半導体装置及びその製造方法
JP2006303169A (ja) 半導体装置
JP2002280476A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2007295010A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2006287049A (ja) 半導体装置
JP2010171311A (ja) 半導体装置およびその製造方法
JP2003332488A (ja) 電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140625

R150 Certificate of patent or registration of utility model

Ref document number: 5570727

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250