JPH07335648A - 半導体装置の突起電極 - Google Patents
半導体装置の突起電極Info
- Publication number
- JPH07335648A JPH07335648A JP6127790A JP12779094A JPH07335648A JP H07335648 A JPH07335648 A JP H07335648A JP 6127790 A JP6127790 A JP 6127790A JP 12779094 A JP12779094 A JP 12779094A JP H07335648 A JPH07335648 A JP H07335648A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- thin film
- metal thin
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】
【構成】 半導体装置１上に電極２と開口パターンを形
成する保護膜３と、電極２と保護膜３上に形成する金属
薄膜４と、金属薄膜４上に形成するストレートタイプの
コア突起電極５と、金属薄膜４上とコア突起電極５上に
形成する球状の半田突起電極６を有する。 【効果】 本発明の突起電極の構造を採用することによ
って、突起電極の直径を小さく形成でき、かつ密着強度
が強固となる。よって従来の突起電極の構造では不可能
であった半導体装置の超微細な接続ピッチのＦＣ実装を
実現することができる。
成する保護膜３と、電極２と保護膜３上に形成する金属
薄膜４と、金属薄膜４上に形成するストレートタイプの
コア突起電極５と、金属薄膜４上とコア突起電極５上に
形成する球状の半田突起電極６を有する。 【効果】 本発明の突起電極の構造を採用することによ
って、突起電極の直径を小さく形成でき、かつ密着強度
が強固となる。よって従来の突起電極の構造では不可能
であった半導体装置の超微細な接続ピッチのＦＣ実装を
実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の突起電極に
関係し、その分野のベアチップをフェイスダウンで実装
する実装構造において、とくに超微細接続ピッチのＦＣ
（ＦｌｉｐＣｈｉｐ）実装を行う際に用いられる突起電
極の構造に関する。
関係し、その分野のベアチップをフェイスダウンで実装
する実装構造において、とくに超微細接続ピッチのＦＣ
（ＦｌｉｐＣｈｉｐ）実装を行う際に用いられる突起電
極の構造に関する。
【０００２】
【従来の技術】近年の電子機器の軽薄短小化への傾向は
半導体装置が高集積化してきていることからも明らかで
あり、半導体装置の実装においても軽薄短小化に対応す
るために高密度化が進んできている。
半導体装置が高集積化してきていることからも明らかで
あり、半導体装置の実装においても軽薄短小化に対応す
るために高密度化が進んできている。
【０００３】この高密度の実装構造を達成するための構
成としてはＦＣ実装構造や、ＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装構造や、さらにＣ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装構造が代表的
であり、突起電極を採用する実装構造は増加してきてい
る。
成としてはＦＣ実装構造や、ＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装構造や、さらにＣ
ＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装構造が代表的
であり、突起電極を採用する実装構造は増加してきてい
る。
【０００４】従来のＦＣ実装における突起電極の構造
は、コア突起電極のない構造とコア突起電極を有する構
造とがある。それらの構造の突起電極を採用する一般的
なＦＣ実装の接続ピッチは、２００ミクロンよりも大き
い。以下、従来例における突起電極の構造の一例につい
て図面を用いて説明する。
は、コア突起電極のない構造とコア突起電極を有する構
造とがある。それらの構造の突起電極を採用する一般的
なＦＣ実装の接続ピッチは、２００ミクロンよりも大き
い。以下、従来例における突起電極の構造の一例につい
て図面を用いて説明する。
【０００５】図２は従来のコア突起電極を有する構造を
示す断面図である。半導体装置１上に外部と接続するた
めの電極２と保護膜３と金属薄膜５と銅コア突起電極と
半田突起電極を順次形成する構造となっている。
示す断面図である。半導体装置１上に外部と接続するた
めの電極２と保護膜３と金属薄膜５と銅コア突起電極と
半田突起電極を順次形成する構造となっている。
【０００６】はじめに、半導体装置１に電極２と保護膜
３とをスパッタリング法や、ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって被膜
形成を行い、それぞれをパターン形成する。
３とをスパッタリング法や、ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって被膜
形成を行い、それぞれをパターン形成する。
【０００７】さらに金属薄膜４はスパッタリング法や真
空蒸着法によって形成する。金属薄膜４は３層構造を有
しており、下層からアルミニウムとクロムと銅とを積層
している。
空蒸着法によって形成する。金属薄膜４は３層構造を有
しており、下層からアルミニウムとクロムと銅とを積層
している。
【０００８】それぞれの膜厚は順に０．５〜１．０ミク
ロン・５０〜１０００オングストローム・０．５〜１．
０ミクロンとなっている。金属薄膜４は、電解メッキに
て突起電極を形成するためのウエハー面内共通の電極と
しての役割と、電極２と突起電極との金属同士の接合
と、電気的な結合とを行う役割をもっている。
ロン・５０〜１０００オングストローム・０．５〜１．
０ミクロンとなっている。金属薄膜４は、電解メッキに
て突起電極を形成するためのウエハー面内共通の電極と
しての役割と、電極２と突起電極との金属同士の接合
と、電気的な結合とを行う役割をもっている。
【０００９】ここでクロムはアルミニウムと銅の金属拡
散を防止するバリアの役割を有しており、クロム以外の
金属でニッケルやチタンを用いることもできる。
散を防止するバリアの役割を有しており、クロム以外の
金属でニッケルやチタンを用いることもできる。
【００１０】コア突起電極５は、基板に半導体集積回路
装置を実装するときの基板と半導体集積回路装置とのす
き間を空ける役割をもっている。
装置を実装するときの基板と半導体集積回路装置とのす
き間を空ける役割をもっている。
【００１１】コア突起電極５は、メッキ用レジスト（図
示せず）を金属薄膜４上の全面に形成し、電極２上にホ
ール状のパターンを設けて、電解メッキにて形成する。
示せず）を金属薄膜４上の全面に形成し、電極２上にホ
ール状のパターンを設けて、電解メッキにて形成する。
【００１２】電解メッキは等方成長するのでコア突起電
極５の高さをメッキ用レジストよりも上まで形成する
と、メッキ用レジストよりも高く成長した寸法分が横方
向へも成長し、コア突起電極５は、図２に示すようにマ
ッシュルーム形状となる。
極５の高さをメッキ用レジストよりも上まで形成する
と、メッキ用レジストよりも高く成長した寸法分が横方
向へも成長し、コア突起電極５は、図２に示すようにマ
ッシュルーム形状となる。
【００１３】メッキ用レジストのホール状のパターンの
開口部直径と、コア突起電極５の根元の直径は等しく、
この直径と突起電極高さを調整することによって突起電
極の直径を決定している。
開口部直径と、コア突起電極５の根元の直径は等しく、
この直径と突起電極高さを調整することによって突起電
極の直径を決定している。
【００１４】コア突起電極５の根元の直径寸法は突起電
極の密着強度に影響を及ぼすので、極端に細くはできな
い。
極の密着強度に影響を及ぼすので、極端に細くはできな
い。
【００１５】半田突起電極６は、基板のパターンと半導
体集積回路装置とを接続する役割をもっている。コア突
起電極５と同様に電解メッキにて形成し、その後、半田
の融点以上の温度に加熱すると溶融し、表面張力によっ
て球状となり、そして冷却することによって図示したよ
うな形状となる。半田の体積が接続信頼性に影響を与え
るので、体積は多い方がよい。
体集積回路装置とを接続する役割をもっている。コア突
起電極５と同様に電解メッキにて形成し、その後、半田
の融点以上の温度に加熱すると溶融し、表面張力によっ
て球状となり、そして冷却することによって図示したよ
うな形状となる。半田の体積が接続信頼性に影響を与え
るので、体積は多い方がよい。
【００１６】
【発明が解決しようとする課題】図２に示す従来例の半
導体装置の突起電極の構造は、微細接続ピッチに対応さ
せようとするとき、コア突起電極と半田突起電極の高さ
を低くする手法か、コア突起電極の根元の直径を小さく
する手法によって行う。
導体装置の突起電極の構造は、微細接続ピッチに対応さ
せようとするとき、コア突起電極と半田突起電極の高さ
を低くする手法か、コア突起電極の根元の直径を小さく
する手法によって行う。
【００１７】高さを低くする手法はメッキが等方成長す
ることを利用し、高さを低くすることによって突起電極
の横方向への成長を抑え、よって突起電極の直径を小さ
く形成するものである。
ることを利用し、高さを低くすることによって突起電極
の横方向への成長を抑え、よって突起電極の直径を小さ
く形成するものである。
【００１８】しかし、この手法は高さを低くすることに
限界があり、最低でも実装基板側のレジスト厚さ、たと
えば４０ミクロンよりも高くなければならない。
限界があり、最低でも実装基板側のレジスト厚さ、たと
えば４０ミクロンよりも高くなければならない。
【００１９】また、半田体積が減少するので接続信頼性
が悪くなる。たとえば突起電極の高さが５０ミクロンの
とき、両側面にもそれぞれ５０ミクロンメッキが広が
り、突起電極の根元の直径が３０ミクロンあったとする
と、メッキ後の突起電極の直径は１３０ミクロンにな
る。よって接続ピッチ１３０ミクロン以下の微細接続は
非常に困難である。
が悪くなる。たとえば突起電極の高さが５０ミクロンの
とき、両側面にもそれぞれ５０ミクロンメッキが広が
り、突起電極の根元の直径が３０ミクロンあったとする
と、メッキ後の突起電極の直径は１３０ミクロンにな
る。よって接続ピッチ１３０ミクロン以下の微細接続は
非常に困難である。
【００２０】この形成手法における突起電極の直径寸法
は、以下の計算式で得ることができる。 突起電極直径＝突起電極根元の直径＋突起電極の高さの
２倍
は、以下の計算式で得ることができる。 突起電極直径＝突起電極根元の直径＋突起電極の高さの
２倍
【００２１】突起電極の根元の直径を小さくする手法
は、メッキレジストの開口径、すなわち突起電極根元の
直径を小さく形成することによって、突起電極の高さを
維持したまま突起電極の直径を小さくするものである。
は、メッキレジストの開口径、すなわち突起電極根元の
直径を小さく形成することによって、突起電極の高さを
維持したまま突起電極の直径を小さくするものである。
【００２２】しかしながら突起電極の根元の直径を小さ
くすると、突起電極の密着強度が弱くなり、実装信頼性
上問題となる。突起電極の根元の直径寸法が２０ミクロ
ン程度のとき、密着強度は約１５ｇとなる。
くすると、突起電極の密着強度が弱くなり、実装信頼性
上問題となる。突起電極の根元の直径寸法が２０ミクロ
ン程度のとき、密着強度は約１５ｇとなる。
【００２３】この程度の数値が実装信頼性上、問題のな
い突起電極の密着強度の限界値である。その際の突起電
極のメッキ後の直径は、突起電極の高さ寸法を５０ミク
ロンとするとき、１２０ミクロンとなり、接続ピッチ寸
法が１２０ミクロン以下の微細接続は非常に困難であ
る。
い突起電極の密着強度の限界値である。その際の突起電
極のメッキ後の直径は、突起電極の高さ寸法を５０ミク
ロンとするとき、１２０ミクロンとなり、接続ピッチ寸
法が１２０ミクロン以下の微細接続は非常に困難であ
る。
【００２４】前述した理由から従来の突起電極は、超微
細接続ピッチの高密度ＦＣ実装には適さない。
細接続ピッチの高密度ＦＣ実装には適さない。
【００２５】本発明の目的は、上記のような課題を解決
し、接続ピッチ寸法の狭小化をはかり、従来よりもさら
に高密度なＦＣ実装を達成することが可能な突起電極の
構成を提供することにある。
し、接続ピッチ寸法の狭小化をはかり、従来よりもさら
に高密度なＦＣ実装を達成することが可能な突起電極の
構成を提供することにある。
【００２６】
【課題を解決するための手段】上記目的を達成するため
に本発明では、下記記載の構造を有する突起電極を採用
する。
に本発明では、下記記載の構造を有する突起電極を採用
する。
【００２７】本発明の半導体装置の突起電極は、半導体
装置上に電極と開口パターンを形成する保護膜と、電極
と保護膜上に形成する金属薄膜と、金属薄膜上に形成す
るストレートタイプのコア突起電極と、金属薄膜上とコ
ア突起電極上に形成する球状の半田突起電極を有するこ
とを特徴とする。
装置上に電極と開口パターンを形成する保護膜と、電極
と保護膜上に形成する金属薄膜と、金属薄膜上に形成す
るストレートタイプのコア突起電極と、金属薄膜上とコ
ア突起電極上に形成する球状の半田突起電極を有するこ
とを特徴とする。
【００２８】
【作用】本発明の突起電極は、ストレートタイプのコア
突起電極をもった構造で、しかも突起電極根元の金属薄
膜上から半田突起電極を形成している。
突起電極をもった構造で、しかも突起電極根元の金属薄
膜上から半田突起電極を形成している。
【００２９】コア突起電極をストレートタイプに形成す
ることによって突起電極の直径を縮小できる。またコア
突起電極と半田突起電極を加えた根元の太さとなり、コ
ア突起電極を有する半田突起電極を従来の手法で同サイ
ズに形成するときよりも、突起電極の密着強度を強くす
る作用がある。
ることによって突起電極の直径を縮小できる。またコア
突起電極と半田突起電極を加えた根元の太さとなり、コ
ア突起電極を有する半田突起電極を従来の手法で同サイ
ズに形成するときよりも、突起電極の密着強度を強くす
る作用がある。
【００３０】
【実施例】以下本発明の実施例における半導体装置の突
起電極の構造を図面に基づいて詳しく説明する。図１は
本発明の実施例における突起電極を示す断面図である。
起電極の構造を図面に基づいて詳しく説明する。図１は
本発明の実施例における突起電極を示す断面図である。
【００３１】まず半導体装置１上に、電極２と保護膜３
をスパッタリング法やＣＶＤ法によって膜形成し、それ
ぞれをパターン形成する。電極２は一般的な半導体装置
用の配線材料であるアルミニウムを主成分とする金属に
て０．８〜１．０ミクロンの厚さに形成する。
をスパッタリング法やＣＶＤ法によって膜形成し、それ
ぞれをパターン形成する。電極２は一般的な半導体装置
用の配線材料であるアルミニウムを主成分とする金属に
て０．８〜１．０ミクロンの厚さに形成する。
【００３２】保護膜３はシリコン窒化膜やシリコン酸化
膜を０．８〜１．０ミクロンの厚さに形成し、電極２上
に４０ミクロンの開口部を設ける。開口部は良好な接続
抵抗と接着強度を得るために、直径寸法は１０ミクロン
以上が望ましい。
膜を０．８〜１．０ミクロンの厚さに形成し、電極２上
に４０ミクロンの開口部を設ける。開口部は良好な接続
抵抗と接着強度を得るために、直径寸法は１０ミクロン
以上が望ましい。
【００３３】保護膜３は２層構造を採用するときもあ
り、そのときは下層にシリコン窒化膜またはシリコン酸
化膜を０．８〜１．０ミクロン、上層にポリイミド膜を
１．０〜５．０ミクロンの厚さに形成する。
り、そのときは下層にシリコン窒化膜またはシリコン酸
化膜を０．８〜１．０ミクロン、上層にポリイミド膜を
１．０〜５．０ミクロンの厚さに形成する。
【００３４】ポリイミド膜は、半導体装置１の素子を保
護する効果と上に積層する金属の応力を吸収する効果を
有する。ポリイミド膜の形成はフォトリソグラフィ法に
よって行う。
護する効果と上に積層する金属の応力を吸収する効果を
有する。ポリイミド膜の形成はフォトリソグラフィ法に
よって行う。
【００３５】つぎに金属薄膜４を形成する。金属薄膜４
は３層構造を有しており、下層からアルミニウムとクロ
ムと銅を積層している。それぞれの膜厚は０．５〜１．
０ミクロンと５０〜１０００オングストロームと０．５
〜１．０ミクロンとなっている。
は３層構造を有しており、下層からアルミニウムとクロ
ムと銅を積層している。それぞれの膜厚は０．５〜１．
０ミクロンと５０〜１０００オングストロームと０．５
〜１．０ミクロンとなっている。
【００３６】ここで金属薄膜４は、電界メッキにて突起
電極を形成するためのウエハー面内共通の電極としての
役割と、電極２と突起電極との金属同士の接合、および
電気的な結合を行う役割をもっている。
電極を形成するためのウエハー面内共通の電極としての
役割と、電極２と突起電極との金属同士の接合、および
電気的な結合を行う役割をもっている。
【００３７】さらにクロムはアルミニウムと銅の金属拡
散を防止するバリアの役割を有しており、クロム以外の
金属でニッケルやチタンを用いることもできる。
散を防止するバリアの役割を有しており、クロム以外の
金属でニッケルやチタンを用いることもできる。
【００３８】金属薄膜４の形成は、電極２上の有機残渣
や酸化膜をクリーニングした後、スパッタリング法や真
空蒸着法にて行う。
や酸化膜をクリーニングした後、スパッタリング法や真
空蒸着法にて行う。
【００３９】つぎにストレート形状のコア突起電極５を
形成する。コア突起電極５は２５ミクロンの高さまで形
成し、直径寸法は３０ミクロンである。
形成する。コア突起電極５は２５ミクロンの高さまで形
成し、直径寸法は３０ミクロンである。
【００４０】高さ寸法の最大は６０ミクロン、直径寸法
の最小は１０ミクロンに形成し、基板に半導体集積回路
装置を実装するときの基板と半導体集積回路装置とのす
き間を空ける役割をもっている。
の最小は１０ミクロンに形成し、基板に半導体集積回路
装置を実装するときの基板と半導体集積回路装置とのす
き間を空ける役割をもっている。
【００４１】コア突起電極５は電解銅メッキ法にて形成
する。金属薄膜４上にメッキ用レジスト（図示せず）を
２５ミクロンの厚さに形成し、電極２上のメッキ被着部
を開口しそこにメッキすることによって、等方成長する
電解メッキの横方向への成長を抑制している。
する。金属薄膜４上にメッキ用レジスト（図示せず）を
２５ミクロンの厚さに形成し、電極２上のメッキ被着部
を開口しそこにメッキすることによって、等方成長する
電解メッキの横方向への成長を抑制している。
【００４２】本発明の実施例ではコア突起電極５に銅を
用いたが、採用する半田を球状に成形する温度よりも融
点が高く、メッキ法による形成が可能な金属で、半田メ
ッキが付着するもので有れば、同様に採用できる。
用いたが、採用する半田を球状に成形する温度よりも融
点が高く、メッキ法による形成が可能な金属で、半田メ
ッキが付着するもので有れば、同様に採用できる。
【００４３】メッキ用レジストは液状タイプ、あるいは
ドライフィルムのどちらでも可能であり、メッキ用レジ
ストはフォトリソグラフィ法によって形成する。
ドライフィルムのどちらでも可能であり、メッキ用レジ
ストはフォトリソグラフィ法によって形成する。
【００４４】そして半田突起電極６を形成する。コア突
起電極５の上に２５ミクロンの高さまで形成する。
起電極５の上に２５ミクロンの高さまで形成する。
【００４５】この半田突起電極６の体積が半導体装置１
と基板との接続信頼性に影響する。接続信頼性を得るた
めに半田突起電極６の体積は多い方がよい。本発明の実
施例において半田突起電極６は、９７０００立方ミクロ
ンの体積を有する。
と基板との接続信頼性に影響する。接続信頼性を得るた
めに半田突起電極６の体積は多い方がよい。本発明の実
施例において半田突起電極６は、９７０００立方ミクロ
ンの体積を有する。
【００４６】半田突起電極６は電解メッキ法にて形成す
る。半田突起電極６は等方成長し、高さ２５ミクロンま
で成長させると、両側にも２５ミクロン成長する。
る。半田突起電極６は等方成長し、高さ２５ミクロンま
で成長させると、両側にも２５ミクロン成長する。
【００４７】よってメッキ直後の半田突起電極６の直径
寸法は、コア突起電極５の直径を加えて８０ミクロンと
なる。隣接する突起電極との間隔を２０ミクロンとする
と、接続ピッチ１００ミクロンを実現できる。
寸法は、コア突起電極５の直径を加えて８０ミクロンと
なる。隣接する突起電極との間隔を２０ミクロンとする
と、接続ピッチ１００ミクロンを実現できる。
【００４８】この時点での突起電極の形状は、マッシュ
ルーム型になっている。接続ピッチをさらに狭小化する
ためには、コア突起電極５の直径を小さくするか、ある
いは半田突起電極６の高さを低くすれば可能である。
ルーム型になっている。接続ピッチをさらに狭小化する
ためには、コア突起電極５の直径を小さくするか、ある
いは半田突起電極６の高さを低くすれば可能である。
【００４９】つぎに半田の融点以上の温度に加熱するこ
とによって、半田突起電極６を球状に成形する。加熱温
度は、約３００℃で処理している。当実施例では錫：鉛
＝６：４の半田を使用しており、融点は約１８３℃であ
る。半田の組成は錫：鉛＝５：９５やインジウム、銀を
錫と鉛に混入するタイプも使用できる。
とによって、半田突起電極６を球状に成形する。加熱温
度は、約３００℃で処理している。当実施例では錫：鉛
＝６：４の半田を使用しており、融点は約１８３℃であ
る。半田の組成は錫：鉛＝５：９５やインジウム、銀を
錫と鉛に混入するタイプも使用できる。
【００５０】半田を融点以上の温度に加熱すると溶融し
て、図１に示すように金属薄膜４とコア突起電極５との
上に濡れ広がり、表面張力によって球状になる。コア突
起電極５が冷却すると、その形状をとどめたまま凝固
し、本発明の突起電極の構造となる。
て、図１に示すように金属薄膜４とコア突起電極５との
上に濡れ広がり、表面張力によって球状になる。コア突
起電極５が冷却すると、その形状をとどめたまま凝固
し、本発明の突起電極の構造となる。
【００５１】突起電極の根元はコア突起電極５と半田突
起電極６を合わせた大きさとなり、密着強度が強くな
り、ＦＣ実装の信頼性が飛躍的に向上する。
起電極６を合わせた大きさとなり、密着強度が強くな
り、ＦＣ実装の信頼性が飛躍的に向上する。
【００５２】
【発明の効果】以上の説明で明らかなように、本発明に
よればコア突起電極をストレートタイプにすることによ
って、突起電極の横方向への広がりを抑え、しかも高さ
を保つことができるので直径の小さな突起電極を得るこ
とができる。
よればコア突起電極をストレートタイプにすることによ
って、突起電極の横方向への広がりを抑え、しかも高さ
を保つことができるので直径の小さな突起電極を得るこ
とができる。
【００５３】さらにまた、半田をコア突起電極と金属薄
膜上まで濡らして広げ球状に成形することによって、突
起電極の密着強度を向上させることができる。この突起
電極を採用すると、半導体装置上に形成する突起電極間
のピッチを縮小することが可能であり、したがって近年
の軽薄短小化の要求に対応する、超微細な接続ピッチ寸
法の半導体装置のＦＣ実装を行うことができる。
膜上まで濡らして広げ球状に成形することによって、突
起電極の密着強度を向上させることができる。この突起
電極を採用すると、半導体装置上に形成する突起電極間
のピッチを縮小することが可能であり、したがって近年
の軽薄短小化の要求に対応する、超微細な接続ピッチ寸
法の半導体装置のＦＣ実装を行うことができる。
【図１】本発明の実施例における半導体装置の突起電極
を示す断面図である。
を示す断面図である。
【図２】従来例における突起電極を示す断面図である。
１ 半導体装置 ２ 電極 ３ 保護膜 ４ 金属薄膜 ５ コア突起電極 ６ 半田突起電極
Claims (1)
- 【請求項１】 半導体装置上に電極と開口パターンを形
成する保護膜と、電極と保護膜上に形成する金属薄膜
と、金属薄膜上に形成するストレートタイプのコア突起
電極と、金属薄膜上とコア突起電極上とに形成する球状
の半田突起電極とを有することを特徴とする半導体装置
の突起電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6127790A JPH07335648A (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の突起電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6127790A JPH07335648A (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の突起電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335648A true JPH07335648A (ja) | 1995-12-22 |
Family
ID=14968750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6127790A Pending JPH07335648A (ja) | 1994-06-09 | 1994-06-09 | 半導体装置の突起電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335648A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980044254A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 반도체 칩의 본드 패드(Bond Pad) 구조 |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| WO2008078655A1 (ja) * | 2006-12-25 | 2008-07-03 | Rohm Co., Ltd. | 半導体装置 |
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
-
1994
- 1994-06-09 JP JP6127790A patent/JPH07335648A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980044254A (ko) * | 1996-12-06 | 1998-09-05 | 황인길 | 반도체 칩의 본드 패드(Bond Pad) 구조 |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| WO2008078655A1 (ja) * | 2006-12-25 | 2008-07-03 | Rohm Co., Ltd. | 半導体装置 |
| US8446008B2 (en) | 2006-12-25 | 2013-05-21 | Rohm Co., Ltd. | Semiconductor device bonding with stress relief connection pads |
| JP5570727B2 (ja) * | 2006-12-25 | 2014-08-13 | ローム株式会社 | 半導体装置 |
| US9018762B2 (en) | 2006-12-25 | 2015-04-28 | Rohm Co., Ltd. | Semiconductor device bonding with stress relief connection pads |
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US9224707B2 (en) | 2012-07-05 | 2015-12-29 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656858A (en) | Semiconductor device with bump structure | |
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| US9066457B2 (en) | Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board | |
| JP3378334B2 (ja) | 半導体装置実装構造体 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| US4514751A (en) | Compressively stresses titanium metallurgy for contacting passivated semiconductor devices | |
| JP4021104B2 (ja) | バンプ電極を有する半導体装置 | |
| US20090121344A1 (en) | Silicon interposer and semiconductor device package and semiconductor device incorporating the same | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| JPH01209746A (ja) | 半導体装置 | |
| JPH07335648A (ja) | 半導体装置の突起電極 | |
| JP2006114827A (ja) | 半導体装置 | |
| JPH04133330A (ja) | 半導体装置およびその接続方法 | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| US8338965B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JP3430916B2 (ja) | 半導体装置の製造方法 | |
| JP2725611B2 (ja) | 半導体装置 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| TW418470B (en) | Method for forming solder bumps on flip chips and devices formed | |
| JPH03159152A (ja) | バンプ電極の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS5929430A (ja) | 半導体装置 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| JP2968969B2 (ja) | 配線基板 |