JP2000040715A - フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 - Google Patents
フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法Info
- Publication number
- JP2000040715A JP2000040715A JP10210066A JP21006698A JP2000040715A JP 2000040715 A JP2000040715 A JP 2000040715A JP 10210066 A JP10210066 A JP 10210066A JP 21006698 A JP21006698 A JP 21006698A JP 2000040715 A JP2000040715 A JP 2000040715A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- bump
- solder
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップに形成されたパッド（電極）と
バンプとの接着性を向上させることができ、信頼性の高
いフリップチップ実装型半導体装置を提供する。 【解決手段】 半導体チップ１１の回路形成面１１ａ上
のＡｌパッド１２上に通電パッド１７が形成されてい
る。また、回路形成面１１ａ上のＰＶ膜１３上には、複
数のバンプ保持パッド１８が通電パッド１７の周囲を囲
むようにして形成されている。これら通電パッド１７上
およびバンプ保持パッド１８上により、ハンダバンプ１
９が保持されている。
バンプとの接着性を向上させることができ、信頼性の高
いフリップチップ実装型半導体装置を提供する。 【解決手段】 半導体チップ１１の回路形成面１１ａ上
のＡｌパッド１２上に通電パッド１７が形成されてい
る。また、回路形成面１１ａ上のＰＶ膜１３上には、複
数のバンプ保持パッド１８が通電パッド１７の周囲を囲
むようにして形成されている。これら通電パッド１７上
およびバンプ保持パッド１８上により、ハンダバンプ１
９が保持されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの回
路形成面を配線基板に向け、この半導体チップの電極と
配線基板の電極とをハンダバンプにより直接接続するフ
リップチップ実装型半導体装置の製造方法，およびフリ
ップチップ実装型半導体装置の製造方法に関する。
路形成面を配線基板に向け、この半導体チップの電極と
配線基板の電極とをハンダバンプにより直接接続するフ
リップチップ実装型半導体装置の製造方法，およびフリ
ップチップ実装型半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年のＬＳＩの小型化、高集積化に伴
い、半導体装置においてはＬＳＩチップの各電極と外部
回路との電気的接続を行うための入出力端子数も増加し
ている。このため、近年では、パッケージ内に納められ
たＬＳＩチップの各電極と外部回路との接続方法の一つ
として、ＬＳＩチップの各電極上にハンダバンプを設
け、能動素子面（回路形成面）を基板に向けて接着する
というフリップチップ実装方法が用いられている。
い、半導体装置においてはＬＳＩチップの各電極と外部
回路との電気的接続を行うための入出力端子数も増加し
ている。このため、近年では、パッケージ内に納められ
たＬＳＩチップの各電極と外部回路との接続方法の一つ
として、ＬＳＩチップの各電極上にハンダバンプを設
け、能動素子面（回路形成面）を基板に向けて接着する
というフリップチップ実装方法が用いられている。
【０００３】図９は、従来のフリップチップ実装方法に
おけるハンダバンプの構造を示す概略断面図である。半
導体チップ（以下、単に「チップ」ともいう）８１の回
路形成面上には、各素子を外部回路に対して電気的に接
続するための複数のＡｌパッド８２が形成されている。
図９はその一部分を示すものである。Ａｌパッド８２が
形成された部分以外の半導体チップ８１の回路形成面
は、回路を保護するためのパッシベーション膜（以下、
「ＰＶ膜」という）８３により覆われている。
おけるハンダバンプの構造を示す概略断面図である。半
導体チップ（以下、単に「チップ」ともいう）８１の回
路形成面上には、各素子を外部回路に対して電気的に接
続するための複数のＡｌパッド８２が形成されている。
図９はその一部分を示すものである。Ａｌパッド８２が
形成された部分以外の半導体チップ８１の回路形成面
は、回路を保護するためのパッシベーション膜（以下、
「ＰＶ膜」という）８３により覆われている。
【０００４】チップ８１表面のＡｌパッド８２上および
Ａｌパッド８２周縁近傍のＰＶ膜８３上には、Ｃｒ，Ｔ
ｉなどの導電体からなるカレントフィルム（図示せず）
が形成されている。このカレントフィルム上にＣｕから
なる第１バリアメタル層８５，およびＮｉからなる第２
バリアメタル層８６が形成されている。
Ａｌパッド８２周縁近傍のＰＶ膜８３上には、Ｃｒ，Ｔ
ｉなどの導電体からなるカレントフィルム（図示せず）
が形成されている。このカレントフィルム上にＣｕから
なる第１バリアメタル層８５，およびＮｉからなる第２
バリアメタル層８６が形成されている。
【０００５】第２バリアメタル層８６上には、Ｐｂ−Ｓ
ｎ系のハンダからなるマッシュルーム形状のハンダバン
プ８９が形成されている。このハンダバンプ８９を介し
て、半導体チップ上の各Ａｌパッド８２と配線基板に形
成された各電極とが電気的に接続される。なお、各バリ
アメタル層８５，８６は、Ａｌパッド８２とハンダバン
プ８９との接着強度を向上させ、拡散による金属間化合
物の生成を防ぐために形成されるものである。
ｎ系のハンダからなるマッシュルーム形状のハンダバン
プ８９が形成されている。このハンダバンプ８９を介し
て、半導体チップ上の各Ａｌパッド８２と配線基板に形
成された各電極とが電気的に接続される。なお、各バリ
アメタル層８５，８６は、Ａｌパッド８２とハンダバン
プ８９との接着強度を向上させ、拡散による金属間化合
物の生成を防ぐために形成されるものである。
【０００６】以下、このような従来のフリップチップ実
装型の半導体装置におけるハンダバンプの製造方法を説
明する。まず、既にＡｌパッド８２およびＰＶ膜８３が
形成されたチップ８１の全表面上に、スパッタリング法
によりカレントフィルムを形成する。次に、フォトリソ
グラフィ工程により、カレントフィルム上のハンダバン
プが形成されるべき位置に開口部を有するレジストパタ
ンを形成する。
装型の半導体装置におけるハンダバンプの製造方法を説
明する。まず、既にＡｌパッド８２およびＰＶ膜８３が
形成されたチップ８１の全表面上に、スパッタリング法
によりカレントフィルムを形成する。次に、フォトリソ
グラフィ工程により、カレントフィルム上のハンダバン
プが形成されるべき位置に開口部を有するレジストパタ
ンを形成する。
【０００７】次に、カレントフィルムをメッキ電極膜と
し、レジストパタンをメッキマスクとした電解メッキ法
を行うことにより、ＣｕおよびＮｉを堆積する。する
と、レジストパタンから露出された部分のカレントフィ
ルム上に、第１バリアメタル層８５および第２バリアメ
タル層８６が形成される。さらに、電解メッキ法を用い
て第２バリアメタル層８６上にハンダメッキを施す。す
ると、ハンダメッキは、第２バリアメタル層８６上で等
方的に成長するため、マッシュルーム形状のハンダバン
プ８９が成長する。その後、レジストパタンを有機溶剤
等を用いて除去し、さらに、カレントフィルムの不要部
分のエッチングを行う。そして、リフロー工程を経てハ
ンダバンプ８９を球形に成形する。このようにして、図
９に示すようなハンダバンプ８９が形成される。
し、レジストパタンをメッキマスクとした電解メッキ法
を行うことにより、ＣｕおよびＮｉを堆積する。する
と、レジストパタンから露出された部分のカレントフィ
ルム上に、第１バリアメタル層８５および第２バリアメ
タル層８６が形成される。さらに、電解メッキ法を用い
て第２バリアメタル層８６上にハンダメッキを施す。す
ると、ハンダメッキは、第２バリアメタル層８６上で等
方的に成長するため、マッシュルーム形状のハンダバン
プ８９が成長する。その後、レジストパタンを有機溶剤
等を用いて除去し、さらに、カレントフィルムの不要部
分のエッチングを行う。そして、リフロー工程を経てハ
ンダバンプ８９を球形に成形する。このようにして、図
９に示すようなハンダバンプ８９が形成される。
【０００８】
【発明が解決しようとする課題】図１０は、図９に示す
従来の接続端子部の部分的拡大図である。図１０に示す
ように、従来のフリップチップ実装型の半導体装置の接
続端子の構造では、ＰＶ膜８３と各バリアメタル層８
５，８６との熱膨張係数の違いによる応力のために、こ
れらＰＶ膜８３とバリアメタル層８５，８６との境界部
分近傍にクラック９１が入りやすくなる。このため、Ｐ
Ｖ膜８３とバリアメタル層８５，８６との接着強度が低
下し、バリアメタル層８５，８６がハンダバンプ８９と
ともにＡｌパッド８２から剥離しやすくなるなど信頼性
の低下を招く原因となっていた。
従来の接続端子部の部分的拡大図である。図１０に示す
ように、従来のフリップチップ実装型の半導体装置の接
続端子の構造では、ＰＶ膜８３と各バリアメタル層８
５，８６との熱膨張係数の違いによる応力のために、こ
れらＰＶ膜８３とバリアメタル層８５，８６との境界部
分近傍にクラック９１が入りやすくなる。このため、Ｐ
Ｖ膜８３とバリアメタル層８５，８６との接着強度が低
下し、バリアメタル層８５，８６がハンダバンプ８９と
ともにＡｌパッド８２から剥離しやすくなるなど信頼性
の低下を招く原因となっていた。
【０００９】そこで、チップの回路形成面を配線基板に
向け、このチップの電極と配線基板の電極とをハンダバ
ンプにより接続するフリップチップ実装型半導体装置に
おいて、半導体チップに形成されたパッド（電極）とバ
ンプとの接着性を向上させることができる信頼性の高い
半導体装置を提供することを、本発明の第１の課題とす
る。また、このようなフリップチップ実装型半導体装置
を容易に製造できる製造方法を提供することを、本発明
の第２の課題とする。
向け、このチップの電極と配線基板の電極とをハンダバ
ンプにより接続するフリップチップ実装型半導体装置に
おいて、半導体チップに形成されたパッド（電極）とバ
ンプとの接着性を向上させることができる信頼性の高い
半導体装置を提供することを、本発明の第１の課題とす
る。また、このようなフリップチップ実装型半導体装置
を容易に製造できる製造方法を提供することを、本発明
の第２の課題とする。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明のフリップチップ実装型半導体装置は、回路
形成面に複数の電極が形成され、この電極が形成された
部分に開口部を有する絶縁性の保護膜によってこの回路
形成面が覆われた半導体チップと、この半導体チップを
搭載する配線基板であって、前記半導体チップの前記回
路形成面に対向する面に前記半導体チップの各電極を外
部回路に電気的に接続するための複数の電極が形成され
た配線基板と、前記電極上に形成された１種類または２
種類以上の導電体からなる通電パッドと、この通電パッ
ドの周囲を取り囲むようにして前記回路形成面上に形成
された１または２以上のバンプ保持パッドと、前記半導
体チップの各電極と前記配線基板の各電極とを直接接続
するために前記通電パッド上および前記バンプ保持パッ
ド上に跨って形成されたバンプとを備える。
め、本発明のフリップチップ実装型半導体装置は、回路
形成面に複数の電極が形成され、この電極が形成された
部分に開口部を有する絶縁性の保護膜によってこの回路
形成面が覆われた半導体チップと、この半導体チップを
搭載する配線基板であって、前記半導体チップの前記回
路形成面に対向する面に前記半導体チップの各電極を外
部回路に電気的に接続するための複数の電極が形成され
た配線基板と、前記電極上に形成された１種類または２
種類以上の導電体からなる通電パッドと、この通電パッ
ドの周囲を取り囲むようにして前記回路形成面上に形成
された１または２以上のバンプ保持パッドと、前記半導
体チップの各電極と前記配線基板の各電極とを直接接続
するために前記通電パッド上および前記バンプ保持パッ
ド上に跨って形成されたバンプとを備える。
【００１１】すなわち、本発明のフリップチップ実装型
半導体装置は、半導体チップの各電極と配線基板の各電
極とを接続するためのバンプを、半導体チップの電極上
に形成された通電パッドによって保持するだけでなく、
この通電パッドの周囲に形成されたバンプ保持パッドに
よっても保持している。このような構成により、通電パ
ッドを従来よりも小さく形成することができ、しかも通
電パッドとバンプ保持パッドの間に生じる僅かな隙間に
よって通電パッドとバンプとの間に生じる応力が緩和さ
れる。よって、通電パッドとバンプとの境界部分でのひ
び割れの発生を防ぐことができるため、従来よりもチッ
プの電極とバンプとの接続強度の高い、信頼性の高いフ
リップチップ実装型半導体装置を提供することができ
る。
半導体装置は、半導体チップの各電極と配線基板の各電
極とを接続するためのバンプを、半導体チップの電極上
に形成された通電パッドによって保持するだけでなく、
この通電パッドの周囲に形成されたバンプ保持パッドに
よっても保持している。このような構成により、通電パ
ッドを従来よりも小さく形成することができ、しかも通
電パッドとバンプ保持パッドの間に生じる僅かな隙間に
よって通電パッドとバンプとの間に生じる応力が緩和さ
れる。よって、通電パッドとバンプとの境界部分でのひ
び割れの発生を防ぐことができるため、従来よりもチッ
プの電極とバンプとの接続強度の高い、信頼性の高いフ
リップチップ実装型半導体装置を提供することができ
る。
【００１２】このようなフリップチップ実装型半導体装
置を採用する際には、前記バンプをハンダからなるもの
とし、前記通電パッドを、導電性の薄膜であるカレント
フィルムと、ハンダに含まれる鉛の前記電極への拡散を
防ぐための第１バリアメタル層および第２バリアメタル
層とが積層形成されたものとしてもよい。この場合、バ
ンプを組成が重量比で鉛８０％−スズ２０％のハンダか
らなるものとしてもよい。また、第１バリアメタル層を
銅からなるものとし、前記第２バリアメタル層をニッケ
ルからなるものとしてもよい。
置を採用する際には、前記バンプをハンダからなるもの
とし、前記通電パッドを、導電性の薄膜であるカレント
フィルムと、ハンダに含まれる鉛の前記電極への拡散を
防ぐための第１バリアメタル層および第２バリアメタル
層とが積層形成されたものとしてもよい。この場合、バ
ンプを組成が重量比で鉛８０％−スズ２０％のハンダか
らなるものとしてもよい。また、第１バリアメタル層を
銅からなるものとし、前記第２バリアメタル層をニッケ
ルからなるものとしてもよい。
【００１３】また、上記構成のフリップチップ実装型半
導体装置において、前記バンプ保持パッドは矩形形状の
パッドであってもよい。また、前記バンプ保持パッドは
前記通電パッドの中心を中心とした円弧状の形状を有す
る複数のパッドであってもよい。
導体装置において、前記バンプ保持パッドは矩形形状の
パッドであってもよい。また、前記バンプ保持パッドは
前記通電パッドの中心を中心とした円弧状の形状を有す
る複数のパッドであってもよい。
【００１４】さらに、上記構成のフリップチップ実装型
半導体装置において、前記通電パッドは前記保護膜の開
口径よりも大きく形成されており、前記バンプ保持パッ
ドは前記回路形成面の前記保護膜上に形成されていても
よい。また、前記通電パッドは前記保護膜の開口径より
も小さく形成されており、前記バンプ保持パッドは前記
回路形成面の前記保護膜上に形成されていてもよい。ま
た、前記通電パッドは前記保護膜の開口径よりも小さく
形成されており、前記バンプ保持パッドは前記電極上に
形成されていてもよい。
半導体装置において、前記通電パッドは前記保護膜の開
口径よりも大きく形成されており、前記バンプ保持パッ
ドは前記回路形成面の前記保護膜上に形成されていても
よい。また、前記通電パッドは前記保護膜の開口径より
も小さく形成されており、前記バンプ保持パッドは前記
回路形成面の前記保護膜上に形成されていてもよい。ま
た、前記通電パッドは前記保護膜の開口径よりも小さく
形成されており、前記バンプ保持パッドは前記電極上に
形成されていてもよい。
【００１５】また、上記課題を解決するために、本発明
のフリップチップ実装型半導体装置の製造方法は、回路
形成面に複数の電極が形成された半導体チップの回路形
成面に導通するバンプによりこれらの電極と配線基板の
各電極とが直接導通されるフリップチップ実装型半導体
装置の製造方法であって、（i）回路形成面に複数の電
極が形成され、この電極が形成された部分に開口部を有
する絶縁性の保護膜によってこの回路形成面が覆われた
半導体チップの回路形成面上に導電性のカレントフィル
ムを形成するカレントフィルム形成工程と、（ii）前記
バンプと前記半導体チップの各電極とを導通させるため
の通電パッドが形成されるべき位置および前記バンプを
保持するためのバンプ保持パッドが形成されるべき位置
に開口部を有する第１レジストパタンを形成する第１レ
ジストパタン形成工程と、（iii）前記第１レジストパ
タンが形成された前記回路形成面上に第１バリアメタル
層を前記第１レジストパタンよりも薄く堆積する第１バ
リアメタル層堆積工程と、（iv）前記第１バリアメタル
層が形成された前記回路形成面上に第２バリアメタル層
を堆積する第２バリアメタル層堆積工程と、（v）前記
通電パッドが形成されるべき位置に開口部を有する第２
レジストパタンを形成する第２レジストパタン堆積工程
と、（vi）前記第２レジストパタン開口部下の前記第２
バリアメタル層上にハンダメッキを施すことによりハン
ダを堆積するハンダ堆積工程と、（vii）前記第１レジ
ストパタンおよび前記第２レジストパタンを除去するこ
とにより、前記カレントフィルムと前記第１，第２バリ
アメタルからなる前記通電パッドおよび前記バンプ保持
パッドを形成するパッド形成工程と、（viii）前記ハン
ダを加熱することによりこのハンダが前記通電パッドお
よび前記バンプ保持パッドにより保持されるよう球状に
成形するリフロー工程とを含む。
のフリップチップ実装型半導体装置の製造方法は、回路
形成面に複数の電極が形成された半導体チップの回路形
成面に導通するバンプによりこれらの電極と配線基板の
各電極とが直接導通されるフリップチップ実装型半導体
装置の製造方法であって、（i）回路形成面に複数の電
極が形成され、この電極が形成された部分に開口部を有
する絶縁性の保護膜によってこの回路形成面が覆われた
半導体チップの回路形成面上に導電性のカレントフィル
ムを形成するカレントフィルム形成工程と、（ii）前記
バンプと前記半導体チップの各電極とを導通させるため
の通電パッドが形成されるべき位置および前記バンプを
保持するためのバンプ保持パッドが形成されるべき位置
に開口部を有する第１レジストパタンを形成する第１レ
ジストパタン形成工程と、（iii）前記第１レジストパ
タンが形成された前記回路形成面上に第１バリアメタル
層を前記第１レジストパタンよりも薄く堆積する第１バ
リアメタル層堆積工程と、（iv）前記第１バリアメタル
層が形成された前記回路形成面上に第２バリアメタル層
を堆積する第２バリアメタル層堆積工程と、（v）前記
通電パッドが形成されるべき位置に開口部を有する第２
レジストパタンを形成する第２レジストパタン堆積工程
と、（vi）前記第２レジストパタン開口部下の前記第２
バリアメタル層上にハンダメッキを施すことによりハン
ダを堆積するハンダ堆積工程と、（vii）前記第１レジ
ストパタンおよび前記第２レジストパタンを除去するこ
とにより、前記カレントフィルムと前記第１，第２バリ
アメタルからなる前記通電パッドおよび前記バンプ保持
パッドを形成するパッド形成工程と、（viii）前記ハン
ダを加熱することによりこのハンダが前記通電パッドお
よび前記バンプ保持パッドにより保持されるよう球状に
成形するリフロー工程とを含む。
【００１６】すなわち、本発明のフリップチップ実装型
半導体装置の製造方法においては、第１レジスト形成工
程で形成されたレジストパタン上に第１および第２バリ
アメタル層材料を堆積することにより通電パッド構造お
よびバンプ保持パッド構造を形成し、第２レジストパタ
ン形成工程で形成されたレジストパタンを用いることに
より通電パッド構造上のみにハンダを堆積している。こ
のように、２工程のフォトリソグラフィ工程を経てハン
ダバンプを形成することによって、通電パッドおよびバ
ンプ保持パッドにより保持されるハンダバンプの構造を
得ることができる。
半導体装置の製造方法においては、第１レジスト形成工
程で形成されたレジストパタン上に第１および第２バリ
アメタル層材料を堆積することにより通電パッド構造お
よびバンプ保持パッド構造を形成し、第２レジストパタ
ン形成工程で形成されたレジストパタンを用いることに
より通電パッド構造上のみにハンダを堆積している。こ
のように、２工程のフォトリソグラフィ工程を経てハン
ダバンプを形成することによって、通電パッドおよびバ
ンプ保持パッドにより保持されるハンダバンプの構造を
得ることができる。
【００１７】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。 ＜第１実施形態＞図１は、本発明の第１実施形態が適用
されるフリップチップ実装型半導体装置の構造の一例を
示す概略断面図である。図１において、半導体チップ１
１（以下、単に「チップ」ともいう）は、その回路形成
面１１ａをセラミック基板２１側に向けて設置されてい
る。回路形成面１１ａに形成された各素子の電極は、そ
れぞれハンダバンプ１９を介してセラミック基板２１の
チップ１１に対向する面に形成された電極に接続されて
いる（ハンダバンプ１９と半導体チップ１１の接続部に
ついては後に詳述する）。このセラミック基板２１に接
続された各電極（図示せず）は、それぞれ、セラミック
基板２１内に形成された基板内配線（図示せず）を介し
て、その反対面に形成されたハンダバンプ２２に電気的
に接続されている。そして、このハンダバンプ２２を介
して、チップ１１の各素子と外部回路とが電気的に接続
され得る。
実施の形態を説明する。 ＜第１実施形態＞図１は、本発明の第１実施形態が適用
されるフリップチップ実装型半導体装置の構造の一例を
示す概略断面図である。図１において、半導体チップ１
１（以下、単に「チップ」ともいう）は、その回路形成
面１１ａをセラミック基板２１側に向けて設置されてい
る。回路形成面１１ａに形成された各素子の電極は、そ
れぞれハンダバンプ１９を介してセラミック基板２１の
チップ１１に対向する面に形成された電極に接続されて
いる（ハンダバンプ１９と半導体チップ１１の接続部に
ついては後に詳述する）。このセラミック基板２１に接
続された各電極（図示せず）は、それぞれ、セラミック
基板２１内に形成された基板内配線（図示せず）を介し
て、その反対面に形成されたハンダバンプ２２に電気的
に接続されている。そして、このハンダバンプ２２を介
して、チップ１１の各素子と外部回路とが電気的に接続
され得る。
【００１８】半導体チップ１１は、箱型のＡｌＮ（窒化
アルミニウム）キャップ２３により覆われており、Ａｌ
Ｎキャップ２３の開口縁はハンダ２４によりセラミック
基板２１上に接着されている。これにより、チップ１１
はＡｌキャップ２３内において気密封止された状態とな
っている。
アルミニウム）キャップ２３により覆われており、Ａｌ
Ｎキャップ２３の開口縁はハンダ２４によりセラミック
基板２１上に接着されている。これにより、チップ１１
はＡｌキャップ２３内において気密封止された状態とな
っている。
【００１９】半導体チップ１１の回路形成面１１ａの反
対面（ＡｌＮキャップ２３の内底面に対向する面）の全
面は、ハンダ２５によりＡｌＮキャップ２３の内底面に
接着されている。これにより、半導体装置の動作時にチ
ップ１１から発生する熱を外部に放出することができ
る。
対面（ＡｌＮキャップ２３の内底面に対向する面）の全
面は、ハンダ２５によりＡｌＮキャップ２３の内底面に
接着されている。これにより、半導体装置の動作時にチ
ップ１１から発生する熱を外部に放出することができ
る。
【００２０】図２は、図１のようなフリップチップ実装
型半導体装置における半導体チップ１１のセラミック基
板２１との接続端子部の構造を示す断面図である。ま
た、図３は、図２のI−I線に沿った部分的横断面図であ
る。この図２は、図１に対してチップの向きが表裏逆向
きに描かれている。すなわち、図２において、上面が回
路形成面１１ａであり、この回路形成面１１ａ上には、
各素子を外部回路に対して電気的に接続するための電極
である複数のＡｌパッド１２が形成されている。そし
て、この半導体チップ１１の回路形成面１１ａは、Ａｌ
パッド１２表面の中央部に円形の開口部を有するパッシ
ベーション膜（以下、「ＰＶ膜」と表記する）１３によ
り覆われている。なお、このＰＶ膜１３に形成された開
口部をパッシベーションホール（ＰＶホール）１３ａと
する。
型半導体装置における半導体チップ１１のセラミック基
板２１との接続端子部の構造を示す断面図である。ま
た、図３は、図２のI−I線に沿った部分的横断面図であ
る。この図２は、図１に対してチップの向きが表裏逆向
きに描かれている。すなわち、図２において、上面が回
路形成面１１ａであり、この回路形成面１１ａ上には、
各素子を外部回路に対して電気的に接続するための電極
である複数のＡｌパッド１２が形成されている。そし
て、この半導体チップ１１の回路形成面１１ａは、Ａｌ
パッド１２表面の中央部に円形の開口部を有するパッシ
ベーション膜（以下、「ＰＶ膜」と表記する）１３によ
り覆われている。なお、このＰＶ膜１３に形成された開
口部をパッシベーションホール（ＰＶホール）１３ａと
する。
【００２１】Ａｌパッド１２が露出された部分およびそ
の近傍のＰＶ膜１３表面には、チップ１１側から順に、
ＣｒやＴｉなどの導電体からなるメッキ電極膜１４，Ｃ
ｕからなる第１バリアメタル層１５，Ｎｉからなる第２
バリアメタル層１６が堆積されてなる通電パッド１７が
形成されている。これら第１および第２バリアメタル層
１５，１６は通電パッド１７の上に形成されるハンダバ
ンプ１９に含まれるＳｎ成分がＡｌパッド１２内に拡散
するのを防ぐために形成されるものである。まず、Ｃｕ
は比較的柔らかい金属であるので応力を緩和しやすく、
また、Ａｌパッド１２との接合の際にも問題がないた
め、第１バリアメタル層１５としてＡｌパッド１２上に
形成されている。また、Ｎｉは金属的には比較的硬い
が、Ｐｂの拡散係数が小さく拡散防止金属膜としての効
果が高いため、第２バリアメタル層１６として第１バリ
アメタル層１５上に形成されている。なお、この通電パ
ッド１７は、Ａｌパッド１２およびＰＶホール１３ａと
同心の円形の平面形状を有する薄膜であり、その径はＰ
Ｖホール１３ａの開口径よりもやや大きい。
の近傍のＰＶ膜１３表面には、チップ１１側から順に、
ＣｒやＴｉなどの導電体からなるメッキ電極膜１４，Ｃ
ｕからなる第１バリアメタル層１５，Ｎｉからなる第２
バリアメタル層１６が堆積されてなる通電パッド１７が
形成されている。これら第１および第２バリアメタル層
１５，１６は通電パッド１７の上に形成されるハンダバ
ンプ１９に含まれるＳｎ成分がＡｌパッド１２内に拡散
するのを防ぐために形成されるものである。まず、Ｃｕ
は比較的柔らかい金属であるので応力を緩和しやすく、
また、Ａｌパッド１２との接合の際にも問題がないた
め、第１バリアメタル層１５としてＡｌパッド１２上に
形成されている。また、Ｎｉは金属的には比較的硬い
が、Ｐｂの拡散係数が小さく拡散防止金属膜としての効
果が高いため、第２バリアメタル層１６として第１バリ
アメタル層１５上に形成されている。なお、この通電パ
ッド１７は、Ａｌパッド１２およびＰＶホール１３ａと
同心の円形の平面形状を有する薄膜であり、その径はＰ
Ｖホール１３ａの開口径よりもやや大きい。
【００２２】また、Ａｌパッド１２近傍のＰＶ膜１３上
には、図３の横断面図に示すように、矩形の平面形状を
有する４個のバンプ保持パッド１８ａ，１８ｂ，１８
ｃ，１８ｄが、通電パッド１７を取り囲むようにして形
成されている。これら各バンプ保持パッド１８の通電パ
ッド１７の中心からの距離は互いに等しく、各バンプ保
持パッド１８ａと１８ｃ，１８ｂと１８ｄの長辺同士が
互いに平行となるように形成されている。このとき、各
バンプ保持パッド１８ａと１８ｂ，１８ｃと１８ｄの長
辺同士は互いに垂直な関係を有している。これら各バン
プ保持パッド１８は通電パッド１７と同様に、メッキ電
極膜１４，第１バリアメタル層（Ｃｕ）１５，および第
２バリアメタル層（Ｎｉ）１６が堆積されて形成された
ものである（図２参照）。
には、図３の横断面図に示すように、矩形の平面形状を
有する４個のバンプ保持パッド１８ａ，１８ｂ，１８
ｃ，１８ｄが、通電パッド１７を取り囲むようにして形
成されている。これら各バンプ保持パッド１８の通電パ
ッド１７の中心からの距離は互いに等しく、各バンプ保
持パッド１８ａと１８ｃ，１８ｂと１８ｄの長辺同士が
互いに平行となるように形成されている。このとき、各
バンプ保持パッド１８ａと１８ｂ，１８ｃと１８ｄの長
辺同士は互いに垂直な関係を有している。これら各バン
プ保持パッド１８は通電パッド１７と同様に、メッキ電
極膜１４，第１バリアメタル層（Ｃｕ）１５，および第
２バリアメタル層（Ｎｉ）１６が堆積されて形成された
ものである（図２参照）。
【００２３】そして、これら通電パッド１７上およびバ
ンプ保持パッド１８ａ〜１８ｄ上には、マッシュルーム
形状のハンダバンプ１９が形成されている。このハンダ
バンプ１９により、チップ１１上に形成された各Ａｌパ
ッド１２と配線基板２１の各電極とが接続される。な
お、本実施形態においては、Ａｌパッド１２，通電パッ
ド１７，バンプ保持パッド１８，およびハンダバンプ１
９を合わせて「接続端子部」という。
ンプ保持パッド１８ａ〜１８ｄ上には、マッシュルーム
形状のハンダバンプ１９が形成されている。このハンダ
バンプ１９により、チップ１１上に形成された各Ａｌパ
ッド１２と配線基板２１の各電極とが接続される。な
お、本実施形態においては、Ａｌパッド１２，通電パッ
ド１７，バンプ保持パッド１８，およびハンダバンプ１
９を合わせて「接続端子部」という。
【００２４】図４および図５は、本実施形態のフリップ
チップ実装方式の半導体装置におけるバンプ形成方法を
示す工程図である。以下、図４，図５を用いて本実施形
態のフリップチップ実装型半導体装置の接続端子部の形
成方法を説明する。
チップ実装方式の半導体装置におけるバンプ形成方法を
示す工程図である。以下、図４，図５を用いて本実施形
態のフリップチップ実装型半導体装置の接続端子部の形
成方法を説明する。
【００２５】まず、シリコンウェハ１１の回路形成面１
１ａ上に各素子と電気的に接続された複数のＡｌパッド
１２を形成し、続いて、各素子を保護するためのＰＶ膜
１３を、回路形成面１１ａ上において各Ａｌパッド１２
の中央部分が外部に露出された状態で形成する。そし
て、シリコンウェハ１１の、Ａｌパッド１２およびＰＶ
膜１３が形成された回路形成面１１ａの全面上に、Ｃｒ
やＴｉなどの金属からなるカレントフィルム１４をスパ
ッタリング法により形成する（図４（ａ））。
１ａ上に各素子と電気的に接続された複数のＡｌパッド
１２を形成し、続いて、各素子を保護するためのＰＶ膜
１３を、回路形成面１１ａ上において各Ａｌパッド１２
の中央部分が外部に露出された状態で形成する。そし
て、シリコンウェハ１１の、Ａｌパッド１２およびＰＶ
膜１３が形成された回路形成面１１ａの全面上に、Ｃｒ
やＴｉなどの金属からなるカレントフィルム１４をスパ
ッタリング法により形成する（図４（ａ））。
【００２６】次に、カレントフィルム１４上にフォトレ
ジストを塗布し、フォトリソグラフィを施すことによ
り、通電パッド１７およびバンプ保持パッド１８が形成
されるべき部分に開口部を有するレジストパタン３１
（第１レジストパタン）を形成する（図４（ｂ））。そ
して、このレジストパタン３１をメッキマスクとし、カ
レントフィルム１４をメッキ電極とした電解メッキ法を
用いて、レジストパタン３１の開口部下のカレントフィ
ルム１４上にＣｕからなる第１バリアメタル層１５を形
成する（図４（ｃ））。このとき、カレントフィルム１
４上に形成される第１バリアメタル層１５の厚さを、レ
ジストパタン３１の厚さよりも薄くする。さらに、電解
メッキ法を用いて、第１バリアメタル層１５上にさらに
Ｎｉからなる第２バリアメタル層１６を形成する（図４
（ｄ））。
ジストを塗布し、フォトリソグラフィを施すことによ
り、通電パッド１７およびバンプ保持パッド１８が形成
されるべき部分に開口部を有するレジストパタン３１
（第１レジストパタン）を形成する（図４（ｂ））。そ
して、このレジストパタン３１をメッキマスクとし、カ
レントフィルム１４をメッキ電極とした電解メッキ法を
用いて、レジストパタン３１の開口部下のカレントフィ
ルム１４上にＣｕからなる第１バリアメタル層１５を形
成する（図４（ｃ））。このとき、カレントフィルム１
４上に形成される第１バリアメタル層１５の厚さを、レ
ジストパタン３１の厚さよりも薄くする。さらに、電解
メッキ法を用いて、第１バリアメタル層１５上にさらに
Ｎｉからなる第２バリアメタル層１６を形成する（図４
（ｄ））。
【００２７】次に、第１，第２バリアメタル層１５，１
６が形成されたシリコンウェハ１１上にレジストを塗布
し、フォトリソグラフィを施すことにより、通電パッド
１７が形成されるべき第２バリアメタル１６上に開口部
を有するレジストパタン３２（第２レジストパタン）を
形成する（図４（ｅ））。このレジストパタン３２をメ
ッキマスクとし、電解メッキ法を用いてレジストパタン
３２の開口部下の第２バリアメタル層１６上にハンダ３
３をメッキする。このハンダ３３はＰｂ８０％−Ｓｎ２
０％の組成を有しており、スルホン酸系のＰｂ−Ｓｎ合
金ハンダメッキ浴を用いて形成される。すると、このハ
ンダ３３は、第２バリアメタル層１６上に等方的に成長
するので、このハンダの形状は略マッシュルーム状とな
る（図５（ｆ））。このハンダ３３が後のリフロー工程
を経てハンダバンプ１９となる。鉛が多く含まれる組成
のハンダは融点が高いため（この場合、液相線２７９
℃，固相線１８３℃）、後の工程で外部回路の各電極と
のボンディングの際に低融点のハンダによりボンディン
グを行う際にボンディング用の低融点のハンダが溶融し
ても、高融点のハンダにより形成されたハンダバンプ１
９が再溶融しない。
６が形成されたシリコンウェハ１１上にレジストを塗布
し、フォトリソグラフィを施すことにより、通電パッド
１７が形成されるべき第２バリアメタル１６上に開口部
を有するレジストパタン３２（第２レジストパタン）を
形成する（図４（ｅ））。このレジストパタン３２をメ
ッキマスクとし、電解メッキ法を用いてレジストパタン
３２の開口部下の第２バリアメタル層１６上にハンダ３
３をメッキする。このハンダ３３はＰｂ８０％−Ｓｎ２
０％の組成を有しており、スルホン酸系のＰｂ−Ｓｎ合
金ハンダメッキ浴を用いて形成される。すると、このハ
ンダ３３は、第２バリアメタル層１６上に等方的に成長
するので、このハンダの形状は略マッシュルーム状とな
る（図５（ｆ））。このハンダ３３が後のリフロー工程
を経てハンダバンプ１９となる。鉛が多く含まれる組成
のハンダは融点が高いため（この場合、液相線２７９
℃，固相線１８３℃）、後の工程で外部回路の各電極と
のボンディングの際に低融点のハンダによりボンディン
グを行う際にボンディング用の低融点のハンダが溶融し
ても、高融点のハンダにより形成されたハンダバンプ１
９が再溶融しない。
【００２８】ハンダ３３のメッキが完了したら、レジス
トパタン３１，３２をアセトン等の有機溶剤を用いて除
去する（図５（ｇ））。次いで、外部に露出されたカレ
ントフィルム１４をエッチングにより除去する（図５
（ｈ））。これにより、通電パッド１７およびバンプ保
持パッド１８が形成される。なお、図５（ｈ）に示すよ
うに、この段階ではハンダ２３は通電パッド１７のみに
より保持されており、バンプ保持パッド１８からは浮き
上がった状態となっている。そして、リフロー工程を施
すと、ハンダ２３は、表面張力によりその形状がより球
形に近くなり、その表面が各バンプ保持パッド１８と接
触する。このようにして、通電パッド１７およびバンプ
保持パッド１８に保持され、Ａｌパッド１２に導通する
バンプ１９が形成される（図５（ｉ））。
トパタン３１，３２をアセトン等の有機溶剤を用いて除
去する（図５（ｇ））。次いで、外部に露出されたカレ
ントフィルム１４をエッチングにより除去する（図５
（ｈ））。これにより、通電パッド１７およびバンプ保
持パッド１８が形成される。なお、図５（ｈ）に示すよ
うに、この段階ではハンダ２３は通電パッド１７のみに
より保持されており、バンプ保持パッド１８からは浮き
上がった状態となっている。そして、リフロー工程を施
すと、ハンダ２３は、表面張力によりその形状がより球
形に近くなり、その表面が各バンプ保持パッド１８と接
触する。このようにして、通電パッド１７およびバンプ
保持パッド１８に保持され、Ａｌパッド１２に導通する
バンプ１９が形成される（図５（ｉ））。
【００２９】このように、本実施形態では、シリコンウ
ェハ１１に形成されたＡｌパッド１２に導通する通電パ
ッド１７，およびこの周辺に形成された複数のバンプ保
持パッド１８によりハンダバンプ１９を保持している。
このため、ハンダバンプ１９下の通電パッド１７と各バ
ンプ保持パッド１８との間の隙間により、通電パッド１
７とＰＶ膜１３との間に生じる応力を緩和させることが
できるので、通電パッド１７とＰＶ膜１３との境界部分
近傍でのクラックの発生を防止することができる。従っ
て、従来のように１枚の通電パッドのみでハンダバンプ
を保持する場合よりも接続端子部の強度を大きくするこ
とができる。
ェハ１１に形成されたＡｌパッド１２に導通する通電パ
ッド１７，およびこの周辺に形成された複数のバンプ保
持パッド１８によりハンダバンプ１９を保持している。
このため、ハンダバンプ１９下の通電パッド１７と各バ
ンプ保持パッド１８との間の隙間により、通電パッド１
７とＰＶ膜１３との間に生じる応力を緩和させることが
できるので、通電パッド１７とＰＶ膜１３との境界部分
近傍でのクラックの発生を防止することができる。従っ
て、従来のように１枚の通電パッドのみでハンダバンプ
を保持する場合よりも接続端子部の強度を大きくするこ
とができる。
【００３０】＜第２実施形態＞図６は、本発明の第２実
施形態のフリップチップ実装型半導体装置における接続
端子部の横断面図（第１実施形態の図３に相当する）で
ある。本第２実施形態の半導体装置は、接続端子部の通
電パッドの周囲に形成されたバンプ保持パッドの形状を
円弧状とすることを特徴とし、その他の部分を第１実施
形態と同一とする。
施形態のフリップチップ実装型半導体装置における接続
端子部の横断面図（第１実施形態の図３に相当する）で
ある。本第２実施形態の半導体装置は、接続端子部の通
電パッドの周囲に形成されたバンプ保持パッドの形状を
円弧状とすることを特徴とし、その他の部分を第１実施
形態と同一とする。
【００３１】以下、図２および図６を用いて本実施形態
の半導体装置の構造を説明する。Ａｌパッド１２上に形
成された通電パッド１７の周辺近傍のＰＶ膜１３上に
は、４個のバンプ保持パッド２８が形成されている。こ
れら各バンプ保持パッド２８は、平面形状において通電
パッド１７と同心円状の円弧を描くように、扇形に形成
されている。これら各バンプ保持パッド２８は、第１実
施形態のバンプ保持パッド１８と同様、ＰＶ膜１３側か
らカレントフィルム１４，第１バリアメタル層１５，第
２バリアメタル層１６をスパッタリング法により堆積す
ることによって形成される。
の半導体装置の構造を説明する。Ａｌパッド１２上に形
成された通電パッド１７の周辺近傍のＰＶ膜１３上に
は、４個のバンプ保持パッド２８が形成されている。こ
れら各バンプ保持パッド２８は、平面形状において通電
パッド１７と同心円状の円弧を描くように、扇形に形成
されている。これら各バンプ保持パッド２８は、第１実
施形態のバンプ保持パッド１８と同様、ＰＶ膜１３側か
らカレントフィルム１４，第１バリアメタル層１５，第
２バリアメタル層１６をスパッタリング法により堆積す
ることによって形成される。
【００３２】このように、第２実施形態によれば、通電
パッド１７の周囲に複数のバンプ保持パッド２８を形成
することにより、第１実施形態と同様にＰＶ膜１３と通
電パッド１７との境界部分の応力を緩和させることがで
きるため、従来よりもフリップチップ実装方式の半導体
装置の接続端子部の強度を大きくすることができる。さ
らに、本実施形態におけるバンプ保持パッド２８の形状
を円弧状とすることにより、第１実施形態の矩形状のバ
ンプ保持パッド１８を用いた場合よりもさらに応力を緩
和することができる。
パッド１７の周囲に複数のバンプ保持パッド２８を形成
することにより、第１実施形態と同様にＰＶ膜１３と通
電パッド１７との境界部分の応力を緩和させることがで
きるため、従来よりもフリップチップ実装方式の半導体
装置の接続端子部の強度を大きくすることができる。さ
らに、本実施形態におけるバンプ保持パッド２８の形状
を円弧状とすることにより、第１実施形態の矩形状のバ
ンプ保持パッド１８を用いた場合よりもさらに応力を緩
和することができる。
【００３３】＜第３実施形態＞図７に、本発明の第３実
施形態によるフリップチップ実装型の半導体装置におけ
る接続端子部の構造を示す。本第３実施形態は、形成さ
れるべきハンダバンプの大きさに対して、ＰＶホールの
開口径の大きさが第１実施形態よりも大きい場合に適用
することができる。
施形態によるフリップチップ実装型の半導体装置におけ
る接続端子部の構造を示す。本第３実施形態は、形成さ
れるべきハンダバンプの大きさに対して、ＰＶホールの
開口径の大きさが第１実施形態よりも大きい場合に適用
することができる。
【００３４】図７に示すように、チップ１１において、
ＰＶ膜４３の開口部（ＰＶホール４３ａ）から露出され
たＡｌパッド１２の表面上には、通電パッド４７が形成
されている。通電パッド４７はＰＶホール４３ａと同心
の円形の平面形状を有する薄膜であり、その径は、ＰＶ
ホール４３ａの開口径よりもやや小さい。
ＰＶ膜４３の開口部（ＰＶホール４３ａ）から露出され
たＡｌパッド１２の表面上には、通電パッド４７が形成
されている。通電パッド４７はＰＶホール４３ａと同心
の円形の平面形状を有する薄膜であり、その径は、ＰＶ
ホール４３ａの開口径よりもやや小さい。
【００３５】ＰＶホール４３ａの開口縁近傍のＰＶ膜４
３上には、矩形の平面形状を有する４個のバンプ保持パ
ッド４８が、第１実施形態と同様に通電パッド４７の周
囲を取り囲むように形成されている。なお、通電パッド
４７および各バンプ保持パッド４８は、上記各実施形態
と同様、チップ１１側から順にカレントフィルム１４，
第１バリアメタル層１５，および第２バリアメタル層１
６が堆積されることにより形成されている。
３上には、矩形の平面形状を有する４個のバンプ保持パ
ッド４８が、第１実施形態と同様に通電パッド４７の周
囲を取り囲むように形成されている。なお、通電パッド
４７および各バンプ保持パッド４８は、上記各実施形態
と同様、チップ１１側から順にカレントフィルム１４，
第１バリアメタル層１５，および第２バリアメタル層１
６が堆積されることにより形成されている。
【００３６】また、形成されるべきハンダバンプ１９の
大きさに対してＰＶホールの開口径がさらに大きい場合
は、図８の縦断面図に示すように、各バンプ保持パッド
５８を、通電パッド５７と同様にＰＶ膜５３から露出さ
れたＡｌパッド１２上に形成することも可能である。
大きさに対してＰＶホールの開口径がさらに大きい場合
は、図８の縦断面図に示すように、各バンプ保持パッド
５８を、通電パッド５７と同様にＰＶ膜５３から露出さ
れたＡｌパッド１２上に形成することも可能である。
【００３７】このように、本実施形態によれば、上記各
実施形態と同様にフリップチップ実装型半導体装置の接
続端子部の強度を従来よりも大きくすることができる。
また、通電パッドおよびバンプ保持パッドの形成位置を
変えることにより、チップに形成された回路や後工程で
これらのハンダバンプと接続されるパッケージ基板の形
状に応じて、ハンダバンプの大きさを任意に設定するこ
とができる。
実施形態と同様にフリップチップ実装型半導体装置の接
続端子部の強度を従来よりも大きくすることができる。
また、通電パッドおよびバンプ保持パッドの形成位置を
変えることにより、チップに形成された回路や後工程で
これらのハンダバンプと接続されるパッケージ基板の形
状に応じて、ハンダバンプの大きさを任意に設定するこ
とができる。
【００３８】＜変形例＞なお、上述した各実施形態は各
種の変形が可能である。例えば、上記各実施形態ではバ
ンプ保持パッドの数を４としているが、これに限らず、
他の数としてもよい。また、上述した接続端子部の製造
方法において、第１および第２バリアメタル層を電解メ
ッキ法を用いて形成したが、スパッタリングやＣＶＤ
（chemicalvapor deposition）などの他の製膜法を用い
て形成してもよい。
種の変形が可能である。例えば、上記各実施形態ではバ
ンプ保持パッドの数を４としているが、これに限らず、
他の数としてもよい。また、上述した接続端子部の製造
方法において、第１および第２バリアメタル層を電解メ
ッキ法を用いて形成したが、スパッタリングやＣＶＤ
（chemicalvapor deposition）などの他の製膜法を用い
て形成してもよい。
【００３９】また、上記各実施形態では、ハンダバンプ
１９の組成としてＰｂ８０％−Ｓｎ２０％のものを用い
ているが、Ｐｂ９５％−Ｓｎ５％，Ｐｂ４０％−Ｓｎ６
０％などの他の組成をハンダを用いることも可能であ
る。さらに、ハンダバンプ１９の材料にＰｂ−Ｓｎ合金
ハンダを用いているが、これに限らず、Ａｕ−ＳｎやＡ
ｕ−Ｇｅなどの共晶合金である軟ロウ材を用いてもよ
い。
１９の組成としてＰｂ８０％−Ｓｎ２０％のものを用い
ているが、Ｐｂ９５％−Ｓｎ５％，Ｐｂ４０％−Ｓｎ６
０％などの他の組成をハンダを用いることも可能であ
る。さらに、ハンダバンプ１９の材料にＰｂ−Ｓｎ合金
ハンダを用いているが、これに限らず、Ａｕ−ＳｎやＡ
ｕ−Ｇｅなどの共晶合金である軟ロウ材を用いてもよ
い。
【００４０】
【発明の効果】本発明によれば、半導体チップに形成さ
れたパッド（電極）と外部回路へ接続されるハンダバン
プとを接続する通電パッドとＰＶ膜との境界部分でのク
ラックの発生を防ぎ、信頼性の高いフリップチップ実装
型半導体装置を提供することができる。
れたパッド（電極）と外部回路へ接続されるハンダバン
プとを接続する通電パッドとＰＶ膜との境界部分でのク
ラックの発生を防ぎ、信頼性の高いフリップチップ実装
型半導体装置を提供することができる。
【図１】 本発明の第１実施形態によるフリップチップ
実装型半導体の構造を示す断面図
実装型半導体の構造を示す断面図
【図２】 図１の半導体装置における半導体チップの接
続端子部の構造を示す断面図
続端子部の構造を示す断面図
【図３】 図２のI−I線に沿った断面図
【図４】 本発明の第１実施形態のフリップチップ実装
型半導体装置における接続端子部の製造方法を示す工程
図
型半導体装置における接続端子部の製造方法を示す工程
図
【図５】 本発明の第１実施形態のフリップチップ実装
型半導体装置における接続端子部の製造方法を示す工程
図
型半導体装置における接続端子部の製造方法を示す工程
図
【図６】 本発明の第２実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図。
ける半導体チップの接続端子部の構造を示す断面図。
【図７】 本発明の第３実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図
ける半導体チップの接続端子部の構造を示す断面図
【図８】 本発明の第３実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図
ける半導体チップの接続端子部の構造を示す断面図
【図９】 従来技術によるフリップチップ実装型半導体
装置の接続端子部を示す断面図
装置の接続端子部を示す断面図
【図１０】 従来技術の問題を説明するための図９の部
分的拡大図
分的拡大図
１１ 半導体チップ １１ａ 回路形成面 １２ Ａｌパッド １３，４３，５３ パッシベーション膜 １４ カレントフィルム １５ 第１バリアメタル層 １６ 第２バリアメタル層 １７，４７，５７ 通電パッド １８，２８，４８，５８ バンプ保持パッド １９，２２ ハンダバンプ ２１ 配線基板 ２３ ＡｌＮキャップ
Claims (10)
- 【請求項１】回路形成面に複数の電極が形成され、この
電極が形成された部分に開口部を有する絶縁性の保護膜
によってこの回路形成面が覆われた半導体チップと、 この半導体チップを搭載する配線基板であって、前記半
導体チップの前記回路形成面に対向する面に前記半導体
チップの各電極を外部回路に電気的に接続するための複
数の電極が形成された配線基板と、 前記電極上に形成された１種類または２種類以上の導電
体からなる通電パッドと、 この通電パッドの周囲を取り囲むようにして前記回路形
成面上に形成された１または２以上のバンプ保持パッド
と、 前記半導体チップの各電極と前記配線基板の各電極とを
直接接続するために前記通電パッド上および前記バンプ
保持パッド上に跨って形成されたバンプとを備えるフリ
ップチップ実装型半導体装置。 - 【請求項２】前記バンプはハンダからなり、 前記通電パッドは、導電性の薄膜であるカレントフィル
ムと、ハンダに含まれる鉛の前記電極への拡散を防ぐた
めの第１バリアメタル層および第２バリアメタル層とが
積層形成された請求項１記載のフリップチップ実装型半
導体装置。 - 【請求項３】前記バンプは、その組成が重量比で鉛８０
％−スズ２０％のハンダからなる請求項２記載のフリッ
プチップ実装型半導体装置。 - 【請求項４】前記第１バリアメタル層は銅からなり、 前記第２バリアメタル層はニッケルからなる請求項２ま
たは請求項３に記載のフリップチップ実装型半導体装
置。 - 【請求項５】前記バンプ保持パッドは矩形形状に形成さ
れたパッドである請求項１ないし請求項３のいずれかに
記載のフリップチップ実装型半導体装置。 - 【請求項６】前記バンプ保持パッドは前記通電パッドの
中心を中心とした円弧状の形状に形成されたパッドであ
る請求項１ないし請求項３のいずれかに記載のフリップ
チップ実装型半導体装置。 - 【請求項７】前記通電パッドは前記保護膜の開口径より
も大きく形成されており、 前記バンプ保持パッドは前記回路形成面の前記保護膜上
に形成されていることを特徴とする請求項１ないし請求
項３のいずれかに記載のフリップチップ実装型半導体装
置。 - 【請求項８】前記通電パッドは前記保護膜の開口径より
も小さく形成されており、 前記バンプ保持パッドは前記回路形成面の前記保護膜上
に形成されていることを特徴とする請求項１ないし請求
項３のいずれかに記載のフリップチップ実装型半導体装
置。 - 【請求項９】前記通電パッドは前記保護膜の開口径より
も小さく形成されており、 前記バンプ保持パッドは前記電極上に形成されているこ
とを特徴とする請求項１ないし請求項３のいずれかに記
載のフリップチップ実装型半導体装置。 - 【請求項１０】回路形成面に複数の電極が形成された半
導体チップの回路形成面に導通するバンプによりこれら
の電極と配線基板の各電極とが直接導通されるフリップ
チップ実装型半導体装置の製造方法であって、 回路形成面に複数の電極が形成され、この電極が形成さ
れた部分に開口部を有する絶縁性の保護膜によってこの
回路形成面が覆われた半導体チップの回路形成面上に導
電性のカレントフィルムを形成するカレントフィルム形
成工程と、 前記バンプと前記半導体チップの各電極とを導通させる
ための通電パッドが形成されるべき位置および前記バン
プを保持するためのバンプ保持パッドが形成されるべき
位置に開口部を有する第１レジストパタンを形成する第
１レジストパタン形成工程と、 前記第１レジストパタンが形成された前記回路形成面上
に第１バリアメタル層を前記第１レジストパタンよりも
薄く堆積する第１バリアメタル層堆積工程と、 前記第１バリアメタル層が形成された前記回路形成面上
に第２バリアメタル層を堆積する第２バリアメタル層堆
積工程と、 前記通電パッドが形成されるべき位置に開口部を有する
第２レジストパタンを形成する第２レジストパタン堆積
工程と、 前記第２レジストパタン開口部下の前記第２バリアメタ
ル層上にハンダメッキを施すことによりハンダを堆積す
るハンダ堆積工程と、 前記第１レジストパタンおよび前記第２レジストパタン
を除去することにより、前記カレントフィルムと前記第
１，第２バリアメタルからなる通電パッドおよび前記バ
ンプ保持パッドを形成するパッド形成工程と、 前記ハンダを加熱することによりこのハンダが前記通電
パッドおよび前記バンプ保持パッドにより保持されるよ
う球状に成形するリフロー工程とを含むことを特徴とす
るフリップチップ実装型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10210066A JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10210066A JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040715A true JP2000040715A (ja) | 2000-02-08 |
Family
ID=16583264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10210066A Pending JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040715A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
| US10573588B2 (en) | 2017-09-11 | 2020-02-25 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
| CN114982385A (zh) * | 2020-10-28 | 2022-08-30 | 京东方科技集团股份有限公司 | 连接焊盘及基板 |
| US12052820B2 (en) | 2020-10-28 | 2024-07-30 | Boe Technology Group Co., Ltd. | Connection pad and substrate |
-
1998
- 1998-07-24 JP JP10210066A patent/JP2000040715A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
| US10573588B2 (en) | 2017-09-11 | 2020-02-25 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
| CN114982385A (zh) * | 2020-10-28 | 2022-08-30 | 京东方科技集团股份有限公司 | 连接焊盘及基板 |
| US12052820B2 (en) | 2020-10-28 | 2024-07-30 | Boe Technology Group Co., Ltd. | Connection pad and substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI582930B (zh) | 積體電路裝置及封裝組件 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US7915741B2 (en) | Solder bump UBM structure | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| KR100744126B1 (ko) | 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법 | |
| KR20060042012A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007096315A (ja) | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP3285919B2 (ja) | 半導体装置 | |
| US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
| JP2004501504A (ja) | 相互接続構造を形成するための方法及び装置 | |
| JP2005019830A (ja) | 半導体装置の製造方法 | |
| WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| WO2021103489A1 (zh) | 半导体结构及其制造方法 | |
| JP4054672B2 (ja) | 半導体装置の製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 |