JP2000040715A - フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 - Google Patents
フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法Info
- Publication number
- JP2000040715A JP2000040715A JP10210066A JP21006698A JP2000040715A JP 2000040715 A JP2000040715 A JP 2000040715A JP 10210066 A JP10210066 A JP 10210066A JP 21006698 A JP21006698 A JP 21006698A JP 2000040715 A JP2000040715 A JP 2000040715A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- bump
- solder
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップに形成されたパッド(電極)と
バンプとの接着性を向上させることができ、信頼性の高
いフリップチップ実装型半導体装置を提供する。 【解決手段】 半導体チップ11の回路形成面11a上
のAlパッド12上に通電パッド17が形成されてい
る。また、回路形成面11a上のPV膜13上には、複
数のバンプ保持パッド18が通電パッド17の周囲を囲
むようにして形成されている。これら通電パッド17上
およびバンプ保持パッド18上により、ハンダバンプ1
9が保持されている。
バンプとの接着性を向上させることができ、信頼性の高
いフリップチップ実装型半導体装置を提供する。 【解決手段】 半導体チップ11の回路形成面11a上
のAlパッド12上に通電パッド17が形成されてい
る。また、回路形成面11a上のPV膜13上には、複
数のバンプ保持パッド18が通電パッド17の周囲を囲
むようにして形成されている。これら通電パッド17上
およびバンプ保持パッド18上により、ハンダバンプ1
9が保持されている。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップの回
路形成面を配線基板に向け、この半導体チップの電極と
配線基板の電極とをハンダバンプにより直接接続するフ
リップチップ実装型半導体装置の製造方法,およびフリ
ップチップ実装型半導体装置の製造方法に関する。
路形成面を配線基板に向け、この半導体チップの電極と
配線基板の電極とをハンダバンプにより直接接続するフ
リップチップ実装型半導体装置の製造方法,およびフリ
ップチップ実装型半導体装置の製造方法に関する。
【0002】
【従来の技術】近年のLSIの小型化、高集積化に伴
い、半導体装置においてはLSIチップの各電極と外部
回路との電気的接続を行うための入出力端子数も増加し
ている。このため、近年では、パッケージ内に納められ
たLSIチップの各電極と外部回路との接続方法の一つ
として、LSIチップの各電極上にハンダバンプを設
け、能動素子面(回路形成面)を基板に向けて接着する
というフリップチップ実装方法が用いられている。
い、半導体装置においてはLSIチップの各電極と外部
回路との電気的接続を行うための入出力端子数も増加し
ている。このため、近年では、パッケージ内に納められ
たLSIチップの各電極と外部回路との接続方法の一つ
として、LSIチップの各電極上にハンダバンプを設
け、能動素子面(回路形成面)を基板に向けて接着する
というフリップチップ実装方法が用いられている。
【0003】図9は、従来のフリップチップ実装方法に
おけるハンダバンプの構造を示す概略断面図である。半
導体チップ(以下、単に「チップ」ともいう)81の回
路形成面上には、各素子を外部回路に対して電気的に接
続するための複数のAlパッド82が形成されている。
図9はその一部分を示すものである。Alパッド82が
形成された部分以外の半導体チップ81の回路形成面
は、回路を保護するためのパッシベーション膜(以下、
「PV膜」という)83により覆われている。
おけるハンダバンプの構造を示す概略断面図である。半
導体チップ(以下、単に「チップ」ともいう)81の回
路形成面上には、各素子を外部回路に対して電気的に接
続するための複数のAlパッド82が形成されている。
図9はその一部分を示すものである。Alパッド82が
形成された部分以外の半導体チップ81の回路形成面
は、回路を保護するためのパッシベーション膜(以下、
「PV膜」という)83により覆われている。
【0004】チップ81表面のAlパッド82上および
Alパッド82周縁近傍のPV膜83上には、Cr,T
iなどの導電体からなるカレントフィルム(図示せず)
が形成されている。このカレントフィルム上にCuから
なる第1バリアメタル層85,およびNiからなる第2
バリアメタル層86が形成されている。
Alパッド82周縁近傍のPV膜83上には、Cr,T
iなどの導電体からなるカレントフィルム(図示せず)
が形成されている。このカレントフィルム上にCuから
なる第1バリアメタル層85,およびNiからなる第2
バリアメタル層86が形成されている。
【0005】第2バリアメタル層86上には、Pb−S
n系のハンダからなるマッシュルーム形状のハンダバン
プ89が形成されている。このハンダバンプ89を介し
て、半導体チップ上の各Alパッド82と配線基板に形
成された各電極とが電気的に接続される。なお、各バリ
アメタル層85,86は、Alパッド82とハンダバン
プ89との接着強度を向上させ、拡散による金属間化合
物の生成を防ぐために形成されるものである。
n系のハンダからなるマッシュルーム形状のハンダバン
プ89が形成されている。このハンダバンプ89を介し
て、半導体チップ上の各Alパッド82と配線基板に形
成された各電極とが電気的に接続される。なお、各バリ
アメタル層85,86は、Alパッド82とハンダバン
プ89との接着強度を向上させ、拡散による金属間化合
物の生成を防ぐために形成されるものである。
【0006】以下、このような従来のフリップチップ実
装型の半導体装置におけるハンダバンプの製造方法を説
明する。まず、既にAlパッド82およびPV膜83が
形成されたチップ81の全表面上に、スパッタリング法
によりカレントフィルムを形成する。次に、フォトリソ
グラフィ工程により、カレントフィルム上のハンダバン
プが形成されるべき位置に開口部を有するレジストパタ
ンを形成する。
装型の半導体装置におけるハンダバンプの製造方法を説
明する。まず、既にAlパッド82およびPV膜83が
形成されたチップ81の全表面上に、スパッタリング法
によりカレントフィルムを形成する。次に、フォトリソ
グラフィ工程により、カレントフィルム上のハンダバン
プが形成されるべき位置に開口部を有するレジストパタ
ンを形成する。
【0007】次に、カレントフィルムをメッキ電極膜と
し、レジストパタンをメッキマスクとした電解メッキ法
を行うことにより、CuおよびNiを堆積する。する
と、レジストパタンから露出された部分のカレントフィ
ルム上に、第1バリアメタル層85および第2バリアメ
タル層86が形成される。さらに、電解メッキ法を用い
て第2バリアメタル層86上にハンダメッキを施す。す
ると、ハンダメッキは、第2バリアメタル層86上で等
方的に成長するため、マッシュルーム形状のハンダバン
プ89が成長する。その後、レジストパタンを有機溶剤
等を用いて除去し、さらに、カレントフィルムの不要部
分のエッチングを行う。そして、リフロー工程を経てハ
ンダバンプ89を球形に成形する。このようにして、図
9に示すようなハンダバンプ89が形成される。
し、レジストパタンをメッキマスクとした電解メッキ法
を行うことにより、CuおよびNiを堆積する。する
と、レジストパタンから露出された部分のカレントフィ
ルム上に、第1バリアメタル層85および第2バリアメ
タル層86が形成される。さらに、電解メッキ法を用い
て第2バリアメタル層86上にハンダメッキを施す。す
ると、ハンダメッキは、第2バリアメタル層86上で等
方的に成長するため、マッシュルーム形状のハンダバン
プ89が成長する。その後、レジストパタンを有機溶剤
等を用いて除去し、さらに、カレントフィルムの不要部
分のエッチングを行う。そして、リフロー工程を経てハ
ンダバンプ89を球形に成形する。このようにして、図
9に示すようなハンダバンプ89が形成される。
【0008】
【発明が解決しようとする課題】図10は、図9に示す
従来の接続端子部の部分的拡大図である。図10に示す
ように、従来のフリップチップ実装型の半導体装置の接
続端子の構造では、PV膜83と各バリアメタル層8
5,86との熱膨張係数の違いによる応力のために、こ
れらPV膜83とバリアメタル層85,86との境界部
分近傍にクラック91が入りやすくなる。このため、P
V膜83とバリアメタル層85,86との接着強度が低
下し、バリアメタル層85,86がハンダバンプ89と
ともにAlパッド82から剥離しやすくなるなど信頼性
の低下を招く原因となっていた。
従来の接続端子部の部分的拡大図である。図10に示す
ように、従来のフリップチップ実装型の半導体装置の接
続端子の構造では、PV膜83と各バリアメタル層8
5,86との熱膨張係数の違いによる応力のために、こ
れらPV膜83とバリアメタル層85,86との境界部
分近傍にクラック91が入りやすくなる。このため、P
V膜83とバリアメタル層85,86との接着強度が低
下し、バリアメタル層85,86がハンダバンプ89と
ともにAlパッド82から剥離しやすくなるなど信頼性
の低下を招く原因となっていた。
【0009】そこで、チップの回路形成面を配線基板に
向け、このチップの電極と配線基板の電極とをハンダバ
ンプにより接続するフリップチップ実装型半導体装置に
おいて、半導体チップに形成されたパッド(電極)とバ
ンプとの接着性を向上させることができる信頼性の高い
半導体装置を提供することを、本発明の第1の課題とす
る。また、このようなフリップチップ実装型半導体装置
を容易に製造できる製造方法を提供することを、本発明
の第2の課題とする。
向け、このチップの電極と配線基板の電極とをハンダバ
ンプにより接続するフリップチップ実装型半導体装置に
おいて、半導体チップに形成されたパッド(電極)とバ
ンプとの接着性を向上させることができる信頼性の高い
半導体装置を提供することを、本発明の第1の課題とす
る。また、このようなフリップチップ実装型半導体装置
を容易に製造できる製造方法を提供することを、本発明
の第2の課題とする。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明のフリップチップ実装型半導体装置は、回路
形成面に複数の電極が形成され、この電極が形成された
部分に開口部を有する絶縁性の保護膜によってこの回路
形成面が覆われた半導体チップと、この半導体チップを
搭載する配線基板であって、前記半導体チップの前記回
路形成面に対向する面に前記半導体チップの各電極を外
部回路に電気的に接続するための複数の電極が形成され
た配線基板と、前記電極上に形成された1種類または2
種類以上の導電体からなる通電パッドと、この通電パッ
ドの周囲を取り囲むようにして前記回路形成面上に形成
された1または2以上のバンプ保持パッドと、前記半導
体チップの各電極と前記配線基板の各電極とを直接接続
するために前記通電パッド上および前記バンプ保持パッ
ド上に跨って形成されたバンプとを備える。
め、本発明のフリップチップ実装型半導体装置は、回路
形成面に複数の電極が形成され、この電極が形成された
部分に開口部を有する絶縁性の保護膜によってこの回路
形成面が覆われた半導体チップと、この半導体チップを
搭載する配線基板であって、前記半導体チップの前記回
路形成面に対向する面に前記半導体チップの各電極を外
部回路に電気的に接続するための複数の電極が形成され
た配線基板と、前記電極上に形成された1種類または2
種類以上の導電体からなる通電パッドと、この通電パッ
ドの周囲を取り囲むようにして前記回路形成面上に形成
された1または2以上のバンプ保持パッドと、前記半導
体チップの各電極と前記配線基板の各電極とを直接接続
するために前記通電パッド上および前記バンプ保持パッ
ド上に跨って形成されたバンプとを備える。
【0011】すなわち、本発明のフリップチップ実装型
半導体装置は、半導体チップの各電極と配線基板の各電
極とを接続するためのバンプを、半導体チップの電極上
に形成された通電パッドによって保持するだけでなく、
この通電パッドの周囲に形成されたバンプ保持パッドに
よっても保持している。このような構成により、通電パ
ッドを従来よりも小さく形成することができ、しかも通
電パッドとバンプ保持パッドの間に生じる僅かな隙間に
よって通電パッドとバンプとの間に生じる応力が緩和さ
れる。よって、通電パッドとバンプとの境界部分でのひ
び割れの発生を防ぐことができるため、従来よりもチッ
プの電極とバンプとの接続強度の高い、信頼性の高いフ
リップチップ実装型半導体装置を提供することができ
る。
半導体装置は、半導体チップの各電極と配線基板の各電
極とを接続するためのバンプを、半導体チップの電極上
に形成された通電パッドによって保持するだけでなく、
この通電パッドの周囲に形成されたバンプ保持パッドに
よっても保持している。このような構成により、通電パ
ッドを従来よりも小さく形成することができ、しかも通
電パッドとバンプ保持パッドの間に生じる僅かな隙間に
よって通電パッドとバンプとの間に生じる応力が緩和さ
れる。よって、通電パッドとバンプとの境界部分でのひ
び割れの発生を防ぐことができるため、従来よりもチッ
プの電極とバンプとの接続強度の高い、信頼性の高いフ
リップチップ実装型半導体装置を提供することができ
る。
【0012】このようなフリップチップ実装型半導体装
置を採用する際には、前記バンプをハンダからなるもの
とし、前記通電パッドを、導電性の薄膜であるカレント
フィルムと、ハンダに含まれる鉛の前記電極への拡散を
防ぐための第1バリアメタル層および第2バリアメタル
層とが積層形成されたものとしてもよい。この場合、バ
ンプを組成が重量比で鉛80%−スズ20%のハンダか
らなるものとしてもよい。また、第1バリアメタル層を
銅からなるものとし、前記第2バリアメタル層をニッケ
ルからなるものとしてもよい。
置を採用する際には、前記バンプをハンダからなるもの
とし、前記通電パッドを、導電性の薄膜であるカレント
フィルムと、ハンダに含まれる鉛の前記電極への拡散を
防ぐための第1バリアメタル層および第2バリアメタル
層とが積層形成されたものとしてもよい。この場合、バ
ンプを組成が重量比で鉛80%−スズ20%のハンダか
らなるものとしてもよい。また、第1バリアメタル層を
銅からなるものとし、前記第2バリアメタル層をニッケ
ルからなるものとしてもよい。
【0013】また、上記構成のフリップチップ実装型半
導体装置において、前記バンプ保持パッドは矩形形状の
パッドであってもよい。また、前記バンプ保持パッドは
前記通電パッドの中心を中心とした円弧状の形状を有す
る複数のパッドであってもよい。
導体装置において、前記バンプ保持パッドは矩形形状の
パッドであってもよい。また、前記バンプ保持パッドは
前記通電パッドの中心を中心とした円弧状の形状を有す
る複数のパッドであってもよい。
【0014】さらに、上記構成のフリップチップ実装型
半導体装置において、前記通電パッドは前記保護膜の開
口径よりも大きく形成されており、前記バンプ保持パッ
ドは前記回路形成面の前記保護膜上に形成されていても
よい。また、前記通電パッドは前記保護膜の開口径より
も小さく形成されており、前記バンプ保持パッドは前記
回路形成面の前記保護膜上に形成されていてもよい。ま
た、前記通電パッドは前記保護膜の開口径よりも小さく
形成されており、前記バンプ保持パッドは前記電極上に
形成されていてもよい。
半導体装置において、前記通電パッドは前記保護膜の開
口径よりも大きく形成されており、前記バンプ保持パッ
ドは前記回路形成面の前記保護膜上に形成されていても
よい。また、前記通電パッドは前記保護膜の開口径より
も小さく形成されており、前記バンプ保持パッドは前記
回路形成面の前記保護膜上に形成されていてもよい。ま
た、前記通電パッドは前記保護膜の開口径よりも小さく
形成されており、前記バンプ保持パッドは前記電極上に
形成されていてもよい。
【0015】また、上記課題を解決するために、本発明
のフリップチップ実装型半導体装置の製造方法は、回路
形成面に複数の電極が形成された半導体チップの回路形
成面に導通するバンプによりこれらの電極と配線基板の
各電極とが直接導通されるフリップチップ実装型半導体
装置の製造方法であって、(i)回路形成面に複数の電
極が形成され、この電極が形成された部分に開口部を有
する絶縁性の保護膜によってこの回路形成面が覆われた
半導体チップの回路形成面上に導電性のカレントフィル
ムを形成するカレントフィルム形成工程と、(ii)前記
バンプと前記半導体チップの各電極とを導通させるため
の通電パッドが形成されるべき位置および前記バンプを
保持するためのバンプ保持パッドが形成されるべき位置
に開口部を有する第1レジストパタンを形成する第1レ
ジストパタン形成工程と、(iii)前記第1レジストパ
タンが形成された前記回路形成面上に第1バリアメタル
層を前記第1レジストパタンよりも薄く堆積する第1バ
リアメタル層堆積工程と、(iv)前記第1バリアメタル
層が形成された前記回路形成面上に第2バリアメタル層
を堆積する第2バリアメタル層堆積工程と、(v)前記
通電パッドが形成されるべき位置に開口部を有する第2
レジストパタンを形成する第2レジストパタン堆積工程
と、(vi)前記第2レジストパタン開口部下の前記第2
バリアメタル層上にハンダメッキを施すことによりハン
ダを堆積するハンダ堆積工程と、(vii)前記第1レジ
ストパタンおよび前記第2レジストパタンを除去するこ
とにより、前記カレントフィルムと前記第1,第2バリ
アメタルからなる前記通電パッドおよび前記バンプ保持
パッドを形成するパッド形成工程と、(viii)前記ハン
ダを加熱することによりこのハンダが前記通電パッドお
よび前記バンプ保持パッドにより保持されるよう球状に
成形するリフロー工程とを含む。
のフリップチップ実装型半導体装置の製造方法は、回路
形成面に複数の電極が形成された半導体チップの回路形
成面に導通するバンプによりこれらの電極と配線基板の
各電極とが直接導通されるフリップチップ実装型半導体
装置の製造方法であって、(i)回路形成面に複数の電
極が形成され、この電極が形成された部分に開口部を有
する絶縁性の保護膜によってこの回路形成面が覆われた
半導体チップの回路形成面上に導電性のカレントフィル
ムを形成するカレントフィルム形成工程と、(ii)前記
バンプと前記半導体チップの各電極とを導通させるため
の通電パッドが形成されるべき位置および前記バンプを
保持するためのバンプ保持パッドが形成されるべき位置
に開口部を有する第1レジストパタンを形成する第1レ
ジストパタン形成工程と、(iii)前記第1レジストパ
タンが形成された前記回路形成面上に第1バリアメタル
層を前記第1レジストパタンよりも薄く堆積する第1バ
リアメタル層堆積工程と、(iv)前記第1バリアメタル
層が形成された前記回路形成面上に第2バリアメタル層
を堆積する第2バリアメタル層堆積工程と、(v)前記
通電パッドが形成されるべき位置に開口部を有する第2
レジストパタンを形成する第2レジストパタン堆積工程
と、(vi)前記第2レジストパタン開口部下の前記第2
バリアメタル層上にハンダメッキを施すことによりハン
ダを堆積するハンダ堆積工程と、(vii)前記第1レジ
ストパタンおよび前記第2レジストパタンを除去するこ
とにより、前記カレントフィルムと前記第1,第2バリ
アメタルからなる前記通電パッドおよび前記バンプ保持
パッドを形成するパッド形成工程と、(viii)前記ハン
ダを加熱することによりこのハンダが前記通電パッドお
よび前記バンプ保持パッドにより保持されるよう球状に
成形するリフロー工程とを含む。
【0016】すなわち、本発明のフリップチップ実装型
半導体装置の製造方法においては、第1レジスト形成工
程で形成されたレジストパタン上に第1および第2バリ
アメタル層材料を堆積することにより通電パッド構造お
よびバンプ保持パッド構造を形成し、第2レジストパタ
ン形成工程で形成されたレジストパタンを用いることに
より通電パッド構造上のみにハンダを堆積している。こ
のように、2工程のフォトリソグラフィ工程を経てハン
ダバンプを形成することによって、通電パッドおよびバ
ンプ保持パッドにより保持されるハンダバンプの構造を
得ることができる。
半導体装置の製造方法においては、第1レジスト形成工
程で形成されたレジストパタン上に第1および第2バリ
アメタル層材料を堆積することにより通電パッド構造お
よびバンプ保持パッド構造を形成し、第2レジストパタ
ン形成工程で形成されたレジストパタンを用いることに
より通電パッド構造上のみにハンダを堆積している。こ
のように、2工程のフォトリソグラフィ工程を経てハン
ダバンプを形成することによって、通電パッドおよびバ
ンプ保持パッドにより保持されるハンダバンプの構造を
得ることができる。
【0017】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。 <第1実施形態>図1は、本発明の第1実施形態が適用
されるフリップチップ実装型半導体装置の構造の一例を
示す概略断面図である。図1において、半導体チップ1
1(以下、単に「チップ」ともいう)は、その回路形成
面11aをセラミック基板21側に向けて設置されてい
る。回路形成面11aに形成された各素子の電極は、そ
れぞれハンダバンプ19を介してセラミック基板21の
チップ11に対向する面に形成された電極に接続されて
いる(ハンダバンプ19と半導体チップ11の接続部に
ついては後に詳述する)。このセラミック基板21に接
続された各電極(図示せず)は、それぞれ、セラミック
基板21内に形成された基板内配線(図示せず)を介し
て、その反対面に形成されたハンダバンプ22に電気的
に接続されている。そして、このハンダバンプ22を介
して、チップ11の各素子と外部回路とが電気的に接続
され得る。
実施の形態を説明する。 <第1実施形態>図1は、本発明の第1実施形態が適用
されるフリップチップ実装型半導体装置の構造の一例を
示す概略断面図である。図1において、半導体チップ1
1(以下、単に「チップ」ともいう)は、その回路形成
面11aをセラミック基板21側に向けて設置されてい
る。回路形成面11aに形成された各素子の電極は、そ
れぞれハンダバンプ19を介してセラミック基板21の
チップ11に対向する面に形成された電極に接続されて
いる(ハンダバンプ19と半導体チップ11の接続部に
ついては後に詳述する)。このセラミック基板21に接
続された各電極(図示せず)は、それぞれ、セラミック
基板21内に形成された基板内配線(図示せず)を介し
て、その反対面に形成されたハンダバンプ22に電気的
に接続されている。そして、このハンダバンプ22を介
して、チップ11の各素子と外部回路とが電気的に接続
され得る。
【0018】半導体チップ11は、箱型のAlN(窒化
アルミニウム)キャップ23により覆われており、Al
Nキャップ23の開口縁はハンダ24によりセラミック
基板21上に接着されている。これにより、チップ11
はAlキャップ23内において気密封止された状態とな
っている。
アルミニウム)キャップ23により覆われており、Al
Nキャップ23の開口縁はハンダ24によりセラミック
基板21上に接着されている。これにより、チップ11
はAlキャップ23内において気密封止された状態とな
っている。
【0019】半導体チップ11の回路形成面11aの反
対面(AlNキャップ23の内底面に対向する面)の全
面は、ハンダ25によりAlNキャップ23の内底面に
接着されている。これにより、半導体装置の動作時にチ
ップ11から発生する熱を外部に放出することができ
る。
対面(AlNキャップ23の内底面に対向する面)の全
面は、ハンダ25によりAlNキャップ23の内底面に
接着されている。これにより、半導体装置の動作時にチ
ップ11から発生する熱を外部に放出することができ
る。
【0020】図2は、図1のようなフリップチップ実装
型半導体装置における半導体チップ11のセラミック基
板21との接続端子部の構造を示す断面図である。ま
た、図3は、図2のI−I線に沿った部分的横断面図であ
る。この図2は、図1に対してチップの向きが表裏逆向
きに描かれている。すなわち、図2において、上面が回
路形成面11aであり、この回路形成面11a上には、
各素子を外部回路に対して電気的に接続するための電極
である複数のAlパッド12が形成されている。そし
て、この半導体チップ11の回路形成面11aは、Al
パッド12表面の中央部に円形の開口部を有するパッシ
ベーション膜(以下、「PV膜」と表記する)13によ
り覆われている。なお、このPV膜13に形成された開
口部をパッシベーションホール(PVホール)13aと
する。
型半導体装置における半導体チップ11のセラミック基
板21との接続端子部の構造を示す断面図である。ま
た、図3は、図2のI−I線に沿った部分的横断面図であ
る。この図2は、図1に対してチップの向きが表裏逆向
きに描かれている。すなわち、図2において、上面が回
路形成面11aであり、この回路形成面11a上には、
各素子を外部回路に対して電気的に接続するための電極
である複数のAlパッド12が形成されている。そし
て、この半導体チップ11の回路形成面11aは、Al
パッド12表面の中央部に円形の開口部を有するパッシ
ベーション膜(以下、「PV膜」と表記する)13によ
り覆われている。なお、このPV膜13に形成された開
口部をパッシベーションホール(PVホール)13aと
する。
【0021】Alパッド12が露出された部分およびそ
の近傍のPV膜13表面には、チップ11側から順に、
CrやTiなどの導電体からなるメッキ電極膜14,C
uからなる第1バリアメタル層15,Niからなる第2
バリアメタル層16が堆積されてなる通電パッド17が
形成されている。これら第1および第2バリアメタル層
15,16は通電パッド17の上に形成されるハンダバ
ンプ19に含まれるSn成分がAlパッド12内に拡散
するのを防ぐために形成されるものである。まず、Cu
は比較的柔らかい金属であるので応力を緩和しやすく、
また、Alパッド12との接合の際にも問題がないた
め、第1バリアメタル層15としてAlパッド12上に
形成されている。また、Niは金属的には比較的硬い
が、Pbの拡散係数が小さく拡散防止金属膜としての効
果が高いため、第2バリアメタル層16として第1バリ
アメタル層15上に形成されている。なお、この通電パ
ッド17は、Alパッド12およびPVホール13aと
同心の円形の平面形状を有する薄膜であり、その径はP
Vホール13aの開口径よりもやや大きい。
の近傍のPV膜13表面には、チップ11側から順に、
CrやTiなどの導電体からなるメッキ電極膜14,C
uからなる第1バリアメタル層15,Niからなる第2
バリアメタル層16が堆積されてなる通電パッド17が
形成されている。これら第1および第2バリアメタル層
15,16は通電パッド17の上に形成されるハンダバ
ンプ19に含まれるSn成分がAlパッド12内に拡散
するのを防ぐために形成されるものである。まず、Cu
は比較的柔らかい金属であるので応力を緩和しやすく、
また、Alパッド12との接合の際にも問題がないた
め、第1バリアメタル層15としてAlパッド12上に
形成されている。また、Niは金属的には比較的硬い
が、Pbの拡散係数が小さく拡散防止金属膜としての効
果が高いため、第2バリアメタル層16として第1バリ
アメタル層15上に形成されている。なお、この通電パ
ッド17は、Alパッド12およびPVホール13aと
同心の円形の平面形状を有する薄膜であり、その径はP
Vホール13aの開口径よりもやや大きい。
【0022】また、Alパッド12近傍のPV膜13上
には、図3の横断面図に示すように、矩形の平面形状を
有する4個のバンプ保持パッド18a,18b,18
c,18dが、通電パッド17を取り囲むようにして形
成されている。これら各バンプ保持パッド18の通電パ
ッド17の中心からの距離は互いに等しく、各バンプ保
持パッド18aと18c,18bと18dの長辺同士が
互いに平行となるように形成されている。このとき、各
バンプ保持パッド18aと18b,18cと18dの長
辺同士は互いに垂直な関係を有している。これら各バン
プ保持パッド18は通電パッド17と同様に、メッキ電
極膜14,第1バリアメタル層(Cu)15,および第
2バリアメタル層(Ni)16が堆積されて形成された
ものである(図2参照)。
には、図3の横断面図に示すように、矩形の平面形状を
有する4個のバンプ保持パッド18a,18b,18
c,18dが、通電パッド17を取り囲むようにして形
成されている。これら各バンプ保持パッド18の通電パ
ッド17の中心からの距離は互いに等しく、各バンプ保
持パッド18aと18c,18bと18dの長辺同士が
互いに平行となるように形成されている。このとき、各
バンプ保持パッド18aと18b,18cと18dの長
辺同士は互いに垂直な関係を有している。これら各バン
プ保持パッド18は通電パッド17と同様に、メッキ電
極膜14,第1バリアメタル層(Cu)15,および第
2バリアメタル層(Ni)16が堆積されて形成された
ものである(図2参照)。
【0023】そして、これら通電パッド17上およびバ
ンプ保持パッド18a〜18d上には、マッシュルーム
形状のハンダバンプ19が形成されている。このハンダ
バンプ19により、チップ11上に形成された各Alパ
ッド12と配線基板21の各電極とが接続される。な
お、本実施形態においては、Alパッド12,通電パッ
ド17,バンプ保持パッド18,およびハンダバンプ1
9を合わせて「接続端子部」という。
ンプ保持パッド18a〜18d上には、マッシュルーム
形状のハンダバンプ19が形成されている。このハンダ
バンプ19により、チップ11上に形成された各Alパ
ッド12と配線基板21の各電極とが接続される。な
お、本実施形態においては、Alパッド12,通電パッ
ド17,バンプ保持パッド18,およびハンダバンプ1
9を合わせて「接続端子部」という。
【0024】図4および図5は、本実施形態のフリップ
チップ実装方式の半導体装置におけるバンプ形成方法を
示す工程図である。以下、図4,図5を用いて本実施形
態のフリップチップ実装型半導体装置の接続端子部の形
成方法を説明する。
チップ実装方式の半導体装置におけるバンプ形成方法を
示す工程図である。以下、図4,図5を用いて本実施形
態のフリップチップ実装型半導体装置の接続端子部の形
成方法を説明する。
【0025】まず、シリコンウェハ11の回路形成面1
1a上に各素子と電気的に接続された複数のAlパッド
12を形成し、続いて、各素子を保護するためのPV膜
13を、回路形成面11a上において各Alパッド12
の中央部分が外部に露出された状態で形成する。そし
て、シリコンウェハ11の、Alパッド12およびPV
膜13が形成された回路形成面11aの全面上に、Cr
やTiなどの金属からなるカレントフィルム14をスパ
ッタリング法により形成する(図4(a))。
1a上に各素子と電気的に接続された複数のAlパッド
12を形成し、続いて、各素子を保護するためのPV膜
13を、回路形成面11a上において各Alパッド12
の中央部分が外部に露出された状態で形成する。そし
て、シリコンウェハ11の、Alパッド12およびPV
膜13が形成された回路形成面11aの全面上に、Cr
やTiなどの金属からなるカレントフィルム14をスパ
ッタリング法により形成する(図4(a))。
【0026】次に、カレントフィルム14上にフォトレ
ジストを塗布し、フォトリソグラフィを施すことによ
り、通電パッド17およびバンプ保持パッド18が形成
されるべき部分に開口部を有するレジストパタン31
(第1レジストパタン)を形成する(図4(b))。そ
して、このレジストパタン31をメッキマスクとし、カ
レントフィルム14をメッキ電極とした電解メッキ法を
用いて、レジストパタン31の開口部下のカレントフィ
ルム14上にCuからなる第1バリアメタル層15を形
成する(図4(c))。このとき、カレントフィルム1
4上に形成される第1バリアメタル層15の厚さを、レ
ジストパタン31の厚さよりも薄くする。さらに、電解
メッキ法を用いて、第1バリアメタル層15上にさらに
Niからなる第2バリアメタル層16を形成する(図4
(d))。
ジストを塗布し、フォトリソグラフィを施すことによ
り、通電パッド17およびバンプ保持パッド18が形成
されるべき部分に開口部を有するレジストパタン31
(第1レジストパタン)を形成する(図4(b))。そ
して、このレジストパタン31をメッキマスクとし、カ
レントフィルム14をメッキ電極とした電解メッキ法を
用いて、レジストパタン31の開口部下のカレントフィ
ルム14上にCuからなる第1バリアメタル層15を形
成する(図4(c))。このとき、カレントフィルム1
4上に形成される第1バリアメタル層15の厚さを、レ
ジストパタン31の厚さよりも薄くする。さらに、電解
メッキ法を用いて、第1バリアメタル層15上にさらに
Niからなる第2バリアメタル層16を形成する(図4
(d))。
【0027】次に、第1,第2バリアメタル層15,1
6が形成されたシリコンウェハ11上にレジストを塗布
し、フォトリソグラフィを施すことにより、通電パッド
17が形成されるべき第2バリアメタル16上に開口部
を有するレジストパタン32(第2レジストパタン)を
形成する(図4(e))。このレジストパタン32をメ
ッキマスクとし、電解メッキ法を用いてレジストパタン
32の開口部下の第2バリアメタル層16上にハンダ3
3をメッキする。このハンダ33はPb80%−Sn2
0%の組成を有しており、スルホン酸系のPb−Sn合
金ハンダメッキ浴を用いて形成される。すると、このハ
ンダ33は、第2バリアメタル層16上に等方的に成長
するので、このハンダの形状は略マッシュルーム状とな
る(図5(f))。このハンダ33が後のリフロー工程
を経てハンダバンプ19となる。鉛が多く含まれる組成
のハンダは融点が高いため(この場合、液相線279
℃,固相線183℃)、後の工程で外部回路の各電極と
のボンディングの際に低融点のハンダによりボンディン
グを行う際にボンディング用の低融点のハンダが溶融し
ても、高融点のハンダにより形成されたハンダバンプ1
9が再溶融しない。
6が形成されたシリコンウェハ11上にレジストを塗布
し、フォトリソグラフィを施すことにより、通電パッド
17が形成されるべき第2バリアメタル16上に開口部
を有するレジストパタン32(第2レジストパタン)を
形成する(図4(e))。このレジストパタン32をメ
ッキマスクとし、電解メッキ法を用いてレジストパタン
32の開口部下の第2バリアメタル層16上にハンダ3
3をメッキする。このハンダ33はPb80%−Sn2
0%の組成を有しており、スルホン酸系のPb−Sn合
金ハンダメッキ浴を用いて形成される。すると、このハ
ンダ33は、第2バリアメタル層16上に等方的に成長
するので、このハンダの形状は略マッシュルーム状とな
る(図5(f))。このハンダ33が後のリフロー工程
を経てハンダバンプ19となる。鉛が多く含まれる組成
のハンダは融点が高いため(この場合、液相線279
℃,固相線183℃)、後の工程で外部回路の各電極と
のボンディングの際に低融点のハンダによりボンディン
グを行う際にボンディング用の低融点のハンダが溶融し
ても、高融点のハンダにより形成されたハンダバンプ1
9が再溶融しない。
【0028】ハンダ33のメッキが完了したら、レジス
トパタン31,32をアセトン等の有機溶剤を用いて除
去する(図5(g))。次いで、外部に露出されたカレ
ントフィルム14をエッチングにより除去する(図5
(h))。これにより、通電パッド17およびバンプ保
持パッド18が形成される。なお、図5(h)に示すよ
うに、この段階ではハンダ23は通電パッド17のみに
より保持されており、バンプ保持パッド18からは浮き
上がった状態となっている。そして、リフロー工程を施
すと、ハンダ23は、表面張力によりその形状がより球
形に近くなり、その表面が各バンプ保持パッド18と接
触する。このようにして、通電パッド17およびバンプ
保持パッド18に保持され、Alパッド12に導通する
バンプ19が形成される(図5(i))。
トパタン31,32をアセトン等の有機溶剤を用いて除
去する(図5(g))。次いで、外部に露出されたカレ
ントフィルム14をエッチングにより除去する(図5
(h))。これにより、通電パッド17およびバンプ保
持パッド18が形成される。なお、図5(h)に示すよ
うに、この段階ではハンダ23は通電パッド17のみに
より保持されており、バンプ保持パッド18からは浮き
上がった状態となっている。そして、リフロー工程を施
すと、ハンダ23は、表面張力によりその形状がより球
形に近くなり、その表面が各バンプ保持パッド18と接
触する。このようにして、通電パッド17およびバンプ
保持パッド18に保持され、Alパッド12に導通する
バンプ19が形成される(図5(i))。
【0029】このように、本実施形態では、シリコンウ
ェハ11に形成されたAlパッド12に導通する通電パ
ッド17,およびこの周辺に形成された複数のバンプ保
持パッド18によりハンダバンプ19を保持している。
このため、ハンダバンプ19下の通電パッド17と各バ
ンプ保持パッド18との間の隙間により、通電パッド1
7とPV膜13との間に生じる応力を緩和させることが
できるので、通電パッド17とPV膜13との境界部分
近傍でのクラックの発生を防止することができる。従っ
て、従来のように1枚の通電パッドのみでハンダバンプ
を保持する場合よりも接続端子部の強度を大きくするこ
とができる。
ェハ11に形成されたAlパッド12に導通する通電パ
ッド17,およびこの周辺に形成された複数のバンプ保
持パッド18によりハンダバンプ19を保持している。
このため、ハンダバンプ19下の通電パッド17と各バ
ンプ保持パッド18との間の隙間により、通電パッド1
7とPV膜13との間に生じる応力を緩和させることが
できるので、通電パッド17とPV膜13との境界部分
近傍でのクラックの発生を防止することができる。従っ
て、従来のように1枚の通電パッドのみでハンダバンプ
を保持する場合よりも接続端子部の強度を大きくするこ
とができる。
【0030】<第2実施形態>図6は、本発明の第2実
施形態のフリップチップ実装型半導体装置における接続
端子部の横断面図(第1実施形態の図3に相当する)で
ある。本第2実施形態の半導体装置は、接続端子部の通
電パッドの周囲に形成されたバンプ保持パッドの形状を
円弧状とすることを特徴とし、その他の部分を第1実施
形態と同一とする。
施形態のフリップチップ実装型半導体装置における接続
端子部の横断面図(第1実施形態の図3に相当する)で
ある。本第2実施形態の半導体装置は、接続端子部の通
電パッドの周囲に形成されたバンプ保持パッドの形状を
円弧状とすることを特徴とし、その他の部分を第1実施
形態と同一とする。
【0031】以下、図2および図6を用いて本実施形態
の半導体装置の構造を説明する。Alパッド12上に形
成された通電パッド17の周辺近傍のPV膜13上に
は、4個のバンプ保持パッド28が形成されている。こ
れら各バンプ保持パッド28は、平面形状において通電
パッド17と同心円状の円弧を描くように、扇形に形成
されている。これら各バンプ保持パッド28は、第1実
施形態のバンプ保持パッド18と同様、PV膜13側か
らカレントフィルム14,第1バリアメタル層15,第
2バリアメタル層16をスパッタリング法により堆積す
ることによって形成される。
の半導体装置の構造を説明する。Alパッド12上に形
成された通電パッド17の周辺近傍のPV膜13上に
は、4個のバンプ保持パッド28が形成されている。こ
れら各バンプ保持パッド28は、平面形状において通電
パッド17と同心円状の円弧を描くように、扇形に形成
されている。これら各バンプ保持パッド28は、第1実
施形態のバンプ保持パッド18と同様、PV膜13側か
らカレントフィルム14,第1バリアメタル層15,第
2バリアメタル層16をスパッタリング法により堆積す
ることによって形成される。
【0032】このように、第2実施形態によれば、通電
パッド17の周囲に複数のバンプ保持パッド28を形成
することにより、第1実施形態と同様にPV膜13と通
電パッド17との境界部分の応力を緩和させることがで
きるため、従来よりもフリップチップ実装方式の半導体
装置の接続端子部の強度を大きくすることができる。さ
らに、本実施形態におけるバンプ保持パッド28の形状
を円弧状とすることにより、第1実施形態の矩形状のバ
ンプ保持パッド18を用いた場合よりもさらに応力を緩
和することができる。
パッド17の周囲に複数のバンプ保持パッド28を形成
することにより、第1実施形態と同様にPV膜13と通
電パッド17との境界部分の応力を緩和させることがで
きるため、従来よりもフリップチップ実装方式の半導体
装置の接続端子部の強度を大きくすることができる。さ
らに、本実施形態におけるバンプ保持パッド28の形状
を円弧状とすることにより、第1実施形態の矩形状のバ
ンプ保持パッド18を用いた場合よりもさらに応力を緩
和することができる。
【0033】<第3実施形態>図7に、本発明の第3実
施形態によるフリップチップ実装型の半導体装置におけ
る接続端子部の構造を示す。本第3実施形態は、形成さ
れるべきハンダバンプの大きさに対して、PVホールの
開口径の大きさが第1実施形態よりも大きい場合に適用
することができる。
施形態によるフリップチップ実装型の半導体装置におけ
る接続端子部の構造を示す。本第3実施形態は、形成さ
れるべきハンダバンプの大きさに対して、PVホールの
開口径の大きさが第1実施形態よりも大きい場合に適用
することができる。
【0034】図7に示すように、チップ11において、
PV膜43の開口部(PVホール43a)から露出され
たAlパッド12の表面上には、通電パッド47が形成
されている。通電パッド47はPVホール43aと同心
の円形の平面形状を有する薄膜であり、その径は、PV
ホール43aの開口径よりもやや小さい。
PV膜43の開口部(PVホール43a)から露出され
たAlパッド12の表面上には、通電パッド47が形成
されている。通電パッド47はPVホール43aと同心
の円形の平面形状を有する薄膜であり、その径は、PV
ホール43aの開口径よりもやや小さい。
【0035】PVホール43aの開口縁近傍のPV膜4
3上には、矩形の平面形状を有する4個のバンプ保持パ
ッド48が、第1実施形態と同様に通電パッド47の周
囲を取り囲むように形成されている。なお、通電パッド
47および各バンプ保持パッド48は、上記各実施形態
と同様、チップ11側から順にカレントフィルム14,
第1バリアメタル層15,および第2バリアメタル層1
6が堆積されることにより形成されている。
3上には、矩形の平面形状を有する4個のバンプ保持パ
ッド48が、第1実施形態と同様に通電パッド47の周
囲を取り囲むように形成されている。なお、通電パッド
47および各バンプ保持パッド48は、上記各実施形態
と同様、チップ11側から順にカレントフィルム14,
第1バリアメタル層15,および第2バリアメタル層1
6が堆積されることにより形成されている。
【0036】また、形成されるべきハンダバンプ19の
大きさに対してPVホールの開口径がさらに大きい場合
は、図8の縦断面図に示すように、各バンプ保持パッド
58を、通電パッド57と同様にPV膜53から露出さ
れたAlパッド12上に形成することも可能である。
大きさに対してPVホールの開口径がさらに大きい場合
は、図8の縦断面図に示すように、各バンプ保持パッド
58を、通電パッド57と同様にPV膜53から露出さ
れたAlパッド12上に形成することも可能である。
【0037】このように、本実施形態によれば、上記各
実施形態と同様にフリップチップ実装型半導体装置の接
続端子部の強度を従来よりも大きくすることができる。
また、通電パッドおよびバンプ保持パッドの形成位置を
変えることにより、チップに形成された回路や後工程で
これらのハンダバンプと接続されるパッケージ基板の形
状に応じて、ハンダバンプの大きさを任意に設定するこ
とができる。
実施形態と同様にフリップチップ実装型半導体装置の接
続端子部の強度を従来よりも大きくすることができる。
また、通電パッドおよびバンプ保持パッドの形成位置を
変えることにより、チップに形成された回路や後工程で
これらのハンダバンプと接続されるパッケージ基板の形
状に応じて、ハンダバンプの大きさを任意に設定するこ
とができる。
【0038】<変形例>なお、上述した各実施形態は各
種の変形が可能である。例えば、上記各実施形態ではバ
ンプ保持パッドの数を4としているが、これに限らず、
他の数としてもよい。また、上述した接続端子部の製造
方法において、第1および第2バリアメタル層を電解メ
ッキ法を用いて形成したが、スパッタリングやCVD
(chemicalvapor deposition)などの他の製膜法を用い
て形成してもよい。
種の変形が可能である。例えば、上記各実施形態ではバ
ンプ保持パッドの数を4としているが、これに限らず、
他の数としてもよい。また、上述した接続端子部の製造
方法において、第1および第2バリアメタル層を電解メ
ッキ法を用いて形成したが、スパッタリングやCVD
(chemicalvapor deposition)などの他の製膜法を用い
て形成してもよい。
【0039】また、上記各実施形態では、ハンダバンプ
19の組成としてPb80%−Sn20%のものを用い
ているが、Pb95%−Sn5%,Pb40%−Sn6
0%などの他の組成をハンダを用いることも可能であ
る。さらに、ハンダバンプ19の材料にPb−Sn合金
ハンダを用いているが、これに限らず、Au−SnやA
u−Geなどの共晶合金である軟ロウ材を用いてもよ
い。
19の組成としてPb80%−Sn20%のものを用い
ているが、Pb95%−Sn5%,Pb40%−Sn6
0%などの他の組成をハンダを用いることも可能であ
る。さらに、ハンダバンプ19の材料にPb−Sn合金
ハンダを用いているが、これに限らず、Au−SnやA
u−Geなどの共晶合金である軟ロウ材を用いてもよ
い。
【0040】
【発明の効果】本発明によれば、半導体チップに形成さ
れたパッド(電極)と外部回路へ接続されるハンダバン
プとを接続する通電パッドとPV膜との境界部分でのク
ラックの発生を防ぎ、信頼性の高いフリップチップ実装
型半導体装置を提供することができる。
れたパッド(電極)と外部回路へ接続されるハンダバン
プとを接続する通電パッドとPV膜との境界部分でのク
ラックの発生を防ぎ、信頼性の高いフリップチップ実装
型半導体装置を提供することができる。
【図1】 本発明の第1実施形態によるフリップチップ
実装型半導体の構造を示す断面図
実装型半導体の構造を示す断面図
【図2】 図1の半導体装置における半導体チップの接
続端子部の構造を示す断面図
続端子部の構造を示す断面図
【図3】 図2のI−I線に沿った断面図
【図4】 本発明の第1実施形態のフリップチップ実装
型半導体装置における接続端子部の製造方法を示す工程
図
型半導体装置における接続端子部の製造方法を示す工程
図
【図5】 本発明の第1実施形態のフリップチップ実装
型半導体装置における接続端子部の製造方法を示す工程
図
型半導体装置における接続端子部の製造方法を示す工程
図
【図6】 本発明の第2実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図。
ける半導体チップの接続端子部の構造を示す断面図。
【図7】 本発明の第3実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図
ける半導体チップの接続端子部の構造を示す断面図
【図8】 本発明の第3実施形態による半導体装置にお
ける半導体チップの接続端子部の構造を示す断面図
ける半導体チップの接続端子部の構造を示す断面図
【図9】 従来技術によるフリップチップ実装型半導体
装置の接続端子部を示す断面図
装置の接続端子部を示す断面図
【図10】 従来技術の問題を説明するための図9の部
分的拡大図
分的拡大図
11 半導体チップ 11a 回路形成面 12 Alパッド 13,43,53 パッシベーション膜 14 カレントフィルム 15 第1バリアメタル層 16 第2バリアメタル層 17,47,57 通電パッド 18,28,48,58 バンプ保持パッド 19,22 ハンダバンプ 21 配線基板 23 AlNキャップ
Claims (10)
- 【請求項1】回路形成面に複数の電極が形成され、この
電極が形成された部分に開口部を有する絶縁性の保護膜
によってこの回路形成面が覆われた半導体チップと、 この半導体チップを搭載する配線基板であって、前記半
導体チップの前記回路形成面に対向する面に前記半導体
チップの各電極を外部回路に電気的に接続するための複
数の電極が形成された配線基板と、 前記電極上に形成された1種類または2種類以上の導電
体からなる通電パッドと、 この通電パッドの周囲を取り囲むようにして前記回路形
成面上に形成された1または2以上のバンプ保持パッド
と、 前記半導体チップの各電極と前記配線基板の各電極とを
直接接続するために前記通電パッド上および前記バンプ
保持パッド上に跨って形成されたバンプとを備えるフリ
ップチップ実装型半導体装置。 - 【請求項2】前記バンプはハンダからなり、 前記通電パッドは、導電性の薄膜であるカレントフィル
ムと、ハンダに含まれる鉛の前記電極への拡散を防ぐた
めの第1バリアメタル層および第2バリアメタル層とが
積層形成された請求項1記載のフリップチップ実装型半
導体装置。 - 【請求項3】前記バンプは、その組成が重量比で鉛80
%−スズ20%のハンダからなる請求項2記載のフリッ
プチップ実装型半導体装置。 - 【請求項4】前記第1バリアメタル層は銅からなり、 前記第2バリアメタル層はニッケルからなる請求項2ま
たは請求項3に記載のフリップチップ実装型半導体装
置。 - 【請求項5】前記バンプ保持パッドは矩形形状に形成さ
れたパッドである請求項1ないし請求項3のいずれかに
記載のフリップチップ実装型半導体装置。 - 【請求項6】前記バンプ保持パッドは前記通電パッドの
中心を中心とした円弧状の形状に形成されたパッドであ
る請求項1ないし請求項3のいずれかに記載のフリップ
チップ実装型半導体装置。 - 【請求項7】前記通電パッドは前記保護膜の開口径より
も大きく形成されており、 前記バンプ保持パッドは前記回路形成面の前記保護膜上
に形成されていることを特徴とする請求項1ないし請求
項3のいずれかに記載のフリップチップ実装型半導体装
置。 - 【請求項8】前記通電パッドは前記保護膜の開口径より
も小さく形成されており、 前記バンプ保持パッドは前記回路形成面の前記保護膜上
に形成されていることを特徴とする請求項1ないし請求
項3のいずれかに記載のフリップチップ実装型半導体装
置。 - 【請求項9】前記通電パッドは前記保護膜の開口径より
も小さく形成されており、 前記バンプ保持パッドは前記電極上に形成されているこ
とを特徴とする請求項1ないし請求項3のいずれかに記
載のフリップチップ実装型半導体装置。 - 【請求項10】回路形成面に複数の電極が形成された半
導体チップの回路形成面に導通するバンプによりこれら
の電極と配線基板の各電極とが直接導通されるフリップ
チップ実装型半導体装置の製造方法であって、 回路形成面に複数の電極が形成され、この電極が形成さ
れた部分に開口部を有する絶縁性の保護膜によってこの
回路形成面が覆われた半導体チップの回路形成面上に導
電性のカレントフィルムを形成するカレントフィルム形
成工程と、 前記バンプと前記半導体チップの各電極とを導通させる
ための通電パッドが形成されるべき位置および前記バン
プを保持するためのバンプ保持パッドが形成されるべき
位置に開口部を有する第1レジストパタンを形成する第
1レジストパタン形成工程と、 前記第1レジストパタンが形成された前記回路形成面上
に第1バリアメタル層を前記第1レジストパタンよりも
薄く堆積する第1バリアメタル層堆積工程と、 前記第1バリアメタル層が形成された前記回路形成面上
に第2バリアメタル層を堆積する第2バリアメタル層堆
積工程と、 前記通電パッドが形成されるべき位置に開口部を有する
第2レジストパタンを形成する第2レジストパタン堆積
工程と、 前記第2レジストパタン開口部下の前記第2バリアメタ
ル層上にハンダメッキを施すことによりハンダを堆積す
るハンダ堆積工程と、 前記第1レジストパタンおよび前記第2レジストパタン
を除去することにより、前記カレントフィルムと前記第
1,第2バリアメタルからなる通電パッドおよび前記バ
ンプ保持パッドを形成するパッド形成工程と、 前記ハンダを加熱することによりこのハンダが前記通電
パッドおよび前記バンプ保持パッドにより保持されるよ
う球状に成形するリフロー工程とを含むことを特徴とす
るフリップチップ実装型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10210066A JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10210066A JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000040715A true JP2000040715A (ja) | 2000-02-08 |
Family
ID=16583264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10210066A Pending JP2000040715A (ja) | 1998-07-24 | 1998-07-24 | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000040715A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
US10573588B2 (en) | 2017-09-11 | 2020-02-25 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
CN114982385A (zh) * | 2020-10-28 | 2022-08-30 | 京东方科技集团股份有限公司 | 连接焊盘及基板 |
US12052820B2 (en) | 2020-10-28 | 2024-07-30 | Boe Technology Group Co., Ltd. | Connection pad and substrate |
-
1998
- 1998-07-24 JP JP10210066A patent/JP2000040715A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
US10573588B2 (en) | 2017-09-11 | 2020-02-25 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
CN114982385A (zh) * | 2020-10-28 | 2022-08-30 | 京东方科技集团股份有限公司 | 连接焊盘及基板 |
US12052820B2 (en) | 2020-10-28 | 2024-07-30 | Boe Technology Group Co., Ltd. | Connection pad and substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI582930B (zh) | 積體電路裝置及封裝組件 | |
KR100470386B1 (ko) | 멀티-칩패키지 | |
US7915741B2 (en) | Solder bump UBM structure | |
US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
KR100744126B1 (ko) | 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법 | |
KR20060042012A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007096315A (ja) | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 | |
JPH11340265A (ja) | 半導体装置及びその製造方法 | |
JP2002190550A (ja) | 半導体装置の製造方法 | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP3285919B2 (ja) | 半導体装置 | |
US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
JP2004501504A (ja) | 相互接続構造を形成するための方法及び装置 | |
JP2005019830A (ja) | 半導体装置の製造方法 | |
WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
WO2021103489A1 (zh) | 半导体结构及其制造方法 | |
JP4054672B2 (ja) | 半導体装置の製造方法 | |
JP2730492B2 (ja) | 半導体装置 | |
JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 | |
TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 |