JP2002280487A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2002280487A
JP2002280487A JP2001079538A JP2001079538A JP2002280487A JP 2002280487 A JP2002280487 A JP 2002280487A JP 2001079538 A JP2001079538 A JP 2001079538A JP 2001079538 A JP2001079538 A JP 2001079538A JP 2002280487 A JP2002280487 A JP 2002280487A
Authority
JP
Japan
Prior art keywords
post
layer
conductive layer
semiconductor package
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001079538A
Other languages
English (en)
Other versions
JP4313520B2 (ja
Inventor
Masatoshi Inaba
正俊 稲葉
Toshiaki Inoue
俊明 井上
Takanao Suzuki
孝直 鈴木
Nobuyuki Sadakata
伸行 定方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001079538A priority Critical patent/JP4313520B2/ja
Publication of JP2002280487A publication Critical patent/JP2002280487A/ja
Application granted granted Critical
Publication of JP4313520B2 publication Critical patent/JP4313520B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板(インタポーザ)を使用しないウェ
ハレベルCSP(ChipSize/Scale Package)等の半導体
パッケージにあっては、メタルポスト等の端子に形成さ
れた半田バンプの接合強度を向上して、半田バンプの剥
離等を確実に防止できる技術の開発が求められていた。 【解決手段】 ポスト7の頂部7bの上面7cを横断す
るようにして延在された溝7b又は突条によって半田バ
ンプ11の接合強度が向上され、しかも、前記溝7bや
突条の延在方向によって与えられた接合強度の方向性に
よって、回路基板等の接続時の応力に対する剥離防止等
を確実に行える半導体パッケージ20を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板(インタ
ポーザ)を使用しないウェハレベルCSP(ChipSize/S
cale Package)等の半導体パッケージに係り、特に、接
続時にポストに働く応力の影響を緩和して信頼性を向上
できる半導体パッケージに関するものである。
【0002】
【従来の技術】近年、半導体装置の小型化が促進されて
おり、これに伴ってそのパッケージの小型化が注目され
ている。例えば、日経マイクロデバイス1998年8月
号及び1999年2月号等に種々の半導体パッケージが
提案されている。その中でも、特にCSPと呼ばれる半
導体パッケージによるウェハレベルCSPは、パッケー
ジの小型化及びコストの低減に高い効果を示す。このC
SPは、ウェハごと樹脂封止されたパッケージである。
図15は従来のCSPの構成を示す断面図である。な
お、図15は回路基板へ搭載される状態を示しており、
以下の説明では図15とは上下関係が逆になっている。
【0003】従来のCSPにおいては、ウェハ51上に
複数個のAlパッド52が形成されている。また、ウェ
ハ51の全面にAlパッド52を覆うSiN層53及び
ポリイミド層54が形成されている。SiN層53及び
ポリイミド層54には、その表面からAlパッド52ま
で達するビアホールが形成されている。そして、ビアホ
ール内に導体層55が埋め込まれている。更に、ポリイ
ミド層54上には、導体層55に接続された再配線層5
6が形成されている。再配線層56は、例えばCuから
なる。そして、ポリイミド層54の全面に再配線層56
を覆う封止樹脂層57が設けられている。封止樹脂層5
7の内部には、その表面から再配線層56まで達するメ
タルポストとしてCuポスト58が形成されている。C
uポスト58上には、バリアメタル層59が形成されて
おり、このバリアメタル層59上に半田等のソルダボー
ル60が形成されている。
【0004】次に、上述のような従来のCSPの製造方
法について説明する。図16(a)〜(e)は従来のC
SPの製造方法を工程順に示す断面図である。なお、図
16(a)〜(e)においては、再配線層及びポリイミ
ド層等は省略している。まず、図16(a)に示すよう
に、表面が平坦なウェハ61を準備する。そして、図1
6(b)に示すように、ウェハ61上に複数個のCuポ
スト等のメタルポスト62をめっきにより形成する。次
いで、図16(c)に示すように、全てのメタルポスト
62を覆うように樹脂封止を行い、樹脂封止層63を形
成する。その後、図16(d)に示すように、封止樹脂
層63の表面を研磨することにより、各メタルポスト6
2を露出させる。そして、図16(e)に示すように、
メタルポスト62上に半田等のソルダボール64を搭載
する。このようにして、前述のようなCSPが形成され
る。このCSPは、その後、所定の大きさにダイジング
される。
【0005】
【発明が解決しようとする課題】ところで、一般に、半
導体パッケージと回路基板等との熱膨張率は相違してい
るので、この熱膨張率の相違に基づく応力が半導体パッ
ケージの端子(Cuポスト等のメタルポスト)に集中す
る。前述のようなCSPにおいても半田接続を用いるか
ら、半導体パッケージと回路基板等との熱膨張率の相違
に基づく応力が半導体パッケージの端子に集中しやす
く、この端子に集中する応力による歪みが大きくなる
と、電極剥離、抵抗値の増大等の問題が生じてくる。半
導体パッケージの端子と半田バンプとの間の接合強度が
不充分であると、ウェハ61に複数形成した複数のポス
ト62を回路基板等に接続する際に前記端子に働く応力
によって、半田バンプの剥離、抵抗値の増大等の問題が
生じやすくなる。また、図17に示すように、ウェハ6
1上に複数形成した複数のポスト62を回路基板等に接
続する場合、半田バンプの数等による差異があるもの
の、概ね、ウェハ61の平面視中央部から周辺部に向か
って放射状の方向(図17中矢印の方向)に応力が作用
する傾向があり、ウェハ61の周縁部付近では、ポスト
62に作用する応力の方向性がより顕著になる。このた
め、前述の半田バンプの剥離、抵抗値の増大等の問題も
顕著になってくる。このような問題を回避するには、例
えば、半導体パッケージのウェハと基板とを直接接続せ
ず、間に入れた緩衝部材を介して接続すること等により
応力緩和を図っている。しかしながら、前記緩衝部材を
利用した応力緩和では、半導体パッケージと回路基板と
を接続した後の厚さ寸法が大きくなるし、構造の複雑
化、コストの上昇等を回避できない。また、ポストを大
型化(通常、回路基板等の接触部分の接触面積の大型化
には限界があるから、高さの大型化になる)して、応力
を分散、吸収することも考えられるが、これでは、目的
の高さのメタルポストを形成するためのめっき時間が非
常に長くなり、半導体パッケージの製造能率を低下させ
てしまうため、問題を解決できない。なお、前述の半田
バンプの剥離、抵抗値の増大等の問題は、前述のような
メタルポストを有するCSPに限定されるものでは無
く、インタポーザ、BGA基板、フリップチップ等で
も、半田バンプを有する構造体では、半田バンプの接合
強度に起因して同様に発生する。このため、構造体の導
電体(前述のCSPの端子等)と半田バンプとの間の接
合強度を向上できる具体的な技術の開発が求められてい
た。
【0006】本発明は、前述の課題に鑑みてなされたも
ので、ポストの頂部に形成した凹凸によって、ポストと
半田バンプとの間の接合強度を向上でき、しかも、前記
凹凸を形成する溝や突条の向きによって、回路基板等の
接続に伴う応力に対して前記半田バンプの接合強度を効
果的に確保でき、半田バンプの剥離防止等を実現できる
半導体パッケージを提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の半導体パ
ッケージは、電極が設けられたウェハ上に形成された絶
縁層)と、この絶縁層の前記電極に整合する領域に形成
された開口部を介して前記電極に接続された再配線層
と、前記ウェハ、前記絶縁層及び前記再配線層を封止す
る封止樹脂層と、前記再配線層に接続して前記封止樹脂
層を貫通して形成され、頂部の上面上に半田バンプが形
成された導電性のポストとを有し、該ポストの頂部の前
記上面には、該上面上を横断する基準方向と並行して延
在する溝又は突条によって凹凸が形成されていることを
特徴とする。請求項2記載の発明は、請求項1記載の半
導体パッケージにおいて、前記ポストは、前記絶縁層上
に形成された樹脂製突部と、この樹脂製突部の頂部を含
んで前記樹脂製突部を被覆して前記再配線層と前記半田
バンプとに接続された導電層とを有することを特徴とす
る。請求項3記載の発明は、請求項1または2記載の半
導体パッケージにおいて、前記基準方向が、前記ポスト
に予想される横方向の応力の作用方向に対してほぼ直交
されていることを特徴とする。請求項4記載の発明は、
請求項1から3のいずれかに記載の半導体パッケージに
おいて、前記凹凸を頂部の上面に有するポストが前記ウ
ェハ上に複数形成され、各ポストの前記凹凸を形成する
溝又は突条が、前記ウェハ上の前記ポストが形成される
領域の中央部から放射状の向きに対してほぼ直交する方
向に延在されていることを特徴とする。
【0008】請求項1から4記載の発明では、ポスト頂
部の上面に形成された凹凸によって、ポストと半田バン
プとの接合強度を充分に確保できる。半田バンプの形成
は、ボールマウント、めっき、ディスペンスなどによっ
てポスト頂部に半田を設け、この半田を再溶融(リフロ
ー)すること等によって行う。この再溶融によって、ポ
スト頂部の凹凸に半田が入り込むようにして接合するこ
とで、ポストと半田バンプとの間に優れた接合強度が確
保される。このように、半田バンプの接合強度を充分に
確保できることから、半田バンプの剥離や抵抗値の増大
等を防止でき、従来例のように応力緩和用の緩衝部材を
設けて接続時の厚さ寸法を増大させるといった不都合も
回避できる。
【0009】この発明では、さらに、前記凹凸を、ポス
ト頂部の前記上面上を横断する基準方向と並行して延在
形成された溝又は突条によって形成することで、前記接
合強度を特に有効に確保できる方向性を有している。前
記基準方向は、前記ポストに予想される横方向(ウェハ
にほぼ沿った方向)の応力の作用方向に対してほぼ直交
する方向(請求項3)に設定することを基本とする。こ
れにより、回路基板等の接続時にポストに作用する応力
に対して、半田バンプの接合強度をより効果的に確保で
きる。したがって、ポスト頂部の狭隘な領域を有効に利
用して、半田バンプのポストに対する接合強度を充分に
確保することができる。なお、凹凸を形成する溝や突条
は、1本に限定されず、例えば、それぞれ複数本の溝と
突条とを形成することで凹凸を形成しても良い。凹凸を
形成する溝や突条は、すべて前記基準方向に並行して形
成される。
【0010】また、ポストに作用する応力は、ウェハの
平面視中央部から周辺部に向かって放射状の方向に作用
する傾向があるから、請求項4記載のように、各ポスト
の前記凹凸を形成する溝又は突条が、前記ウェハ上の前
記ポストが形成される領域の中央部を中心とする半径方
向に対してほぼ直交する方向に延在されていると、ウェ
ハの回路基板との接続時に各ポストに作用する応力をよ
り効果的に分散、吸収することができ、半田バンプの剥
離防止等の他、ウェハの歪み発生の防止等の効果も得ら
れる。
【0011】この発明では、請求項2記載のように、回
路基板等が半田バンプを介して接続されるポストとし
て、樹脂製突部に導電層を形成したものを採用すると、
接続時にポストに発生した応力を柔軟性の樹脂製突部に
よって分散、吸収でき、ポストの破損や変形、半田バン
プの剥離、抵抗値の増大等の不都合を、より効果的に防
止できる。また、前述のポスト頂部の上面の凹凸によっ
て半田バンプの接合強度が向上されるから、回路基板等
との接続時に作用する応力が確実にポストに伝達され
て、効果的に分散、吸収される。また、請求項1記載の
発明のポストは、例えば全体が銅等によって形成された
メタルポストや、メタルポストに導電層を被覆して形成
したもの等も含むが、請求項2記載の発明では、導電層
は樹脂製突部に被覆して形成するので、導電性金属のめ
っきにより形成する場合での比較では、請求項2記載の
方が、ポスト全体をめっきにより形成することに比べ
て、ポストの形成時間の短縮を図ることができ、半導体
パッケージの製造能率を向上できる。樹脂製突部に被覆
した導電層は、樹脂製突部表面に沿った形状の層を形成
するため、樹脂製突部の外形に沿った外形のポストが形
成される。樹脂製突部への導電層の被覆は、例えば、め
っき、蒸着、スパッタ等が採用可能である。
【0012】ポスト頂部の上面に凹凸のための溝や突条
を形成する手法としては、例えば以下のものが採用可能
である。 ポストの上面に、形成する溝や突条に対応するマスク
をフォトリソグラフィ技術等により形成し、ウェットエ
ッチング、プラズマ加工等のドライエッチング、レーザ
加工等により、一部を除去する。メタルポストの上面に
あってはポスト自体を形成する金属の一部を除去し、導
電層が被覆されたポストにあっては該ポストの上面の導
電層の一部を除去する。 樹脂製突部等の芯材に導電層を被覆して形成されるポ
ストにあっては、フォトリソグラフィ技術を利用して、
前記芯材に導電層が形成されない導電層被覆除外部を確
保するレジスト膜をパタン形成し、めっき、スパッタ、
蒸着等により導電層の金属層を形成する。導電層被覆除
外部によって、凹凸を形成する溝や突条(突条は導電層
被覆除外部を確保するレジスト膜の形成箇所以外に形成
された導電層によって形成)が形成される。 樹脂製突部等の芯材に導電層を被覆することで形成さ
れるポストにあっては、前記樹脂製突部等の芯材の上面
に、ポスト上面の凹凸に対応する凹凸を形成しておき、
この凹凸を含んで芯材に導電層を被覆して、前記芯材上
面の凹凸に沿った凹凸を有する導電層を形成すること
で、ポスト上面の凹凸を形成する。 のうち、めっきによる導電層の形成では、無光沢浴を
用いることが好ましい。すなわち、光沢浴を用いた場合
はめっきによって形成される導電層の膜厚が安定する
が、無光沢浴では、光沢浴にて用いられる光沢剤による
膜厚安定化が作用しない分、凹凸の大きいめっき表面が
得られる。一方、において導電層の被覆にめっきを採
用する場合は、光沢浴を用いることが好ましく、光沢剤
の作用で安定膜厚の導電層が形成されることで、樹脂製
突部等の芯材に形成した凹凸に忠実な凹凸形状の導電層
が形成される。芯材上面上の凹凸は、樹脂製突部等の芯
材上面の一部除去、フォトリソグラフィ技術を利用して
樹脂等からなる突部を形成すること等により形成でき
る。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0014】まず、本発明に係る実施の形態の半導体パ
ッケージの概略構成を説明する。図1は半導体パッケー
ジ20を示す図であって、(a)はポスト7を避けた位
置を断面視した断面図、(b)は(a)の半導体パッケ
ージ20のポスト7を示す斜視図である。図1(a)に
示すように、半導体パッケージ20は、電極2が設けら
れたウェハ1上に形成された絶縁層3と、この絶縁層3
の前記電極2に整合する領域に形成された開口部3a
と、この開口部3aを介して前記電極2に接続された導
電層である再配線層6aと、前記ウェハ1、前記絶縁層
3及び前記再配線層6aを封止する封止樹脂層8と、こ
の封止樹脂層8を貫通し頂部7aに半田バンプ11が形
成されたポスト7とを有している。ここでは、ウェハ1
として、シリコンウェハを採用しており、以下「Siウ
ェハ1」と称する場合がある。電極2としては、各種導
電性材料が採用可能であるが、ここではアルミニウム製
パッドを採用している。
【0015】前記ポスト7は、前記絶縁層3上に形成さ
れた樹脂製突部(図5、図11の樹脂製突部4等を参
照)に導電層160を被覆したものである。導電層16
0は、前記再配線層6a及び前記半田バンプ11に接続
されている。樹脂製突部4に形成された前記導電層16
0は、半田バンプ11を介して回路基板等と電気的に接
続される電極を構成し、再配線層6aと半田バンプ11
との間を電気的に接続する機能を果たす。前記半田バン
プ11は、ポスト7の頂部7aの上面7c上に形成され
ており、しかも、ポスト上面7cに形成された凹凸によ
って、ポスト7との間に高い接合強度が確保されてい
る。図1(a)、(b)において、ポスト上面7cの凹
凸は、ポスト上面7cに形成された溝7bによって形成
されている。この溝7bは、やや具体的には、樹脂製突
部4を被覆してポスト上面7cを形成する導電層160
自体の凹凸形状や、ポスト上面7cを形成する導電層1
60の一部を切り欠いた形状の導電層被覆除外部等によ
って形成されている。半田バンプ11は、ポスト7の頂
部7aの上面7cに設けた半田ボールの再溶融、前記ポ
スト上面7cへの金属めっき等によって、一部が、ポス
ト上面7cの溝7bに入り込んだ状態に形成されるた
め、ポスト7(詳細にはポスト上面7c)との間の接合
強度を向上できる。
【0016】また、樹脂製突部に導電層を被覆した構成
のポスト7では、樹脂製突部の柔軟性によって、ポスト
に作用する応力を効果的に分散、吸収できるから、これ
によっても、半田バンプ11の剥離や抵抗値の増大等の
不都合を防止できる。ポスト上面7cの凹凸によって半
田バンプ11の接合強度が充分に確保されたポスト7で
は、回路基板等の接続時の応力を確実にポストに伝達で
きるため、この応力をポストによって効果的に分散、吸
収することができ、半田バンプ11の剥離や抵抗値の増
大等の不都合をより確実に防止できる。
【0017】図1(a)、(b)では、半田バンプ11
が形成されるポスト上面7cに一本の直線状の溝7bが
形成された構成を例示しているが、これに限定されず、
例えば、図2(a)、(b)(図2(b)はポスト上面
7cを示す平面図)に示すように、半田バンプ11が形
成されるポスト上面7cに複数本の直線状の溝7bを形
成すれば、半田バンプ11とポスト7との間の接合強度
を一層高めることができる(説明の便宜上、図1のポス
ト7に符号7A、図2(a)のポスト7に符号7Bを付
す)。また、溝7bとしては、図3(a)に示すよう
に、ポスト上面7cに弓形に湾曲した形状(説明の便宜
上、符号7dを付す)や、図3(b)に示すように、波
形に湾曲した形状(説明の便宜上、符号7eを付す)で
あっても良い。いずれの形状の溝7b(溝7d、7eを
含む)であっても、ポスト上面7cの凹凸を形成でき
る。これら溝7b(7d、7e)は、ポスト上面7cに
位置する導電層160自体の凹凸形状(例えば樹脂製突
部上面の凹凸形状にしたがって凹凸に形成された導電
層)、ポスト上面7cの導電層160を切り欠いた形状
に確保された導電層被覆除外部等によって形成される。
なお、ポスト上面における溝の形成本数、大きさ、形状
等は、図示したものに限定されず、適宜変更可能である
ことは言うまでも無い。
【0018】前述に例示した溝7b(7d、7e)は、
いずれも、ポスト上面7c上を横断する基準方向(図1
〜図3中仮想線A)と並行して延在形成されており、例
えば図2(a)、(b)に示すように、複数本の溝を形
成する場合は、各溝が前記基準方向に並行するため、互
いにほぼ平行に形成される。前記基準方向とは、ここで
はポスト7の半田バンプ11を回路基板等に接続した際
にポスト7に作用する横方向(ウェハ1に沿った方向)
の応力の予想される作用方向(矢印B。以下「応力の予
想作用方向」)に対して直交する方向である。したがっ
て、ポスト上面7cに形成された溝は、応力の予想作用
方向に対して直交する向きで延在形成されており、この
溝によってポスト上面7cに形成される凹凸によって、
ポスト7と半田バンプ11との間の接合強度が、特に前
記応力の予想作用方向に対して高められ(接合強度の方
向性)るため、半田バンプ11の剥離等の不都合が生じ
にくくなっている。
【0019】図4は、図2(a)に示すポスト7B
(7)を複数形成した半導体パッケージの一例を模式的
に示す平面図であり、ポスト7Bは、前記ウェハ上の前
記ポスト形成領域(ここでは平面視全体)に複数分散配
置されている。また、ポスト形成領域の中央部には、円
形の溝7fによって上面7cの凹凸が形成されたポスト
7(説明の便宜上、符号7Cを付す)が設けられてい
る。このポスト7Cでも、上面7cに形成された凹凸に
よって半田バンプ11の接合強度が高められているが、
前記凹凸は円形の溝7fによって形成されているので、
接合強度の方向性は存在しない。各ポスト7Bの上面の
凹凸を形成する溝7bは、ポスト形成領域の中央部から
放射状の向きに対してほぼ直交する方向に延在されてい
る。半導体パッケージの複数のポストを回路基板等に接
続する際には、ウェハの平面視中央部から周辺部に向か
って放射状の方向(図4中矢印Cの方向)に応力が作用
する傾向があるが、各ポスト7Bでは、応力の作用方向
に対してほぼ直交する方向に延在する溝7bによって上
面7c上に形成された凹凸が、ポストに作用する特定方
向の応力に対して半田バンプ11の接合強度を効果的に
発揮するため、半田バンプ11の剥離や抵抗値の増大等
の不都合が確実に防止される。
【0020】なお、図4では、ポスト7Bを採用した構
成を例示したが、これに限定されず、例えば、図1
(a)、(b)に例示したポスト7Aや、図3(a)、
(b)に例示した溝7d、7eによって頂部上面7cの
凹凸が形成されているポスト7等、本発明に係るポスト
を、前記ポスト7Bに代えて配置しても良い。すなわ
ち、本発明に係る半導体パッケージにおいては、頂部上
面の凹凸によって接合強度の方向性を有するポストをポ
スト形成領域に複数形成する場合、各ポストについて、
前記凹凸を形成する溝や突条が、ポスト形成領域の中央
部から放射状の向きに対してほぼ直交する方向に延在さ
れるようにすることで、半田バンプ11の剥離防止等を
より効果的に実現できる。また、特に樹脂製突部の柔軟
性によって、応力が分散吸収されることで、応力による
ウェハの歪み等もより効果的に防止できる。
【0021】次に、本発明に係る半導体パッケージをよ
り具体的に説明する。なお、以下に例示した各実施形態
は、ポストの構成、ポストの形成に関する工程が異なる
ものであり、他の構成については同様になっている。
【0022】(第1実施形態)図5は本発明に係る第1
実施形態の半導体パッケージ20Aを示す図であって、
(a)は断面図、(b)はこのパッケージ20Aのポス
ト7(説明の便宜上、符号7Dを付す)を示す斜視図で
ある。なお、図5(a)では、後述するパッシベーショ
ン膜9等の図示を省略している。前記ポスト7Dは、前
記絶縁層3上に形成された樹脂製突部4と、この樹脂製
突部4を被覆して、前記再配線層6a及び前記半田バン
プ11に接続された導電層160とを有している。樹脂
製突部4に形成された前記導電層160は、再配線層6
aと半田バンプ11との間を電気的に接続する機能を果
たす。このポスト7Dは、具体的には、円錐台状の樹脂
製突部4に導電層160を被覆形成したものであり、樹
脂製突部4の外形に沿った円錐台状の外形を有する。ポ
スト7Dの頂部7aとは、樹脂製突部4の頂部4aの上
面4b上に導電層160が形成された部分である。前記
樹脂製突部上面4bには、一本の直線状の溝4dによっ
て凹凸が形成されており、ポスト7Dの頂部7aには、
この樹脂製突部上面4bの凹凸に沿った凹凸形状に導電
層160が被覆形成されており、ポスト上面7cには、
樹脂製突部4の前記溝4dに対応する形状の溝7bによ
って凹凸が形成されている。半田バンプ11は、ポスト
7Dの頂部7aの上面7cに設けた半田ボールの再溶
融、前記ポスト上面7cへの金属めっき等によって、一
部が、ポスト上面7cの溝7bに入り込んだ状態に形成
されるため、ポスト7D(詳細にはポスト上面7c)と
の間の接合強度を向上できる。
【0023】次に、半導体パッケージ20Aの製造方法
の一例を図面を参照して具体的に説明する。図6(a)
〜(d)、図7(a)〜(c)は、本発明に係る半導体
パッケージ20Aの製造方法を工程順に示す断面図であ
る。
【0024】まず、図6(a)に示すように、集積回路
(図示せず)及びその電極、例えば、電極2が設けられ
たSiウェハ1の全面(上面1aの全面。以下もウェハ
1の「全面」とは、上面1a全面のことを指す)にSi
Nなどのパッシベーション膜9を直接形成したものを準
備し、このパッシベーション膜9の電極2に整合する位
置に開口部を形成し、電極2を露出させる。
【0025】次に、図6(b)に示すように、電極2に
整合する位置に開口部3aを有する樹脂製の絶縁層3を
形成する。絶縁層3は、例えばポリイミド、エポキシ樹
脂又はシリコーン樹脂等からなり、その厚さは、例えば
5〜50μm程度である。また、絶縁層3は、例えば回
転塗布法、印刷法、ラミネート法等により形成すること
ができる。開口部3aは、例えば、樹脂層3を構成する
ポリイミド等の膜をウェハ1全面に成膜した後に、フォ
トリソグラフィ技術を利用してパターニングすることに
より形成できる。
【0026】次に、図6(c)に示すように、ウェハ1
上において電極とは離れた位置に、絶縁層3上に樹脂か
らなる樹脂製突部4を形成する。この樹脂製突部4は、
絶縁層3上に隆起した突起状であり、断面が台形状ある
いは半円状等の、絶縁層3からの突出寸法が最も大きい
部分である頂部4aを有する形状に形成されるものであ
り、ここでは円錐の頂部付近を除いて平坦な上面4bを
形成した形状(円錐台状)である。樹脂製突部4は、例
えばポリイミド、エポキシ樹脂、シリコーン樹脂等から
なり、その厚さは、例えば25〜100μm程度であ
る。また、樹脂製突部4は前述のポリイミド等の樹脂を
用いた、回転塗布法(スピンコート)、印刷法、ラミネ
ート法等により形成することができる。
【0027】図6(d)に示すように、樹脂製突部4の
上面4bには、凹凸として溝4dを形成する。この凹凸
(溝4d)は、例えば、フォトリソグラフィ技術で形成
したパタンを用いたエッチング等により樹脂製突部4の
上面4bに形成することができる。プラズマエッチング
を代表とするドライエッチング、レーザ加工等も採用可
能である。
【0028】次に、図7(a)に示すように、電解めっ
き用の薄いシード層5をウェハ1の全面又は必要領域
(後述の導電層6を形成する領域)に形成する。ここ
で、シード層5は、樹脂製突部4の表面に沿った形状に
被覆形成されるため、樹脂製突部4の頂部4aでは、樹
脂製突部上面4bの凹凸に適合する凹凸形状に形成され
る。このシード層5は、Cu、Cr、Ti、Ni、W、
Ta、Mg、Au等をそれぞれ単独に用いた金属層ある
いは合金層であり、具体的には、例えばスパッタ法によ
り形成されたCu層及びCr層の積層体又はCu層及び
Ti層の積層体等として形成される。また、無電解Cu
めっき層であっても良く、蒸着法、塗布法又は化学気相
成長(CVD)法等により形成された金属薄膜層であっ
てもよく、これらを組み合わせても良い。
【0029】次に、前記シード層5上の導電層の形成が
不要な領域にレジスト膜(図示略)を形成し、図7
(b)に示すように、このレジスト膜をマスクとして露
出したシード層5上に、めっき、スパッタ、蒸着等によ
り導電層6である金属層を形成する。この導電層6の形
成によって、ポスト7Dの導電層160や、絶縁層3上
の再配線層6aが形成される。樹脂製突部4に目的形状
の導電層160が被覆形成されることで、ポスト7Dが
形成される。ポスト7Dの導電層160は、樹脂製突部
4の表面に沿った形状(詳細にはシード層5の表面に沿
った形状)に形成される。ポスト7Dの頂部7aでは、
樹脂製突部上面4bの凹凸に沿った凹凸形状に導電層1
60が形成される。つまり、ここでは、樹脂製突部上面
4bの溝4dに対応して、導電層160にも溝7bが形
成される。これにより、ポスト上面7cの凹凸が形成さ
れる。
【0030】導電層6である金属層としては、樹脂製突
部4に対する被覆膜厚の安定や、被着性、膜強度等の点
では、めっきにより形成されたCuめっき層等が適切で
あるが、これに限定されず、Cu以外の金属のめっきに
よリ形成した金属めっき層、スパッタ、蒸着等により形
成された各種金属層であっても良い。この工程により、
Siウェハ1上に導電層6からなる回路パタンが形成さ
れる(再配線層6aを含む)。導電層6の厚さは、例え
ば5〜50μm程度である。その後、導電層6上に、例
えばNiめっき層及びAuめっき層(いずれも図示略)
を形成して、後の工程で形成する半田バンプの濡れ性の
向上を図ること等も可能である。導電層6の形成後、レ
ジスト膜を除去し、ウェハ1面上に露出している不要な
シード層5をエッチング等により除去して導電層6以外
の部分に絶縁層3を露出させる。
【0031】レジスト膜には、開口部3a、樹脂製突部
4及びこれらを含む領域における導電層6の形成位置に
整合する開口部が、フォトリソグラフィ技術により形成
される。また、レジスト膜は、例えばフィルムレジスト
をラミネートする方法、液体レジストを回転塗布する方
法等により形成することができる。
【0032】絶縁層3上に形成される再配線層6aや、
樹脂製突部4に被覆、形成される導電層160は、この
工程により形成された導電層6の一部分である。図5
(a)、(b)では、樹脂製突部4の全部を覆う形状の
導電層160を例示しているが、導電層160として
は、樹脂製突部4の少なくとも上面4bと側面4cの一
部(樹脂製突部側面4cの導電層は、上面4bの導電層
と再配線層6aとの間を接続する導電層)とに形成され
ていれば良く、必ずしも樹脂製突部4の全体を覆う必要
は無い。このことは、後述する第2〜第4実施形態につ
いても同様である。樹脂製突部4の一部を覆う形状に導
電層160を形成するには、例えば、樹脂製突部4の一
部又は全部を覆うようにして形成した導電層6の一部を
除去することで、目的の形状に形成する等の手法が採用
可能である。再配線層6aは、導電層6の形成工程に従
って目的の回路パタンに形成されるものの、樹脂製突部
4に被覆、形成する導電層は、必ずしも導電層6の形成
と同時に目的の形状に形成することに限定されない。な
お、ポスト側面に樹脂製突部を露出させる形状の導電層
は、後述する第2〜第4実施形態でも採用可能である。
目的形状の導電層160の形成が完了することで、目的
のポスト7Dがウェハ1上に形成される。
【0033】図8(a)、(b)は、樹脂製突部の上面
と側面の一部とを覆う形状に形成された導電層の一例を
示す。なお、この導電層も、前述の図7(b)に示され
る工程により形成される導電層6の一部として樹脂製突
部4に被覆される導電層160であるが、説明の便宜
上、符号161を付して区別することとする。図8
(a)、(b)に示す導電層161は、樹脂製突部4の
頂部4a(具体的には樹脂製突部上面4b)に形成され
た頂部導電層6cと、この頂部導電層6cから複数方向
に放射状に延びるようにして前記樹脂製突部4の側面4
c上に線状に被覆された複数本の側面導電層6dとを有
している。前記側面導電層6dは、樹脂製突部4の上面
4bと略一致する円形の頂部導電層6cの周方向の4箇
所にほぼ均等配置して接続して形成されている。導電層
161の側面導電層6dは、樹脂製突部4の周囲を取り
囲むようにして絶縁層3上にリング状に形成された再配
線層6aである突部囲繞部6bと接続されており、これ
により、半田バンプ11と接続される頂部導電層6cと
再配線層6aとの間を接続する。
【0034】前述の導電層6の形成工程に従えば、例え
ば、感光性のレジスト膜を用い、フォトリソグラフィ技
術により、ポストの導電層の形成位置に整合するパタン
を形成し、Cu等のめっき等により導電層6を形成(シ
ード層5上への導電層6の形成)することで、再配線層
6aとともにポストの導電層160をも目的形状に形成
する方法が採用される。樹脂製突部4に形成した導電層
6の一部を除去することで目的の形状に形成する方法と
しては、まず、樹脂製突部4の全体を覆うように導電層
6を形成した後、この導電層6の一部を、エキシマレー
ザ、炭酸ガスレーザ、UV−YAGレーザ等の加工用レ
ーザを用いて除去したり、樹脂製突部4の全体を覆うよ
うに形成した導電層6にフォトリソグラフィ技術により
パタンを形成し、ウェットエッチング、プラズマ加工等
のドライエッチングにより、前記導電層6の一部を除去
する方法等が採用される。
【0035】次に、図5(a)に示すように、厚さ10
〜150μm程度の表面保護用の封止樹脂層8を、少な
くともポスト7Dの中央部を露出(平面視で、ポスト7
Dの頂部7a上の平坦な上面の中央部が露出)するよう
にしてウェハ1上に形成する。封止樹脂層8としては、
ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等が好
適に用いられる。なお、ここでは、封止樹脂層8の具体
的構成を、図5(a)、図9、図10に例示している
が、説明の便宜上、区別のため、図5(a)に示すもの
を封止樹脂層8a、図9に示すものを封止樹脂層8b、
図10に示すものを封止樹脂層8cとして説明する。
【0036】図5(a)では、ポスト7Dよりも高く盛
り上げるようにして形成した封止樹脂層8aを、ポスト
7Dの上面(頂部7aの上面7c)の周縁部上にまで形
成し、その内側である開口部10にポスト7Dの頂部7
a上面の少なくとも中央部が露出されるようにしてい
る。封止樹脂層8aの円形の開口部10の面積は、ポス
ト7Dの円形の頂部7aの面積よりも小さくなってい
る。
【0037】ポスト7Dを露出させる開口部を有する封
止樹脂層8(具体的には封止樹脂層8a〜8c)を形成
する工程は、例えば、封止樹脂層8を感光性ポリイミド
樹脂等の感光性樹脂から構成し、これをフォトリソグラ
フィ技術によりパターニングすること等が採用可能であ
るが、これに限定されず、各種方法が採用可能である。
【0038】封止樹脂層8を形成したら、次に、ポスト
7D上に半田バンプ11を形成する。この半田バンプ1
1の形成方法としては、めっき法、印刷法、メタルジェ
ット法、ボールマウント等により、ポスト上面7a上に
半田を設け、この半田を再溶融(リフロー)する。再溶
融された半田がポスト上面7aの凹凸の溝7bに入り込
むため、これにより形成された半田バンプ11のポスト
7Dに対する接合強度が充分に確保される。ここで、半
田バンプ11と樹脂製突部4の中心同士が、平面視(ウ
ェハ1上から見た方向)で一致していることが、応力分
散の点で好ましい。具体的には、平面視で円形の半田バ
ンプ11と、円形の樹脂製突部4の中心位置とが一致す
ることが好ましい。
【0039】このようにして製造された半導体パッケー
ジのポスト7Dは、例えば、高さが30μm程度の円錐
台状の樹脂製突部4を覆うようにして、シード層5と厚
さ20μm程度の導電層160が形成され、全体として
高さが50μm程度の突起状に形成される。ポストやウ
ェハ1上に形成した導電層6は、半田バンプ11と電極
2との間を接続する機能を果たす。
【0040】前記半導体パッケージ20Aでは、回路基
板等に対する接続、実装時に生じた応力を、柔軟性を有
する樹脂製の突部4により分散するため、ウェハ1に与
える歪みを緩和できる。したがって、例えば、ウェハ上
に形成した非常に厚い導電層によってポストを形成(メ
タルポスト)して応力分散する場合に比べて、短時間で
ポストを形成することができ、半導体パッケージの製造
能率の向上、低コスト化を実現できる。また、ポスト7
Dの高さは、樹脂製突部4の高さによって簡単に調整で
きるといった利点もある。さらに、この半導体パッケー
ジ20Aでは、ポスト上面7aの凹凸によって、ポスト
7Dと半田バンプ11との間の接合強度を向上できるた
め、回路基板等に対する接続、実装時に生じた応力を突
部4に確実に伝達して、ポスト7Dの変形により効果的
に分散することができるといった利点があり、半田バン
プ11の剥離、抵抗値の増大等の不都合を確実に防止で
きる。また、図8(a)、(b)に例示したように、ポ
ストの導電層が、樹脂製突部の側面の一部のみを被覆す
る形状であると、ポストがより変形しやすくなるため、
回路基板等の接続時の応力を、非常に効率良く分散、吸
収することができる。
【0041】ポスト7(ポスト7Dを含む)の応力分
散、吸収性能は、ウェハ1上を封止する封止樹脂層の形
状によっても左右される。図1(a)等に示す本発明に
係る半導体パッケージ20に適用可能な封止樹脂層8と
しては、図5(a)の封止樹脂層8aに限定されず、図
9、図10に示した封止樹脂層8b、8cも採用可能で
ある。図9、図10に示す封止樹脂層8b、8cは、い
ずれも、ポスト7の頂部7aが露出されるようにしてウ
ェハ1上を覆って封止するものである。図5(a)、図
9、図10に示す封止樹脂層8a、8b、8cは、後述
する各実施形態の半導体パッケージ等、本発明に係る各
種半導体パッケージに適用できる。
【0042】図9に示す封止樹脂層8bはポスト7の周
囲に溝を形成した形状であり、この封止樹脂層8bに
は、ポスト7の外側にポスト7の円形の頂部7aの外側
に同心円状に、前記ポスト頂部7aよりも面積が大きい
円形の開口部10aが形成されている。封止樹脂層8b
の開口部10aは、外側から内側に向かって落ち込ん
で、ポスト7の周囲を取り囲むようなリング状の溝を形
成しており、ポスト7の上部を除く部分を覆うようにな
っているため、特にポスト7上部の変形が封止樹脂層8
によって拘束されない。このため、図5(a)に示す封
止樹脂層8aに比べてポスト7が変形しやすくなってお
り、ポスト7による応力分散、吸収性能を向上できる。
【0043】図10に示す封止樹脂層8cは、ポスト7
の頂部7a付近を除く部分を埋設、封止した形状になっ
ている。この封止樹脂層8cの開口部10bは、ポスト
7を取り囲むようになっているため、その開口面積は、
ポスト7の頂部7aよりも大きいことは言うまでも無
い。また、この封止樹脂層8cは、ポスト7の下部を上
面として形成されており、ポスト7の傾斜された側面
(樹脂製突部4の外形に対応してポスト7の側面も傾斜
されている)に乗り上げた形状の薄肉部8dによってポ
スト7の側面下部及びその周囲を封止するようになって
いる。したがって、図5(a)の封止樹脂層8aに比べ
て、ポスト7が変形しやすくなっており、この形状の封
止樹脂層8cを採用することで、ポスト7の応力分散、
吸収性能を向上できる。しかも、この封止樹脂層8cで
は、薄肉部8dによってポスト7側面全体を覆ってポス
ト7近傍の封止を確実にすることが可能であり、また、
その場合でも、変形容易な薄肉部8dによってポスト7
の変形を拘束しないから、ポスト7に優れた応力分散、
吸収性能を確保できる。上面位置をポスト7の頂部7a
よりも低く形成した封止樹脂層8cでは、ポスト7の頂
部7aを確実に露出させることができ、回路基板等に対
するポスト7の接続状態、電気導通を確実に確保でき、
信頼性を向上できる等の利点がある。但し、封止樹脂層
8cでは、ポスト7の側面下部及びその周囲を変形容易
な薄肉部8dで封止してポスト7の変形を容易にするこ
とが重要であり、ポスト7から離れた所では、その上面
位置等は自由であり、例えば、上面位置がポスト7の頂
部7aよりも高くなる厚さで形成することも可能であ
る。
【0044】(第2実施形態)次に、本発明の第2実施
形態を、図11、図12(a)、(b)を参照して説明
する。図11に示すように、第2実施形態の半導体パッ
ケージ30は、ポスト7として、第1実施形態の半導体
パッケージ20Aのポスト7Dと異なるポスト37を備
えたものである。この半導体パッケージ30の他の部分
の構成は、第1実施形態の半導体パッケージ20と同様
である。この半導体パッケージ30のポスト37は、頂
部4aに平坦な上面4bを有する円錐台状の樹脂製突部
4にシード層5及び導電層160が被覆されたものであ
る点は第1実施形態のポスト7Dと同様であるが、その
頂部37aの上面37bには、該導電層160が形成さ
れずに前記導電層160を溝状に切り欠いた形状に確保
された導電層被覆除外部31によって溝7bが形成さ
れ、前記導電層被覆除外部31(溝7b)と前記導電層
160とによって、凹凸を有する上面37bが形成され
ている。図11では、溝7bが複数本(3本)形成され
ており、ポスト上面37bとしては、例えば図2(b)
と同様の構成等が採用される。
【0045】この半導体パッケージ30の製造方法は、
ポスト37の形成に係る工程のみが第1実施形態の半導
体パッケージ20Aの製造方法と異なっており、ウェハ
1上に絶縁層3を形成して、この絶縁層3上に樹脂製突
部4を形成する工程(図6(c)に示される工程)まで
は、第1実施形態の半導体パッケージ20Aの製造方法
と同様に行うことができる。図6(c)に示される工程
によって、平坦な上面4bを有する樹脂製突部4が形成
されたなら、この上面4bに凹凸を形成することなく、
電解めっき用の薄いシード層5をウェハ1の全面又は必
要領域(ポスト37の導電層160や、絶縁層3上の再
配線層6a等を形成する領域)に形成する(図12
(a)参照)。シード層5の材質、形成手法等は、第1
実施形態にて説明したものと同様である。樹脂製突部4
では、該樹脂製突部4の表面に沿った形状にシード層5
が被覆形成されるが、ここでは、樹脂製突部上面4bに
は凹凸を形成していないので、樹脂製突部上面4b上に
形成されるシード層5は、平坦な樹脂製突部上面4bに
対応する平坦形状に形成される。
【0046】次いで、このシード層5上に形成したレジ
スト膜(図示略)をマスクとして露出したシード層5上
に、ポスト37の導電層160や再配線層6a等となる
導電層6である金属層を銅めっき、あるいは銅、ニッケ
ル、金の三層めっきにより形成する。前記レジスト膜に
よって、導電層被覆除外部31(図11参照)が確保さ
れる。これにより、図12(b)に示すように、ポスト
上面37bの位置に、所望の形状の導電層被覆除外部3
1を確保して、導電層160が形成される。導電層16
0や再配線層6a等である導電層6の形成が完了した
ら、めっきに用いたレジスト膜を除去し、導電層被覆除
外部31に露出したシード層5等の必要なシード層5を
保護膜で保護して、不要なシード層5をエッチングによ
り除去した後、前記保護膜の除去等を行う。樹脂製突部
4に目的形状の導電層160が形成されることで、ポス
ト37が完成される。ポスト37が形成されたなら、封
止樹脂層8や半田バンプ11の形成を、第1実施形態と
同様に行うことで、半導体パッケージ30を形成するこ
とができる。
【0047】この半導体パッケージ30でも、柔軟性を
有する樹脂製の突部4を内蔵するポスト37を有するこ
とによる効果、すなわち、回路基板等に対する接続、実
装時に生じた応力の分散によってウェハ1に与える歪み
を緩和できること、特にポストのめっき時間の短縮によ
って短時間かつ低コストでポスト37を形成できること
等は、第1実施形態と同様である。また、ポスト上面3
7aの凹凸によって、ポスト37と半田バンプ11との
間の接合強度を向上できるため、回路基板等に対する接
続、実装時に生じた応力を突部4に確実に伝達して、ポ
スト37により効果的に分散できることも、第1実施形
態と同様である。この半導体パッケージ30の製造方法
では、樹脂製突部上面4bへの凹凸の形成ではなく、樹
脂製突部4への導電層160のめっき工程において導電
層被覆除外部31を確保することで、ポスト上面37b
の凹凸を形成できるため、ポスト37の形成に掛かる時
間の短縮が容易である(図6(d)の樹脂製突部上面4
bに凹凸を形成する工程が不要)。また、この半導体パ
ッケージ30では、導電層被覆除外部31(溝)に露出
するシード層5が、半田バンプ11と樹脂製突部4との
界面に残り、半田バンプ11の密着性の向上と金属拡散
の防止のためのアンダーバンプメタル(UBM)として
機能するため、ポスト37に対する半田バンプ11の接
合強度の一層の向上や、一層の長期信頼性の確保を実現
できる。
【0048】(第3実施形態)本発明の第3実施形態
を、図13(a)〜(d)を参照して説明する。この第
3実施形態では、前述の第2実施形態の製造方法と同様
の手順で、樹脂製突部4を被覆(詳細には樹脂製突部4
を被覆するシード層5上を被覆)する導電層160を形
成(図13(a)参照。導電層6の被覆による形成)し
た後、導電層被覆除外部31に露出するシード層5を含
めて不要なシード層5をエッチングにより除去する(図
13(b)参照)。次いで、図13(c)に示すよう
に、ウェハ、絶縁層及び再配線層を封止するとともに導
電層160が被覆された樹脂製突部4の頂部を露出させ
る開口部43を有する封止樹脂層8を形成し、前記開口
部43の内側の領域に薄いアンダーバンプメタル層42
(以下「UBM層42」と略称する場合がある)を被覆
することでポスト41(7)を形成する(図13(d)
参照)。ポスト41の上面41bには、前記導電層被覆
除外部31に対応する溝7bが形成され、この溝7bに
よって、ポスト上面41bの凹凸が形成される。図13
(d)では複数本(図では3本)の溝7bが形成されて
おり、ポスト上面41bとしては、平面視した形状が、
例えば図2(b)と同様のものが採用される。そして、
半田バンプ11(図示略)をポスト41の頂部41a上
に形成することで、半導体パッケージが形成される。ポ
スト41の頂部41aでは、導電層160の表面や前記
導電層被覆除外部31に露出する樹脂製突部4(あるい
は樹脂製突部4上に形成された保護層)上に被覆されて
凹凸形状に形成されたUBM層42によって、ポスト頂
部41aの上面41bに凹凸が形成されているから、ポ
スト41に対する半田バンプ11の接合強度を向上でき
る。また、溝7bの向きによって、所望の方向に接合強
度の方向性を確保できる。この実施形態の半導体パッケ
ージでは、ポスト上面41bがUBMとして機能するU
BM層42によって被覆されるため、半田バンプ11の
接合状態等の長期信頼性を向上できるといった利点もあ
る。また、この実施形態の半導体パッケージの製造方法
では、UBM層42を被覆する工程を、封止樹脂層8の
形成後に、この封止樹脂層8をマスクとして行えるた
め、別途、レジスト膜を形成する必要が無く、工程数を
減少できるといった利点もある。
【0049】第2、第3実施形態では、樹脂製突部4に
導電層を被覆する工程を、無光沢浴を用いて、低電流密
度でのめっきで行うことが好ましい。これにより、樹脂
製突部上面4bに被覆される導電層160と導電層被覆
除外部31とによって形成される凹凸をより大きくでき
るため、半田バンプ11とポストとの間の接合強度の向
上の点で有利である。
【0050】本発明に係る半導体パッケージは、ウェハ
1上の導電層6(再配線層6a)上に積層回路を形成す
ることで、これ自体で半導体装置を構成することができ
る。また、この半導体パッケージは、半田バンプを回路
基板に接続して、例えば電子装置に組み込まれる。電子
装置とは、前記回路基板と周辺機器を組み合わせたもの
であり、例えば、モービルホンやパーソナルコンピュー
タ等である。
【0051】(樹脂製突部を持たない半導体パッケー
ジ)図14は、樹脂製突部を持たない半導体パッケージ
の例として、ウェハレベルCSP80(以下、CSP8
0と略称する。CSP:Chip Size/Scale Package)を
示す。図14中、符号81はウェハ、82は電極、83
は絶縁層、84は導電層、85は封止樹脂層、86は半
田バンプ、87は銅製のポスト、88はアンダーバンプ
メタル層(UBM層)である。CSP80は、電極82
が設けられたウェハ81と、このウェハ81上に形成さ
れた絶縁層83と、この絶縁層83の前記電極82に整
合する領域に形成された開口部を介して前記電極82に
接続された導電層84と、前記ウェハ81、前記絶縁層
83及び前記導電層84を封止する封止樹脂層85と、
この封止樹脂層85を貫通し頂部87aに半田バンプ8
6が形成されたポスト87とを有している。半田バンプ
86は、ポスト8の頂部87aの上面87bに設けられ
た半田を再溶融(リフロー)することで、ポスト上面8
7bに形成された凹凸(凹凸を形成する溝87c)に一
部が入り込んだ状態に形成されているため、ポスト87
に対して優れた接合強度が確保されており、容易には剥
離等を生じないようになっている。このため、回路基板
等の接続時に生じる応力をポスト87に確実に伝達し
て、ポスト87によって効果的に分散、吸収できる。図
14では、ポスト上面87bに3本の溝87cが形成さ
れており、図示を略すが、ポスト上面87bは、丁度図
2(b)と同様に、それぞれ所定の基準方向に並行とし
て形成された3本の直線状の溝87cを有する構成にな
っており、これら溝87cによって半田バンプ11の接
合強度の方向性が与えられている。溝87cは、例えば
フォトリソグラフィ技術等で形成したマスクを用いて、
ウェットエッチング、プラズマエッチングに代表される
ドライエッチング、レーザ加工等によりポスト上面87
bの一部を除去して形成する。なお、この実施形態の封
止樹脂層85は、図5(a)、図9、図10に示す封止
樹脂層8a、8b、8cと同様の構成を採用できる。
【0052】図14に示す例でも、ポストの半田バンプ
が形成される上面の溝の形成本数、形状等は、前述した
実施の形態の半導体パッケージのポスト上面の溝と同様
に各種採用可能である。但し、この溝は、上面を横断す
る基準方向に並行して延在形成される。また、ポスト上
面や上面に形成される溝や突条は、予想される応力の作
用方向に対して直交する方向に延在形成される。
【0053】上述した実施の形態においては、ポストに
形成した溝以外の部分が、突条として機能する。また、
樹脂製突部を有するポストでは、例えば突条を有する形
状に形成した樹脂製突部に導電層を被覆すること等によ
って、ポスト上面に突条を形成することも可能である。
【0054】なお、本発明は、前記実施の形態に限定さ
れず、各種変更が可能である。例えば、ウェハ上に形成
するポストは、樹脂製突部外形にしたがったほぼ円錐台
状のものに限定されず、例えば円柱状、角錐台状、半球
状(ドーム状)等、各種形状が採用可能である。樹脂製
突部の頂部に、該頂部の凹凸に沿った凹凸の表面形状を
有する導電層を被覆形成することでポスト上面の凹凸を
形成する場合(前述の第1実施形態がこれに属する)、
導電層の凹凸の表面形状は、樹脂製突部の頂部の凹凸と
精密に一致されている必要は無く、樹脂製突部の頂部の
凹凸形状に概略沿った凹凸になっていれば良い。つま
り、樹脂製突部の頂部の凹凸に沿った凹凸形状の導電層
表面は、半田バンプとの接触面積の増大、凹凸の凹部に
入り込んだ半田バンプの半田の引き抜き抵抗等によっ
て、半田バンプとの接合強度を高めるものであり、導電
層表面の凹凸の形状の詳細は半田バンプとの接合強度を
高められるものであれば良く、各種形状が採用可能であ
る。また、ポスト上面の凹凸の形成は、樹脂製突部の頂
部の凹凸を利用して凹凸の表面形状を有する導電層を形
成することに限定されず、樹脂製突部頂部に被覆された
導電層の表面粗化エッチング、一部除去、樹脂製突部頂
部への導電層の被覆形成時に導電層が形成されない導電
層被覆除外部を確保すること、等の手法によっても形成
可能であるが、いずれの手法でも、ポスト上面の凹凸の
形状は、半田バンプとの接触面積の増大や、凹凸の凹部
に入り込んだ半田バンプの半田の引き抜き抵抗等によっ
て半田バンプとの接合強度を高めるものであれば良く、
各種形状が採用可能である。前記「各種形状」の凹凸と
は、例えば図4、図5等に例示したようにポスト上面に
規則的に形成された凹凸のみを意味するものでは無く、
ポスト上面上に不規則に配置されたものや、ポスト上面
に樹枝状になっているもの、溝や穴の断面(深さ方向に
沿った断面)が樹枝状になっているもの等も、本発明に
おける凹凸に含まれる。
【0055】また、本発明によれば、ウェハ上に設けら
れた全てのポスト電極(樹脂製突部に目的形状の導電層
が被覆形成されたもの等、回路基板等に電気的に接続さ
れる導電性部分を有するポスト)の形状や、ウェハ上に
おけるポスト電極の配置が、応力吸収に好適なものにな
っていることに必ずしも限定されない。要求される信頼
性の程度に応じて、例えば、ポスト電極の形状が応力緩
和方向と異なっていたり、ウェハ上でのポスト電極の配
置が必ずしも応力の緩和に適したものになっていなかっ
たり、ダミーのポスト電極が存在していても良い。応力
緩和方向とは異なるポスト電極の形状とは、その形状に
よって付与された変形容易な方向性が応力緩和方向と一
致しない場合や、変形容易な方向性を付与しない電極形
状である場合や、ポスト全体に導電層が被覆形成されて
いる場合等を含む。ダミーのポスト電極とは、再配線層
と接続されずに単独で存在するポスト電極であり、チッ
プ(ウェハ)表面の応力バランスの整合を目的の一つと
して設けられるポスト電極である。また、頂部導電層と
再配線層との間を接続する線状、扇型等に形成されてい
る側面導電層のポストの側面における形成位置によって
も、ポストに変形容易な方向性を付与することができ、
本発明は、各実施形態に示されるような複数の側面導電
層がポストに存在する構成を対象とするだけでなく、1
本の側面導電層の場合で、側面導電層の位置によって変
形容易な方向性を付与する場合も含むものである。
【0056】
【発明の効果】以上説明したように、本発明によれば、
ポスト頂部の上面に形成された凹凸によって、ポストに
対する半田バンプの接合強度を向上できるため、半田バ
ンプの剥離や抵抗値の増大等を防止できる。このため、
従来、応力緩和用に用いられていた緩衝部材を設置する
こと無く、半田バンプの剥離や抵抗値の増大等を防止す
ることが可能になり、前記緩衝部材を用いることに比べ
て、厚さ寸法の縮小、低コスト化等を実現できる。この
発明では、さらに、ポスト上面の凹凸を、該上面上を横
断する基準方向と並行して延在形成された溝又は突条に
よって形成することで、前記接合強度を特に有効に確保
できる方向性が得られる。前記基準方向を、前記ポスト
に予想される横方向(ウェハにほぼ沿った方向)の応力
の作用方向に対してほぼ直交する方向に設定すること
で、回路基板等の接続時にポストに作用する特定方向の
応力に対して、半田バンプの接合強度をより効果的に確
保できる。請求項4記載のように、各ポストの前記凹凸
を形成する溝又は突条が、前記ウェハ上の前記ポストが
形成される領域の中央部を中心とする半径方向に対して
ほぼ直交する方向に延在されていると、ウェハの回路基
板との接続時に各ポストに作用する応力をより効果的に
分散、吸収することができ、半田バンプの剥離防止等の
他、ウェハの歪み発生の防止等の効果も得られる。
【図面の簡単な説明】
【図1】 本発明に係る実施形態の半導体パッケージを
示す図であって、(a)はポストを避けた位置を断面視
した断面図、(b)は(a)の半導体パッケージのポス
トを示す斜視図である。
【図2】 半田バンプが形成されるポスト上面に直線状
の溝を複数本形成した例を示す図であって、(a)はポ
ストを避けた位置を断面視した断面図、(b)はポスト
上面を示す平面図である。
【図3】 (a)、(b)は、半導体パッケージのポス
ト上面の凹凸形状の別態様を示す断面図である。
【図4】 半導体パッケージのポスト形成領域における
ポストの配置及び各ポスト上面の溝の向きを示す平面図
である。
【図5】 本発明の第1実施形態の半導体パッケージを
示す図であって、(a)は断面図、(b)はポスト上面
を示す平面図である。
【図6】 (a)〜(d)は第1実施形態の半導体パッ
ケージの製造方法を工程順に示す断面図である。
【図7】 (a)〜(c)は第1実施形態の半導体パッ
ケージの製造方法の図6以降の工程を工程順に示す断面
図である。
【図8】 第1実施形態の半導体パッケージのポストの
導電層として、該ポストの頂部上面を被覆する頂部導電
層と、該ポストの側面の一部を被覆する側面導電層とを
有する導電層を形成した例を示す図であって、(a)は
断面図、(b)はポストとその近傍を示す平面図であ
る。
【図9】 本発明に係る半導体パッケージのウェハ上に
形成する封止樹脂層の別態様を示す断面図である。
【図10】 本発明に係る半導体パッケージのウェハ上
に形成する封止樹脂層の別態様を示す断面図である。
【図11】 本発明の第2実施形態の半導体パッケージ
を示す断面図である。
【図12】 第2実施形態の半導体パッケージの製造方
法を示す図であって、(a)は平坦な上面を有する樹脂
製突部にシード層を被覆した状態を示す断面図、(b)
は(a)の樹脂製突部上面上のシード層上に導電層被覆
除外部を確保して導電層を被覆した状態を示す断面図で
ある。
【図13】 (a)〜(d)は第3実施形態の半導体パ
ッケージの製造方法を工程順に示す断面図である。
【図14】 本発明に係る半導体パッケージとしてのC
SPを示す断面図である。
【図15】 従来例のCSPを示す断面図である。
【図16】 (a)〜(e)は、図15のCSPの製造
方法を工程順に示す断面図である。
【図17】 発明が解決しようとする課題を示す図であ
って、ウェハ上に複数形成されたポストに対する回路基
板の接続時に作用する応力の方向を示す平面図である。
【符号の説明】
1…ウェハ(Siウェハ)、2…電極(Alパッド)、
3…絶縁層、3a…開口部、4…樹脂製突部、4a…頂
部、6a…再配線層、7,7A,7B,7D……ポス
ト、7a…頂部、7b,7d,7e…溝、7c…上面、
8,8a,8b,8c…封止樹脂層、11…半田バン
プ、20,20A,30…半導体パッケージ、37…ポ
スト、37a…頂部、37b…上面、41…ポスト、4
1a…頂部、41b…上面、80…半導体パッケージ
(CSP)、81…ウェハ、82…電極、83…絶縁
層、85…封止樹脂層、86…半田バンプ、87…ポス
ト、87b…上面、87c…溝、160,161…導電
層、A…基準方向、B…応力の作用方向。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 孝直 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 (72)発明者 定方 伸行 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電極(2、82)が設けられたウェハ
    (1、81)上に形成された絶縁層(3、83)と、こ
    の絶縁層の前記電極に整合する領域に形成された開口部
    (3a)を介して前記電極に接続された再配線層(6
    a)と、前記ウェハ、前記絶縁層及び前記再配線層を封
    止する封止樹脂層(8、8a、8b、8c、85)と、
    前記再配線層に接続して前記封止樹脂層を貫通して形成
    され、頂部(7a、37a、41a、87a)の上面
    (7c、37b、41b、87b)上に半田バンプ(1
    1、86)が形成された導電性のポスト(7、7A、7
    B、7D、37、41、87)とを有し、該ポストの頂
    部の前記上面には、該上面上を横断する基準方向(A)
    と並行して延在する溝(7b、7d、7e、87c)又
    は突条によって凹凸が形成されていることを特徴とする
    半導体パッケージ(20、20A、30、80)。
  2. 【請求項2】 前記ポストは、前記絶縁層上に形成され
    た樹脂製突部(4)と、この樹脂製突部の頂部(4a)
    を含んで前記樹脂製突部を被覆して前記再配線層と前記
    半田バンプとに接続された導電層(160、161)と
    を有することを特徴とする請求項1記載の半導体パッケ
    ージ。
  3. 【請求項3】 前記基準方向が、前記ポストに予想され
    る横方向の応力の作用方向(B)に対してほぼ直交され
    ていることを特徴とする請求項1または2記載の半導体
    パッケージ。
  4. 【請求項4】 前記凹凸を頂部の上面に有するポストが
    前記ウェハ上に複数形成され、各ポストの前記凹凸を形
    成する溝又は突条が、前記ウェハ上の前記ポストが形成
    される領域の中央部から放射状の向きに対してほぼ直交
    する方向に延在されていることを特徴とする請求項1か
    ら3のいずれかに記載の半導体パッケージ。
JP2001079538A 2001-03-19 2001-03-19 半導体パッケージ Expired - Fee Related JP4313520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001079538A JP4313520B2 (ja) 2001-03-19 2001-03-19 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079538A JP4313520B2 (ja) 2001-03-19 2001-03-19 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2002280487A true JP2002280487A (ja) 2002-09-27
JP4313520B2 JP4313520B2 (ja) 2009-08-12

Family

ID=18935970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079538A Expired - Fee Related JP4313520B2 (ja) 2001-03-19 2001-03-19 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4313520B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
WO2008078655A1 (ja) * 2006-12-25 2008-07-03 Rohm Co., Ltd. 半導体装置
US7629671B2 (en) 2005-07-06 2009-12-08 Seiko Epson Corporation Semiconductor device having a resin protrusion with a depression and method manufacturing the same
JP2009302500A (ja) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd ウエハレベルパッケージ及びその製造方法
JP2011077345A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP2011176351A (ja) * 2011-04-28 2011-09-08 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
CN103295997A (zh) * 2012-03-01 2013-09-11 台湾积体电路制造股份有限公司 用于芯片尺寸封装的电连接件
JP5387407B2 (ja) * 2007-07-25 2014-01-15 富士通セミコンダクター株式会社 半導体装置
JP2016035954A (ja) * 2014-08-01 2016-03-17 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
JP2017034083A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット
JP2017034084A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091910A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 두꺼운 패드를 갖는 반도체 소자들

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7629671B2 (en) 2005-07-06 2009-12-08 Seiko Epson Corporation Semiconductor device having a resin protrusion with a depression and method manufacturing the same
US9018762B2 (en) 2006-12-25 2015-04-28 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
JP5570727B2 (ja) * 2006-12-25 2014-08-13 ローム株式会社 半導体装置
CN101542704B (zh) * 2006-12-25 2011-04-20 罗姆股份有限公司 半导体装置
US8446008B2 (en) 2006-12-25 2013-05-21 Rohm Co., Ltd. Semiconductor device bonding with stress relief connection pads
WO2008078655A1 (ja) * 2006-12-25 2008-07-03 Rohm Co., Ltd. 半導体装置
JP5387407B2 (ja) * 2007-07-25 2014-01-15 富士通セミコンダクター株式会社 半導体装置
JP2009302500A (ja) * 2008-06-17 2009-12-24 Samsung Electro Mech Co Ltd ウエハレベルパッケージ及びその製造方法
JP2011077345A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュールおよび携帯機器
JP2011176351A (ja) * 2011-04-28 2011-09-08 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9741659B2 (en) 2011-10-07 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
CN103295997A (zh) * 2012-03-01 2013-09-11 台湾积体电路制造股份有限公司 用于芯片尺寸封装的电连接件
US10515917B2 (en) 2012-07-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US10163839B2 (en) 2012-07-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US10468366B2 (en) 2012-08-17 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US11088102B2 (en) 2012-08-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP2016035954A (ja) * 2014-08-01 2016-03-17 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP2017034084A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット
JP2017034083A (ja) * 2015-07-31 2017-02-09 大日本印刷株式会社 基板ユニット、接着基板ユニット及び導電ユニット

Also Published As

Publication number Publication date
JP4313520B2 (ja) 2009-08-12

Similar Documents

Publication Publication Date Title
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP4313520B2 (ja) 半導体パッケージ
JP3651596B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US7981722B2 (en) Semiconductor device and fabrication method thereof
JP3640876B2 (ja) 半導体装置及び半導体装置の実装構造体
JP3542350B2 (ja) 半導体装置及びその製造方法
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US20060286791A1 (en) Semiconductor wafer package and manufacturing method thereof
US6564449B1 (en) Method of making wire connection in semiconductor device
JP2001144204A (ja) 半導体装置及びその製造方法
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4397583B2 (ja) 半導体装置
TW201142998A (en) System-in-package
JP2007242782A (ja) 半導体装置及び電子装置
JP3678239B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3866073B2 (ja) 半導体パッケージ
JP4361223B2 (ja) 半導体パッケージ
JP2007242783A (ja) 半導体装置及び電子装置
TWM629323U (zh) 覆晶封裝結構
JP4444560B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3666462B2 (ja) 半導体装置の製造方法
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3982360B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees