JP4444560B2 - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents

半導体パッケージおよび半導体パッケージの製造方法 Download PDF

Info

Publication number
JP4444560B2
JP4444560B2 JP2002355812A JP2002355812A JP4444560B2 JP 4444560 B2 JP4444560 B2 JP 4444560B2 JP 2002355812 A JP2002355812 A JP 2002355812A JP 2002355812 A JP2002355812 A JP 2002355812A JP 4444560 B2 JP4444560 B2 JP 4444560B2
Authority
JP
Japan
Prior art keywords
layer
resin
opening
electrode
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002355812A
Other languages
English (en)
Other versions
JP2004193167A (ja
Inventor
正俊 稲葉
孝直 鈴木
俊明 井上
俊彦 伊藤
伸行 定方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002355812A priority Critical patent/JP4444560B2/ja
Publication of JP2004193167A publication Critical patent/JP2004193167A/ja
Application granted granted Critical
Publication of JP4444560B2 publication Critical patent/JP4444560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板（インタポーザ）を使用しないウェハレベルＣＳＰ（Chip Size/Scale Package）等の半導体パッケージおよび半導体パッケージの製造方法に係り、特に、接続時にバンプに働く応力の影響を緩和して信頼性を向上できる半導体パッケージおよび半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の小型化が促進されており、これに伴ってそのパッケージの小型化が注目されている。例えば、日経マイクロデバイス１９９８年８月号及び１９９９年２月号等に種々の半導体パッケージが提案されている。その中でも、特にＣＳＰと呼ばれる半導体パッケージによるウェハレベルＣＳＰは、パッケージの小型化及びコストの低減に高い効果を示す。このＣＳＰは、ウェハごと樹脂封止されたパッケージである（例えば、特許文献１参照）。
【０００３】
【特許文献１】
国際公開第ＷＯ ００／７７８４４号パンフレット
【０００４】
ところで、前記ウェハレベルＣＳＰやいわゆるフリップチップ等の半導体パッケージでは、再配線部を持たない構造も提案されている。
図８は再配線部を持たないウェハレベルＣＳＰのバンプ構造の一例を示す断面図である。
図８に示すバンプ構造は、シリコンウェハである基板１と、この基板１上に形成された電極２と、この電極２上に開口部３を有して基板１上を覆うように形成されたパッシベーション膜４と、このパッシベーション膜４の前記開口部３と略一致あるいはやや大きく形成された開口部５を有して前記パッシベーション膜４上を覆うように形成された絶縁樹脂層６とを有し、さらに、前記パッシベーション膜４の開口部３の底部に露出する電極２の上面７上を被覆するシード層８と、このシード層８上の前記凹部７内面を被覆するめっき層９と、このめっき層９上を覆うとともに前記絶縁樹脂層６上に突出する形状に形成された半田バンプ１０とを有するものである。半田バンプ１０は、前記シード層８及びめっき層９を介して電極２と電気導通可能に接続されている。
前記電極２としては、アルミニウム又はアルミニウム合金が一般的である。
前記パッシベーション膜４としては、シリコン酸化膜、シリコン窒化膜、あるいはこれらシリコン酸化膜とシリコン窒化膜を積層した多層膜等が採用される。
シード層８及びめっき層９は、導電性の金属層である。シード層８は、めっき層９の電極２に対する密着性の確保並びに電極２とめっき層９との間の金属拡散のバリア等の機能を果たすＵＢＭ（アンバーバンプメタル）や、めっき層９のめっき時の給電層として機能する。
【０００５】
【発明が解決しようとする課題】
ところで、前述のように基板上の電極上に再配線部を持たず、半田バンプ等の接続用のバンプが直接形成されているタイプの半導体パッケージ（前述のウェハレベルＣＳＰやフリップチップ等）では、この半導体パッケージの基板（シリコンウェハ等）と、前記バンプを接続する回路基板との間の熱膨張率の差に起因する応力をバンプで吸収することになる。このため、バンプに応力が集中しやすく、この応力集中によるバンプの歪みが大きくなると、電極剥離、抵抗値の増大等の問題が生じてくる。このような問題を回避するには、例えば、半導体パッケージのバンプと回路基板とを直接接続せず、間に入れた緩衝部材を介して接続すること等により応力集中を緩和する等の対策が採られているが、このような対策では、半導体パッケージと回路基板とを接続した後の厚さ寸法が大きくなるし、構造の複雑化、コストの上昇等を回避できない。このため、耐応力性能に優れ、緩衝部材を用いなくても、回路基板に対する適切な接続状態を安定に確保、維持できるバンプ構造の開発が求められていた。
基板実装時のバンプの耐応力性能を向上するには、バンプの高さ寸法（半導体基板からの突出寸法）を大きくすることで絶縁樹脂層からの突出寸法を増大し、回路基板とのギャップを広げることが有効である。しかしながら、バンプの大きさや高さ寸法は、基板上を覆うパッシペーション膜に前記基板上の電極に対応させて形成した開口部の大きさや、パッシペーション膜上に形成された絶縁樹脂層に前記基板上の電極に対応させて形成した開口部の大きさや、この絶縁樹脂層の開口部内面に形成するめっき層の大きさによってほぼ決まる。実験値では、開口部の直径とバンプの最大高さとがほぼ同じであり、半田バンプの形成は開口部の大きさとバンプピッチとに律速されるため、半田バンプの高さ寸法の増大は困難である。
【０００６】
本発明は、前述の課題に鑑みてなされたもので、バンプの回路基板等に対する接続に伴う応力集中を効率良く緩和でき、しかも、低コスト化、製造能率の向上を実現できる、半導体パッケージおよび半導体パッケージの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体パッケージは、半導体基板上に設けられた電極上に形成された樹脂製突部と、この樹脂製突部および樹脂製突部の周囲を覆うように形成されたバンプとを有し、前記樹脂製突部が、導電層に被覆され、前記バンプが、前記導電層を覆うように形成され、この導電層を介して前記電極と電気導通可能に接続されていることを特徴とする。
請求項２記載の半導体パッケージは、請求項１において、前記導電層は、前記樹脂製突部の側面を被覆し、前記バンプは、前記導電層の端部を覆うように形成されていることを特徴とする。
請求項３記載の半導体パッケージは、請求項１または２において、前記半導体基板上に、開口部を有する絶縁樹脂層が形成され、前記電極および前記樹脂製突部が、前記開口部内に形成され、前記開口部が、前記樹脂製突部の周囲にリング状の凹所を形成しており、前記バンプは、前記開口部内の前記凹所に入り込んで形成されていることを特徴とする。
請求項４記載の半導体パッケージは、請求項１〜３のうちいずれか１項において、前記導電層は、銅からなることを特徴とする。
請求項５記載の半導体パッケージの製造方法は、半導体基板上を該半導体基板上に設けられた電極上を含んで覆う樹脂層を形成し、この樹脂層の前記電極上に位置する部分の一部を除去してリング状の開口部を形成することで、前記電極上に突出する形状の樹脂製突部と、前記樹脂層の開口部の周囲にて前記半導体基板上を覆う絶縁樹脂層とを形成した後、前記樹脂製突部を覆う導電層を前記電極に電気導通可能に接続して形成し、この導電層を覆いリング状の開口部に入り込んで前記開口部を埋めて封止するようにバンプを形成することを特徴とする。
請求項６記載の半導体パッケージの製造方法は、半導体基板上の電極上に樹脂製突部を形成する工程と、前記樹脂製突部の形成位置を避けてその周囲を囲繞するリング状の開口部を前記電極上に有して前記半導体基板上を覆う絶縁樹脂層を形成する工程とを完了した後、前記樹脂製突部を覆う導電層を前記電極に電気導通可能に接続して形成し、この導電層を覆いリング状の開口部に入り込んで前記開口部を埋めて封止するようにバンプを形成することを特徴とする。
【０００８】
この発明では、回路基板等が接続されるバンプは、樹脂製突部および樹脂製突部の周囲を覆うようにして形成されたものであるため、回路基板等との接続時に発生した応力を樹脂製突部の変形（圧縮、曲げ等の変形）によって分散、吸収できる。この構成により、緩衝部材を設けて接続時の厚さ寸法を増大させる等の不都合を生じること無く、接続時に発生する応力を効率良く分散、吸収することができる。また、樹脂製突部の高さ（半導体基板からの突出寸法）を調整することで、バンプの半導体基板からの突出寸法を容易に調整することができる。このため、半導体基板からの突出寸法を増大することも容易であり、この突出寸法を大きく確保することで、応力の分散、吸収性能を一層向上できる。
【０００９】
請求項２記載の発明において、樹脂製突部を被覆する導電層を形成する手法としては、めっきや無電解めっき等が採用可能である。
但し、導電層としては１層の金属層のみからなる構成に限定されず、複数の金属層を積層した構成も採用可能である。樹脂製突部上に直接形成される導電層を形成する手法としては、無電解めっき等を採用できる。先行して形成された導電層上での別の導電層の形成では、めっき（電解めっき）等が採用可能である。
【００１０】
請求項３記載の半導体パッケージの製造方法において、半導体基板上を該半導体基板上に設けられた電極上を含んで覆う樹脂層を形成する手法としては、半導体基板上への液状樹脂の塗布によって樹脂層を形成する手法や、シート状あるいはフィルム状の樹脂をラミネータにより貼り付ける手法等が採用可能である。液状樹脂の塗布による形成手法としては、例えば、スピンコート法、印刷法、カーテンコート法、ディスペンス法等が採用可能である。
次いで、前記パシペーション膜の開口部上に位置する樹脂層にリング状の開口部を形成して樹脂製突部と絶縁樹脂層とを形成する手法としては、
▲１▼感光性ポリイミド等の感光性樹脂によって形成した樹脂層の、前記パシペーション膜の開口部上に位置する部分の一部をフォトリソグラフィ技術によってリング状に除去する、
▲２▼樹脂層の前記電極上に位置する部分の一部を、レーザ加工、プラズマエッチング等のドライエッチング、ウェットエッチング等により除去する
等が採用可能である。
▲１▼、▲２▼のいずれの手法でも、適用対象の樹脂層は、液状樹脂の塗布によって形成されたもの、シート状あるいはフィルム状の樹脂の貼り付けによって形成されたもの等、いずれの手法によって形成されたものも採用可能である。
▲１▼、▲２▼のいずれの手法でも、樹脂層の一部を除去することで、樹脂製突部と絶縁樹脂層とを同時に形成できることから、半導体パッケージの製造時間の短縮等に有利である。
▲２▼の手法の適用対象の樹脂層を形成する樹脂は、感光性樹脂、非感光性樹脂のいずれでも良い。但し、▲２▼では、感光性樹脂から樹脂層を形成した場合、樹脂層の一部を除去して樹脂製突部と絶縁樹脂層とを形成する手法としてウェットエッチング等を採用することが好ましい。非感光性の樹脂としては、エポキシ、シリコン樹脂、液晶ポリマー等が採用可能である。
【００１１】
請求項４記載の半導体パッケージの製造方法では、樹脂製突部を形成する工程と、絶縁樹脂層を形成する工程とが個別に存在する。樹脂製突部を形成する工程と、絶縁樹脂層を形成する工程とは、一方を先行して行っても良く、また、同時に並行して行うことも可能である。
この製造方法では、例えば、樹脂製突部の高さ（半導体基板からの突出寸法）を、絶縁樹脂層の厚さとは無関係に設定できる等の利点がある。また、樹脂製突部を形成する樹脂と、絶縁樹脂層を形成する樹脂とを異ならせることも可能である。樹脂製突部を形成する工程や絶縁樹脂層を形成する工程としては、各種手法が採用可能である。
【００１２】
【発明の実施の形態】
以下、本発明の１実施の形態を図面を参照して説明する。
図１は本発明に係る実施の形態の半導体パッケージ２０を示す断面図、図２〜図４は図１の半導体パッケージ２０の製造方法を示す工程図である。
【００１３】
図１において、この半導体パッケージ２０は、半導体基板２１上に、電極２２と、この電極２２上に開口部２３を有して前記半導体基板２１の上面２１ａを覆うように形成されたパシペーション膜２４と、前記開口部２３とほぼ整合させた開口部２５を有して前記パシペーション膜２４上を覆うように形成された絶縁樹脂層２６とが設けられ、さらに、前記パシペーション膜２４の開口部２３の底部に位置する前記電極２２上に形成された樹脂製突部２７を覆うとともに前記絶縁樹脂層２５の上面上に突出させて形成されたバンプ２８を有する構成になっている。バンプ２８は、樹脂製突部２７に被覆されているシード層２９及び導電層３０を覆うように形成されており、これらシード層２９及び導電層３０を介して電極２２と電気導通可能に接続されている。したがって、バンプ２８を回路基板に接続すると、バンプ２８を介して回路基板と電極２２とが電気導通可能に接続される。
【００１４】
前記電極２２としては、アルミニウム又はアルミニウム合金が採用される。
前記半導体基板２１としてはシリコン基板等が採用可能である。
前記パッシベーション膜２４としては、シリコン酸化膜、シリコン窒化膜、あるいはこれらシリコン酸化膜とシリコン窒化膜とを積層した多層膜等が採用可能である。
【００１５】
図示を略すが、前記パシペーション膜２４の開口部２３や、絶縁樹脂層２６の開口部２５はここでは平面視（ここでは図１上側から見た場合のことを指す）円形の穴状である。樹脂製突部２７は円錐台状であり、パシペーション膜２４の開口部２３の底部に位置する電極２２の上面２２ａの中央部に形成されている。
前記樹脂製突部２７に被覆された膜状のシード層２９（アンダーバンプメタル）は、前記パシペーション膜２４の開口部２３の底部にて前記樹脂製突部２７の周囲に延出する電極２２上にも被覆形成されて、前記電極２２に対して電気導通可能に接続されている。このシード層２９上には膜状の導電層３０が被覆されている。前記バンプ２８は前記導電層３０を覆うとともに、絶縁樹脂層２６上に突出して形成されている。
【００１６】
樹脂製突部２７の半導体基板２１からの突出寸法ｈは、パシペーション膜２４の厚さ寸法に比べて充分に大きく、前記導電層３０は、前記樹脂製突部２７の周囲では電極２２やパシベーション膜２４の近傍にまで窪んだ形状に形成されており、バンプ２８は、樹脂製突部２７の周囲にて平面視リング状の凹所になっている部分（ここでは絶縁樹脂層２６の開口部）を埋没するようにして形成されている。なお、樹脂製突部２７の周囲にて平面視リング状の凹所になっている部分としては、ここでは絶縁樹脂層２６の開口部であるが、パシペーション膜２４、シード層２９、導電層３０の各層の厚さ寸法関係によっては、パシペーション膜２４の開口部２３も「凹所」に含まれる。
【００１７】
シード層２９は、導電層３０の電解めっき（以下「めっき」と略称する場合がある）工程の給電層やＵＢＭ（アンダーバンプメタル）としての機能を果たす。ＵＢＭとしての機能とは、導電層３０と樹脂製突部２７との間の密着性の確保や、電極２２と導電層３０との間の金属拡散のバリア等の機能である。
このシード層２９としては、例えばＣｒ、Ｃｕ、Ｎｉ、Ｔｉ、Ｗ、Ｔａ、Ｍｇ、Ａｕなどの金属あるいは合金が採用可能であるが、１層の金属層からなる構成に限定されず、複数の金属層を積層した構成も採用可能である。ここでは、具体的には、前記パシペーション膜２４の開口部２３内にて樹脂製突部２７の底部の周囲に露出されている電極２２上や樹脂製突部２７表面に形成された厚さ４０ｎｍ程度のＣｒ層と、このＣｒ層上を覆うように形成された厚さ１００〜５００ｎｍ程度のＣｕ層とをスパッタによって積層状態に形成した２層構造を採用している。
【００１８】
導電層３０としては、ＣｕやＮｉなどの金属あるいは合金をめっきしためっき層が採用される。但し、この導電層３０としては、１層の金属層（合金層を含む。以下も同様）のみからなる構成に限定されず、例えば、複数の金属層が積層された構成等も採用可能である。ここでは、一例として、シード層２９上に被覆された厚さ３〜２０μｍ程度の銅めっき層と、この銅めっき層上に被覆された厚さ１〜１０μｍ程度のＮｉめっき層と、このＮｉめっき層上に被覆された厚さ０．１〜１．０μｍ程度のＡｕめっき層とからなる３層構造を採用している。
【００１９】
前記半導体パッケージ２０によれば、バンプ２８は樹脂製突部２７を覆って形成されているため、半導体基板２１と回路基板との間の熱膨張率の差等に起因する応力を樹脂製突部２７の変形性能によって吸収することができ、バンプ２８と回路基板との接続状態を安定に維持できるとともに、電極剥離等の不都合を確実に防止できる。また、バンプ２８は、樹脂製突部２７との接着面積が充分に確保されるとともに、絶縁樹脂層２６の開口部２５に入り込んだ形状に形成されている構成により、半導体基板２１側に対する固定力を向上でき、応力の作用による剥離等を確実に防止できる。なお、導電層３０が薄い場合は、パシペーション膜２４の開口部２３にまでバンプ２８の金属が入り込む場合もあり、この場合にはバンプ２８の固定力を一層向上できる。
【００２０】
（製造方法１）
次に、前記半導体パッケージ２０の製造方法の一例を説明する。
まず、電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、図２に示すように、この半導体基板２１上に樹脂層３１を形成し、次いで、樹脂層３１の前記電極２２上に位置する部分の一部を平面視リング状に除去することで、リング状の開口部３２を形成し、これにより絶縁樹脂層２６と樹脂製突部２７とを形成する（図２中仮想線３１ａは、一部除去前の樹脂層３１上面の位置を示す）。これにより、絶縁樹脂層２６と樹脂製突部２７とが同時に形成される。前記開口部３２の底部には電極２２を露出させる。開口部３２の形成と同時に絶縁樹脂層２６の開口部２５も形成される。
【００２１】
具体的には、感光性ポリイミド等の液状の感光性樹脂をスピンコートによって、パシペーション膜２４上やこのパシペーション膜２４の開口部２３に露出する電極２２上を覆うようにして塗布して厚さ５〜１０μｍ程度の樹脂層３１を形成し、フォトリソグラフィ技術により前記樹脂層３１の前記電極２２上に位置する部分の一部をリング状に除去（ここでは電極２２上に位置する部分より若干外側の部分も除去する）して開口部３２を形成することで、絶縁樹脂層２６及び樹脂製突部２７を形成する。前記樹脂製突部２７は、リング状の開口部３２の内側に樹脂層３１を残した部分である。この手法では、絶縁樹脂層２６と樹脂製突部２７とを同時に形成することができ、形成時間の短縮や工程数の削減を実現できる。また、この工程で、後の工程で形成するバンプ２８の目的の形状に対応して、樹脂製突部２７を所望の形状、寸法に形成する。
【００２２】
樹脂層は、感光性ポリイミド等の感光性樹脂から形成されたシートあるいはフィルムの貼り付けによっても形成可能である。この場合も、フォトリソグラフィー技術により樹脂層の前記電極２２上に位置する部分の一部をリング状に除去して開口部を形成することで、絶縁樹脂層２６と樹脂製突部２７とを同時に短時間で簡単に形成できる。
【００２３】
絶縁樹脂層２６及び樹脂製突部２７の形成が完了したら、シード層２９を形成する。
ここでは、具体的には、前記パシペーション膜２４の開口部２３内にて樹脂製突部２７の底部の周囲に露出されている電極２２上や樹脂製突部２７表面にスパッタによって厚さ４０ｎｍ程度のＣｒ層を形成した後、このＣｒ層上を覆う厚さ１００〜５００ｎｍ程度のＣｕ層をスパッタにより形成する。シード層２９は、絶縁樹脂層２６上や樹脂製突部２７上や開口部３２の内部を含んで、半導体基板２１上の全体にわたって形成する。
前記Ｃｒ層は、電極２２や樹脂製突部２７や絶縁樹脂層２６に対する密着性に優れている。前記Ｃｕ層は、後述の導電層３０のめっき工程の給電層としての機能を果たすとともに、導電層３０との密着性にも優れているためこのシード層２９と導電層３０との間を密着させる機能を果たす。
【００２４】
なお、シード層２９を構成する各金属層（前述のＣｒ層やＣｕ層）は、スパッタ以外、蒸着等によっても形成できる。また、樹脂製突部２７に直接被覆される金属層（ここではＣｒ層）の形成には無電解めっき等も採用可能である。先行して樹脂製突部２７に被覆された金属層上に被覆される金属層（ここではＣｕ層）の形成には、めっき（電解めっき）等も採用可能である。
【００２５】
シード層２９の形成が完了したら、シード層２９を覆う導電層３０をめっきにより形成する（導電層３０のめっき工程）。この導電層３０のめっき工程は、まず、図３に示すように、絶縁樹脂層２６や樹脂製突部２７が形成された半導体基板２１上に、導電層３０を形成する領域（ここでは開口部３２とその内側の樹脂製突部２７とを含む領域）に対応する部分に開口部３３ａを有するレジスト３３を形成して、導電層３０を形成しない領域を覆い、導電層３０を形成する領域のみが露出されるようにする。但し、詳細には、絶縁樹脂層２６上では、該絶縁樹脂層２６上に形成されているシード層２９上にレジスト３３が形成される。レジスト３３は、例えば、レジスト用の液状の感光性樹脂をスピンコートして、絶縁樹脂層２６や樹脂製突部２７が形成された半導体基板２１上に樹脂層を形成し、この樹脂層の導電層３０を形成する領域に対応する部分をフォトリソグラフィ技術によって除去する。
レジスト３３を形成した後、図４に示すように、レジスト３３の開口部３３ａに、導電層３０をめっきにより形成する。具体的には、シード層２９を覆う厚さ３〜２０μｍ程度の銅めっき層を形成した後、この銅めっき層を覆う厚さ１〜１０μｍ程度のＮｉめっき層を被覆形成し、さらに、このＮｉめっき層を覆う厚さ０．１〜１．０μｍ程度のＡｕめっき層を被覆形成して、３層構造の導電層３０を形成する。
【００２６】
なお、導電層３０の形成領域に対応する開口部３３ａを有するレジスト３３の形成は、感光性樹脂の層をフォトリソグラフィ技術によって加工することに限定されず、例えば、ドライフィルム状のレジストを半導体基板２１上にラミネートし、このレジストの前記導電層３０の形成領域に対応する部分を、レーザ加工、プラズマエッチング、ウェットエッチング等により除去して、導電層３０のめっき用の開口部３３ａを形成する手法等も採用可能である。
【００２７】
導電層３０の形成が完了したら、前記レジスト３３の開口部３３ａの内側の領域にて、バンプ２８を前記導電層３０を下地としてめっきにより形成する。めっきによるバンプ２８の形成は、めっき時間の調整等により、目標厚さ、目標形状となるまで行う。バンプ２８によって、絶縁樹脂層２６の開口部２５は封止される。
バンプ２８の形成が完了したら、レジスト３３を剥離し、不要なシード層２９（絶縁樹脂層２６上のシード層２９等）をエッチング等により除去する。これにより、半導体パッケージ２０が形成される。
なお、ウェットエッチングによるシード層２９の除去では、バンプ２８をマスクとして利用できる利点がある。
【００２８】
バンプの形成方法としては、前述のように半導体基板２１上に先行して形成されためっき層（導電層３０）を下地としためっきによる形成に限定されず、例えば、ボールマウント法、印刷法、メタルジェット法等により前記レジスト３３の開口部３３ａに設置した材料を、加熱処理（リフロー）などによって溶融させて前述のめっき層（導電層３０）と接合するとともに、目標高さ（半導体基板２１からの突出寸法）の球状バンプを形成すること等も採用可能である。
【００２９】
（半導体パッケージの製造方法２）
電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、非感光性の液状樹脂の塗布や、シート状あるいはフィルム状の非感光性樹脂の貼り付けによって、半導体基板２１上に樹脂層を形成し（図２中仮想線の樹脂層３１と同様に形成する）、この樹脂層の前記電極２２上に位置する部分の一部を、レーザ加工、プラズマエッチング等のドライエッチング、ウェットエッチング等によりリング状（平面視リング状）に除去して前記樹脂層の開口部を形成することで、絶縁樹脂層と樹脂層に形成したリング状の開口部の内側の樹脂製突部とを同時に形成する。絶縁樹脂層及び樹脂製突部を形成した後、シード層２９の形成工程、導電層３０の形成工程、バンプ２８の形成工程を、前述の半導体パッケージの製造方法１と同様に行う。
樹脂層を形成する非感光性の樹脂としては、エポキシ、シリコン樹脂、液晶ポリマー等が採用可能である。
【００３０】
（半導体パッケージの製造方法３）
電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、この半導体基板２１のパシペーション膜２４上に絶縁樹脂層を形成する工程と、パシペーション膜２４の開口部２３の底部に露出する電極２２上に樹脂製突部を形成する工程とを行う。絶縁樹脂層や樹脂製突部は、例えば、半導体基板２１上への液状樹脂の塗布や、シート状あるいはフィルム状の樹脂の貼り付け等によって形成された樹脂層の加工によって形成する。その後、シード層２９の形成工程、導電層３０の形成工程、バンプ２８の形成工程を、前述の半導体パッケージの製造方法１と同様に行うことで半導体パッケージを形成する。樹脂製突部の形成手法としては、例えば後述の別態様の半導体パッケージ４０における樹脂製突部４１の形成方法と同様の手法を用いることができる。
【００３１】
この半導体パッケージの製造方法によれば、絶縁樹脂層を形成する工程と、樹脂製突部を形成する工程とが別々になっていることから、絶縁樹脂層の厚さに対して樹脂製突部の高さ寸法（半導体基板２１からの突出寸法）を自由に設定できるなど、樹脂製突部の形状、寸法の自由度を向上できる。また、絶縁樹脂層と樹脂製突部とを異なる樹脂から形成することもでき、これにより、例えば樹脂製突部に被覆するシード層２９や導電層３０の金属の種類等の構成の自由度を広げることができる等の利点がある。
【００３２】
（半導体パッケージの別態様）
図５は、本発明に係る半導体パッケージの別態様を示す断面図である。ここで半導体パッケージ４０は、いわゆるフリップチップであり、電子回路素子（チップ）に直接バンプ４３（金バンプ、半田バンプ等）を形成し、このバンプ４３を回路基板と接続させるようにしたものである。バンプ４３は、半導体基板２１上の電極２２上に形成された樹脂製突部４１を覆うようにして形成されている。
【００３３】
図５において、半導体パッケージ４０は、電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１と、前記パシペーション膜２４の前記電極２２上に形成された開口部２３の底部に位置する電極２２上に形成された樹脂製突部４１と、この樹脂製突部４１及び該樹脂製突部４１の周囲に露出された電極２２を覆うように被覆形成された導電層４２と、この導電層４２上を覆うように被覆形成されたバンプ４３とを有している。導電層４２は、樹脂製突部４１を覆うように形成されたシード層４４を覆うように被覆形成されている。前記シード層４４は、導電層４２のめっき工程の給電層や、ＵＢＭ（アンバーバンプメタル）等として機能する。
【００３４】
この半導体パッケージ４０でも、バンプ４３は樹脂製突部４１を覆って形成されているため、半導体基板２１と回路基板との間の熱膨張率の差等に起因する応力を樹脂製突部４１の変形性能によって吸収することができ、バンプ４３と回路基板との接続状態を安定に維持できるとともに、電極剥離等の不都合を確実に防止できる。また、バンプ４３は、樹脂製突部４１との接着面積が充分に確保されることで、半導体基板２１側への固定力を向上できる。
【００３５】
この半導体パッケージ４０の製造方法としては、電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、前記電極２２上に樹脂製突部４１を形成した後、この樹脂製突部４１を覆うシード層４４を被覆形成し、さらに、このシード層４４を覆う導電層４２を被覆形成し、次いでバンプ４３を形成する。
【００３６】
樹脂製突部４１の形成手法としては、例えば以下の４つが採用可能である。
（ａ）電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、感光性の液状樹脂の塗布や、シート状あるいはフィルム状に形成された感光性樹脂の貼り付け等によって、半導体基板２１上を全体にわたって覆う樹脂層を形成した後、この樹脂層の前記樹脂製突部４１以外の部分をフォトリソグラフィ技術によって除去して、樹脂製突部４１を形成する。
（ｂ）電極２２とパシペーション膜２４とが上面２１ａ上に設けられている半導体基板２１を用意し、非感光性の液状樹脂の塗布や、シート状あるいはフィルム状に形成された非感光性樹脂の貼り付け等によって、半導体基板２１上を全体にわたって覆う樹脂層を形成した後、この樹脂層の前記樹脂製突部４１の部分をマスク（金属膜やレジスト等からなるマスク）で保護した上、樹脂製突部４１以外の部分を、プラズマエッチング、ウェットエッチング等により除去して、樹脂製突部４１を形成する。
（ｃ）スクリーン印刷法で、樹脂製突部４１を半導体基板２１（詳細には電極２２）上に形成する。
（ｄ）ディスペンス法で、樹脂製突部４１を半導体基板２１（詳細には電極２２）上に形成する。
【００３７】
ここでは、円錐台状の樹脂製突部４１を形成する。この樹脂製突部４１の半導体基板２１からの突出寸法、形状等は、形成する目的のバンプ４３の大きさ、半導体基板２１からの突出寸法等に対応して調整される。
【００３８】
図６に示すように、シード層４４は、電極２２やパシペーション膜２４や樹脂製突部４１が設けられている半導体基板２１上の全体にわたってスパッタ等によって形成される。このシード層４４を構成する金属としては、図１に示す半導体パッケージ２０のシード層２９に適用可能なものを採用でき、また、このシード層４４の層構造としても、図１に示す半導体パッケージ２０のシード層２９と同様に、１層の金属層又は複数の金属層が積層状態になっている構成等が採用可能である。
このシード層４４の形成手法としては、スパッタ以外、図１に示す半導体パッケージ２０のシード層２９に適用可能な各種手法が採用可能である。すなわち、複数層の金属層からなるシード層４４の最下層（樹脂製突部４１表面に直接形成される金属層）等、シード層４４を形成する金属層の内の樹脂製突部４１表面に直接形成される金属層は、スパッタ以外に、例えば、蒸着、無電解めっき等によっても形成可能である。シード層４４を形成する金属層の内、樹脂製突部４１上に形成済みの金属層上に積層される金属層は、スパッタ以外に、例えば、蒸着、めっき（電解めっき）等によっても形成可能である。
【００３９】
導電層４２を構成する金属としては、図１に示す半導体パッケージ２０の導電層３０と同様のもの（ＣｕやＮｉなどの金属あるいは合金）で良く、また、この導電層４２の具体的構成も、前述の半導体パッケージ２０の導電層３０と同様に１層の金属層や複数の金属層が積層されている構成等が採用可能である。
導電層４２の形成は、シード層４４の形成工程後、図７に示すように、パシペーション膜２４の開口部２３上に該開口部２３にほぼ整合する開口部４５ａを有するレジスト４５を半導体基板２１上に形成する。そして、このレジスト４５の前記開口部４５ａに露出されているシード層４４上に導電層４２の金属をめっき（電解めっき）により被覆形成する。これにより、半導体基板２１上の目的の範囲に導電層４２が形成される。導電層４２は電極２２上にも形成され、シード層４４を介して電極２２と電気導通可能に接続される。
【００４０】
導電層４２の形成が完了したら、レジスト４５を除去し、前記導電層４２を覆うようにバンプ４３を形成する。バンプ４３の形成手法としては、図１に示す半導体パッケージ２０のバンプ２８の形成に適用可能な各種手法を採用できる。
【００４１】
本発明に係る半導体パッケージは、バンプを回路基板に接続して、例えば電子装置に組み込まれる。電子装置とは、前記回路基板と周辺機器を組み合わせたものであり、例えば、モービルホンやパーソナルコンピュータ等である。
【００４２】
なお、本発明は、前記実施の形態に限定されず、各種変更が可能である。
例えば、半導体基板上に形成する樹脂製突部は、円錐台状のものに限定されず、円柱状、角錐台状等、各種形状が採用可能である。
導電層としては、必ずしも樹脂製突部の全体を覆う必要は無い。前記実施の形態の各半導体パッケージに形成されるシード層も、必ずしも樹脂製突部の全体を覆う形状である必要は無い。
前述の実施の形態では、各製造方法（半導体パッケージの製造方法）における導電層の形成手法として、半導体基板上に先行して形成した金属層（シード層）上へのめっき（電解めっき）を例示したが、これに限定されず、例えば、シード層上に無電解めっきによって形成することも可能である。但し、この場合は、シード層の不要部分をエッチング等によって除去してから導電層の無電解めっき工程を行う。このエッチングの際には、無電解めっきの下地となるシード層をレジスト等によって保護しておく。
【００４３】
【発明の効果】
以上説明したように、本発明の半導体パッケージによれば、回路基板等が接続されるバンプが、樹脂製突部および樹脂製突部の周囲を覆うようにして形成されたものであるため、回路基板等との接続時にバンプに作用した応力を樹脂製突部の変形（圧縮、曲げ等の変形）によって分散、吸収することができ、回路基板等に対するバンプの接続状態を安定に維持できるとともに、接続状態の変化による抵抗値の増大、電極剥離、バンプの極端な変形等の不都合を確実に防止できる。また、回路基板等の接続時に発生する応力の吸収用の緩衝部材を設ける等の対策が不要となるから、半導体パッケージの回路基板との接続時の厚さ寸法の縮小、低コスト化が可能であり、この半導体パッケージの半導体基板に積層回路が形成されている半導体装置、この半導体パッケージのバンプに回路基板を接続した電子装置等も、小型化、低コスト化できる。
【００４４】
請求項３記載の半導体パッケージの製造方法では、半導体基板上に形成した樹脂層に開口部を形成することで、樹脂製突部とその周囲の絶縁樹脂層とを同時に形成できるから、これら樹脂製突部及び絶縁樹脂層を形成するための工程数の減少による形成時間の短縮、低コスト化を実現でき、半導体パッケージの製造能率の向上、低コスト化に有利である。
【００４５】
請求項４記載の半導体パッケージの製造方法によれば、樹脂製突部と絶縁樹脂層とを個別の工程で形成するので、絶縁樹脂層の厚さ等に影響を受けることなく樹脂製突部を形成できる。このため、樹脂製突部の寸法（特に半導体基板からの突出寸法）、形状等の自由度を向上できることから、この樹脂製突部を覆うように形成されるバンプについても、半導体基板からの突出寸法や形状等の自由度を向上できる。樹脂製突部及び絶縁樹脂層の形成樹脂の種類についても個別に選択することができ、例えば、樹脂製突部の形成樹脂として導電層やバンプの形成に有利なもの（形成時間の短縮、導電層との密着性の向上等を実現できるもの）、絶縁樹脂層として耐久性、温度安定性、強度等に優れたものなど、それぞれ適切なものを選択使用できるといった利点がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態の半導体パッケージを示す断面図である。
【図２】 図１の半導体パッケージの製造方法の工程図であって、樹脂製突部と絶縁樹脂層とを形成した状態を示す。
【図３】 図１の半導体パッケージの製造方法の工程図であって、導電層のめっき用の開口部を有するレジストを半導体基板上に形成した状態を示す。
【図４】 図１の半導体パッケージの製造方法の工程図であって、導電層を形成した状態を示す。
【図５】 本発明に係る別態様の半導体パッケージを示す断面図であって、フリップチップへの適用例を示す。
【図６】 図５の半導体パッケージの製造方法の工程図であって、半導体基板上にシード層を形成した状態を示す。
【図７】 図５の半導体パッケージの製造方法の工程図であって、導電層のめっき用の開口部を有するレジストを半導体基板上に形成した状態を示す。
【図８】 従来例の半導体パッケージの一例を示す断面図であって、半導体基板上に再配線層を有していない半導体パッケージを示す。
【符号の説明】
２０…半導体パッケージ、２１…半導体基板（シリコンウェハ）、２２…電極、２５…開口部、２６…絶縁樹脂層、２７…樹脂製突部、２８…バンプ、３０…導電層、３１…樹脂層、３２…開口部、４０…半導体パッケージ、４１…樹脂製突部、４２…導電層、４３…バンプ。

Claims (6)

  1. 半導体基板（２１）上に設けられた電極（２２）上に形成された樹脂製突部（２７、４１）と、この樹脂製突部および樹脂製突部の周囲を覆うように形成されたバンプ（２８、４３）とを有し、
    前記樹脂製突部が、導電層（３０、４２）に被覆され、
    前記バンプが、前記導電層を覆うように形成され、この導電層を介して前記電極と電気導通可能に接続されていることを特徴とする半導体パッケージ（２０、４０）。
  2. 前記導電層は、前記樹脂製突部の側面を被覆し、
    前記バンプは、前記導電層の端部を覆うように形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記半導体基板上に、開口部（２５）を有する絶縁樹脂層（２６）が形成され、
    前記電極および前記樹脂製突部が、前記開口部内に形成され、前記開口部が、前記樹脂製突部の周囲にリング状の凹所を形成しており、
    前記バンプは、前記開口部内の前記凹所に入り込んで形成されていることを特徴とする請求項１または２に記載の半導体パッケージ（２０）。
  4. 前記導電層は、銅からなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体パッケージ。
  5. 半導体基板（２１）上を該半導体基板上に設けられた電極（２２）上を含んで覆う樹脂層（３１）を形成し、この樹脂層の前記電極上に位置する部分の一部を除去してリング状の開口部（３２）を形成することで、前記電極上に突出する形状の樹脂製突部（２７）と、前記樹脂層の開口部の周囲にて前記半導体基板上を覆う絶縁樹脂層（２６）とを形成した後、前記樹脂製突部を覆う導電層（３０）を前記電極に電気導通可能に接続して形成し、この導電層を覆いリング状の開口部に入り込んで前記開口部を埋めて封止するようにバンプ（２８）を形成することを特徴とする半導体パッケージの製造方法。
  6. 半導体基板（２１）上の電極（２２）上に樹脂製突部（２７）を形成する工程と、前記樹脂製突部の形成位置を避けてその周囲を囲繞するリング状の開口部（２５）を前記電極上に有して前記半導体基板上を覆う絶縁樹脂層（２６）を形成する工程とを完了した後、前記樹脂製突部を覆う導電層（３０）を前記電極に電気導通可能に接続して形成し、この導電層を覆いリング状の開口部に入り込んで前記開口部を埋めて封止するようにバンプ（２８）を形成することを特徴とする半導体パッケージの製造方法。
JP2002355812A 2002-12-06 2002-12-06 半導体パッケージおよび半導体パッケージの製造方法 Expired - Fee Related JP4444560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002355812A JP4444560B2 (ja) 2002-12-06 2002-12-06 半導体パッケージおよび半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002355812A JP4444560B2 (ja) 2002-12-06 2002-12-06 半導体パッケージおよび半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2004193167A JP2004193167A (ja) 2004-07-08
JP4444560B2 true JP4444560B2 (ja) 2010-03-31

Family

ID=32756397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002355812A Expired - Fee Related JP4444560B2 (ja) 2002-12-06 2002-12-06 半導体パッケージおよび半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4444560B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019074A (ja) * 2005-07-05 2007-01-25 Fujikura Ltd 半導体装置およびそれを備えた電子装置、並びに半導体装置の製造方法
KR100658974B1 (ko) 2006-01-12 2006-12-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016178201A (ja) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス キャビティを備えた端部を含む、電子構成要素のための導電性部材の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad
US11652076B2 (en) 2020-01-15 2023-05-16 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Also Published As

Publication number Publication date
JP2004193167A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US7205660B2 (en) Wafer level chip scale package having a gap and method for manufacturing the same
US6787903B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US7355279B2 (en) Semiconductor device and fabrication method thereof
US8344505B2 (en) Wafer level packaging of semiconductor chips
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
TWI280641B (en) Chip structure
JP4313520B2 (ja) 半導体パッケージ
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3678239B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3866073B2 (ja) 半導体パッケージ
US8633586B2 (en) Mock bump system for flip chip integrated circuits
US7358177B2 (en) Fabrication method of under bump metallurgy structure
JP2007242783A (ja) 半導体装置及び電子装置
JP4444560B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
US7365429B2 (en) Semiconductor device and method for manufacturing the same
JP4361223B2 (ja) 半導体パッケージ
TWM629323U (zh) 覆晶封裝結構
JP2004014854A (ja) 半導体装置
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2008244218A (ja) 半導体装置
JP2020136629A (ja) 電子装置および電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070815

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees