JP4156205B2 - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents
半導体パッケージおよび半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4156205B2 JP4156205B2 JP2001076775A JP2001076775A JP4156205B2 JP 4156205 B2 JP4156205 B2 JP 4156205B2 JP 2001076775 A JP2001076775 A JP 2001076775A JP 2001076775 A JP2001076775 A JP 2001076775A JP 4156205 B2 JP4156205 B2 JP 4156205B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- post
- resin
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージおよび半導体パッケージの製造方法に係り、特に、接続時にポストに働く応力の影響を緩和して信頼性を向上できる半導体パッケージおよび半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体装置の小型化が促進されており、これに伴ってそのパッケージの小型化が注目されている。例えば、日経マイクロデバイス1998年8月号及び1999年2月号等に種々の半導体パッケージが提案されている。その中でも、特にCSPと呼ばれる半導体パッケージによるウェハレベルCSPは、パッケージの小型化及びコストの低減に高い効果を示す。このCSPは、ウェハごと樹脂封止されたパッケージである。図12は従来のCSPの構成を示す断面図である。
なお、図12は回路基板へ搭載される状態を示しており、以下の説明では図12とは上下関係が逆になっている。
【0003】
従来のCSPにおいては、ウェハ51上に複数個のAlパッド52が形成されている。また、ウェハ51の全面にAlパッド52を覆うSiN層53及びポリイミド層54が形成されている。SiN層53及びポリイミド層54には、その表面からAlパッド52まで達するビアホールが形成されている。そして、ビアホール内に導体層55が埋め込まれている。更に、ポリイミド層54上には、導体層55に接続された再配線層56が形成されている。再配線層56は、例えばCuからなる。そして、ポリイミド層54の全面に再配線層56を覆う封止樹脂層57が設けられている。封止樹脂層57の内部には、その表面から再配線層56まで達するメタルポストとしてCuポスト58が形成されている。Cuポスト58上には、バリアメタル層59が形成されており、このバリアメタル層59上に半田等のソルダボール60が形成されている。
【0004】
次に、上述のような従来のCSPの製造方法について説明する。図13(a)〜(e)は従来のCSPの製造方法を工程順に示す断面図である。なお、図13(a)〜(e)においては、再配線層及びポリイミド層等は省略している。
まず、図13(a)に示すように、表面が平坦なウェハ61を準備する。そして、図13(b)に示すように、ウェハ61上に複数個のCuポスト等のメタルポスト62をめっきにより形成する。次いで、図13(c)に示すように、全てのメタルポスト62を覆うように樹脂封止を行い、樹脂封止層63を形成する。その後、図13(d)に示すように、封止樹脂層63の表面を研磨することにより、各メタルポスト62を露出させる。そして、図13(e)に示すように、メタルポスト62上に半田等のソルダボール64を搭載する。
このようにして、前述のようなCSPが形成される。このCSPは、その後、所定の大きさにダイジングされる。
【0005】
【発明が解決しようとする課題】
ところで、一般に、半導体パッケージと回路基板等との熱膨張率は相違しているので、この熱膨張率の相違に基づく応力が半導体パッケージの端子(Cuポスト等のメタルポスト)に集中する。前述のようなCSPにおいても半田接続を用いるから、半導体パッケージと回路基板等との熱膨張率の相違に基づく応力が半導体パッケージの端子に集中しやすく、この端子に集中する応力による歪みが大きくなると、電極剥離、抵抗値の増大等の問題が生じてくる。このような問題を回避するには、例えば、半導体パッケージのウェハと基板とを直接接続せず、間に入れた緩衝部材を介して接続すること等により応力緩和を図っている。しかしながら、前記緩衝部材を利用した応力緩和では、半導体パッケージと回路基板とを接続した後の厚さ寸法が大きくなるし、構造の複雑化、コストの上昇等を回避できない。
また、ポストを大型化(通常、回路基板等の接触部分の接触面積の大型化には限界があるから、高さの大型化になる)して、応力を分散、吸収することも考えられるが、これでは、目的の高さのメタルポストを形成するためのめっき時間が非常に長くなり、半導体パッケージの製造能率を低下させてしまうため、問題を解決できない。
【0006】
本発明は、前述の課題に鑑みてなされたもので、半導体パッケージのポスト(端子)に対する回路基板等の接続に伴う応力集中を効率良く緩和でき、しかも、低コスト化、製造能率の向上を実現できる、半導体パッケージおよび半導体パッケージの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の半導体パッケージは、電極が設けられたウェハ上に形成された絶縁層と、この絶縁層の前記電極に整合する領域に形成された開口部を介して前記電極に接続された再配線層と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層と、この封止樹脂層を貫通し頂部に半田バンプが形成されたポストとを有し、前記ポストは、前記絶縁層上に形成された樹脂製突部と、この樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆し前記再配線層と前記半田バンプとに接続された導電層を有し、前記樹脂製突部上の前記導電層は、前記樹脂製突部の頂部に形成され前記半田バンプと接続された頂部導電層と、前記樹脂製突部の側面上に形成され前記頂部導電層と前記再配線層とに接続された線状の側面導電層とを有し、前記側面導電層が、湾曲又は屈曲して形成されていることを特徴とする。
【0008】
この発明では、回路基板等が半田バンプを介して接続されるポストが、樹脂製突部に導電層を形成したものであるため、接続時にポストに発生した応力を樹脂製突部の変形(圧縮、曲げ等の変形)によって分散、吸収できる。この発明では、特に、樹脂製突部に形成される導電層は、樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆するものであり、樹脂製突部の側面全体を覆ってしまうものではなく、樹脂製突部の側面に導電層が形成されない部分を残して、樹脂製突部の変形による応力の分散、吸収を充分に行えるようにした点が重要である。この構成により、緩衝部材を設けて接続時の厚さ寸法を増大させたり、ポストの大型化によりポストの形成時間の長時間化、半導体パッケージの製造能率の低下を生じさせること無く、接続時に発生する応力を効率良く分散、吸収することができる。
【0009】
請求項2記載の半導体パッケージの製造方法は、電極が設けられたウェハ上に、前記電極に整合する領域に開口部が設けられた絶縁層を形成する工程と、前記絶縁層上に樹脂製突部を形成する工程と、前記開口部を介して前記電極に接続された再配線層を形成する工程と、前記樹脂製突部の側面の一部及び頂部の少なくとも一部を被覆する導電層を前記再配線層に接続させて形成するとともに、前記樹脂製突部上の前記導電層を、前記樹脂製突部の頂部に形成され前記半田バンプと接続された頂部導電層と、前記樹脂製突部の側面上に形成され前記頂部導電層と前記再配線層とに接続された線状の側面導電層とからなるように形成し、前記側面導電層を、湾曲又は屈曲して形成する工程と、前記ウェハ、前記絶縁層及び前記再配線層を封止し、前記樹脂製突部に前記導電層が被覆されたポストを露出させる開口部を有する封止樹脂層を形成する工程と、前記封止樹脂層の開口部において前記導電層上に半田バンプを形成する工程とを有することを特徴とする。
導電層を形成する工程にて、樹脂製突部の側面の一部及び頂部の少なくとも一部を被覆する導電層を形成するには、例えば、(1)フォトリソグラフィ技術を利用して、絶縁層上のレジスト層にパターンを形成し、めっき、スパッタ、蒸着等により導電層の金属層を形成する、(2)樹脂製突部の側面に形成した導電層をレーザ加工により一部除去する、(3)樹脂製突部の側面に形成した導電層にフォトリソグラフィ技術を利用してパターンを形成し、ウェットエッチング、プラズマ加工等のドライエッチング等により、前記導電層の一部を除去する等の手法が採用可能である。
【0010】
【発明の実施の形態】
以下、本発明の1実施の形態を図面を参照して説明する。
図1は本発明に係る実施の形態の半導体パッケージ20を示す断面図、図2は図1の半導体パッケージ20のポスト7Aを示す平面図、図3はポストの他の例(符号7B)を示す平面図である。
以下、本発明に係るポスト(具体的にはポスト7A、7B、後述する別態様の半導体パッケージ30のポスト7C等)を総称する場合、「ポスト7」と称する場合がある。
なお、図1では、後述するシード層5やパッシベーション膜9の図示を省略している。
【0011】
図1から図3に示すように、半導体パッケージ20は、電極2が設けられたウェハ1上に形成された絶縁層3と、この絶縁層3の前記電極2に整合する領域に形成された開口部3aと、この開口部3aを介して前記電極2に接続された導電層である再配線層6aと、前記ウェハ1、前記絶縁層3及び前記再配線層6aを封止する封止樹脂層8と、この封止樹脂層8を貫通し頂部7aに半田バンプ11が形成されたポスト7とを有している。
ここでは、ウェハ1として、シリコンウェハを採用しており、以下「Siウェハ1」と称する場合がある。
電極2としては、各種導電性材料が採用可能であるが、ここではアルミニウム製パッドを採用している。
【0012】
前記ポスト7は、前記絶縁層3上に形成された樹脂製突部4と、この樹脂製突部4の側面4cの一部及び頂部4aの少なくとも一部を被覆し、前記再配線層6a及び前記半田バンプ11に接続された導電層160とを有している。導電層160は、半田バンプ11を介して回路基板等と電気的に接続される電極を構成するものである。
なお、ここでは、導電層160の具体的構成を、図2、図3、図10(a)、(b)、図11に例示しているが、説明の便宜上、区別のため、図2に示すものを導電層161、図3に示すものを導電層162、図10(a)、(b)に示すものを導電層163、図11に示すものを導電層164として説明する。
【0013】
図2に示す導電層161は、樹脂製突部4の頂部4a(具体的には樹脂製突部上面4b)に形成された頂部導電層6cと、この頂部導電層6cから複数方向に放射状に延びるようにして前記樹脂製突部4の側面4c上に線状に被覆された複数本の側面導電層6dとを有している。図2では、前記側面導電層6dは、樹脂製突部4の上面4bと略一致する円形の頂部導電層6cの周方向の4箇所にほぼ均等配置して形成されている。
図3に示す導電層162は、樹脂製突部4の頂部4aに形成された頂部導電層6eと、この頂部導電層6eから対向する2方向に延びるようにして前記樹脂製突部4の側面4cを被覆する2本の側面導電層6fとを有する電極を形成している。また、図3では、各側面導電層6fは、樹脂製突部4の上面4bと略一致する円形の頂部導電層6eの対向する両側から次第に末広がりに広がるように延出する扇型に形成されている。
【0014】
樹脂製突部4に形成された前記導電層161、162は、再配線層6aと半田バンプ11との間を電気的に接続する機能を果たす。導電層161、162の側面導電層6d、6fは、半田バンプ11と接続された頂部導電層6c、6eと、絶縁層3上の再配線層6aとに接続されている。側面導電層6d、6fは、樹脂製突部4の周囲と取り囲むようにして絶縁層3上にリング状に形成された再配線層6aである突部囲繞部6bと接続されている。前記突部囲繞部6bは、絶縁層3上の再配線層6aの一部を形成するものである。
【0015】
図2に示すポスト7A並びに図3に示すポスト7Bは、具体的には、円錐台状の樹脂製突部4に導電層161、162を被覆形成したものであり、これらポスト7A、7Bの頂部7aとは、樹脂製突部4の平坦な上面4b上に形成された頂部導電層6c、6eである。頂部導電層6c、6eは平坦な上面を形成しており、半田バンプ11を安定に設置することができる。
【0016】
次に、半導体パッケージの製造方法の1実施の形態を図面を参照して具体的に説明する。
図4(a)〜(c)、図5(a)〜(c)は、本発明に係る半導体パッケージ20の製造方法を工程順に示す断面図である。
【0017】
まず、図4(a)に示すように、集積回路(図示せず)及びその電極、例えば、電極2が設けられたSiウェハ1の全面(上面1aの全面。以下もウェハ1の「全面」とは、上面1a全面のことを指す)にSiNなどのパッシベーション膜9を直接形成したものを準備し、このパッシベーション膜9の電極2に整合する位置に開口部を形成し、電極2を露出させる。
【0018】
次に、図4(b)に示すように、電極2に整合する位置に開口部3aを有する樹脂製の絶縁層3を形成する。絶縁層3は、例えばポリイミド、エポキシ樹脂又はシリコーン樹脂等からなり、その厚さは、例えば5〜50μm程度である。また、絶縁層3は、例えば回転塗布法、印刷法、ラミネート法等により形成することができる。開口部3aは、例えば、樹脂層3を構成するポリイミド等の膜をウェハ1全面に成膜した後に、フォトリソグラフィ技術を利用してパターニングすることにより形成できる。
【0019】
次に、図4(c)に示すように、ウェハ1上において電極とは離れた位置に、絶縁層3上に樹脂からなる樹脂製突部4を形成する。この樹脂製突部4は、絶縁層3上に隆起した突起状であり、断面が台形状あるいは半円状等の、絶縁層3からの突出寸法が最も大きい部分である頂部4aを中央部に有する形状に形成されるものであり、ここでは円錐の頂部付近を除いて平坦な上面4bを形成した形状(円錐台状)である。
樹脂製突部4は、例えばポリイミド、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは、例えば25〜100μm程度である。また、樹脂製突部4は前述のポリイミド等の樹脂を用いた、回転塗布法(スピンコート)、印刷法、ラミネート法等により形成することができる。
【0020】
次に、図5(a)に示すように、電解めっき用の薄いシード層5をウェハ1の全面又は必要領域(後述の導電層を形成する領域)に形成する。このシード層5は、例えばスパッタ法により形成されたCu層及びCr層の積層体又はCu層及びTi層の積層体等である。また、無電解Cuめっき層であっても良く、蒸着法、塗布法又は化学気相成長(CVD)法等により形成された金属薄膜層であってもよく、これらを組み合わせても良い。
【0021】
次に、前記シード層5上にレジスト膜(図示略)を形成し、図5(b)に示すように、このレジスト膜をマスクとして露出したシード層5上に、めっき、スパッタ、蒸着等により導電層6である金属層を形成する。この導電層6は、樹脂製突部4にも形成して良い。導電層6である金属層としては、樹脂製突部4に対する被覆膜厚の安定や、被着性、膜強度等の点では、めっきにより形成されたCuめっき層等が適切であるが、これに限定されず、Cu以外の金属のめっきによリ形成しためっき層、スパッタ、蒸着等により形成された各種金属層であっても良い。
この工程により、Siウェハ1上に導電層6からなる回路パターンが形成される。導電層6の厚さは、例えば5〜50μm程度である。その後、導電層6上に、例えばNiめっき層及びAuめっき層(いずれも図示略)を形成して、後の工程で形成する半田バンプの濡れ性の向上を図ること等も可能である。
導電層6の形成後、レジスト膜を除去し、ウェハ1面上に露出している不要なシード層5をエッチング等により除去して導電層6以外の部分に絶縁層3を露出させる。
【0022】
レジスト膜には、開口部3a、樹脂製突部4及びこれらを含む領域における導電層6の形成位置に整合する開口部が、フォトリソグラフィ技術により形成される。また、レジスト膜は、例えばフィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
【0023】
絶縁層3上に形成される再配線層6a(突部囲繞部6bを含む)や、樹脂製突部4に被覆、形成される導電層160は、この工程により形成された導電層6の一部分である。但し、再配線層6aは、導電層6の形成工程に従って目的の回路パターンに形成されるものの、樹脂製突部4に被覆、形成する導電層は、必ずしも導電層6の形成と同時に目的の形状に形成することに限定されない。例えば、樹脂製突部4の一部又は全部を覆うようにして形成した導電層6の一部を除去することで目的の形状に形成しても良い。
つまり、本発明では、前記樹脂製突部4に形成する導電層6は、樹脂製突部4の側面4cの一部と、樹脂製突部4の頂部4aの少なくとも一部とを被覆するように形成する必要がある。
【0024】
前述の導電層6の形成工程に従えば、例えば、感光性のレジスト膜を用い、フォトリソグラフィ技術により、樹脂製突部4における導電層6の形成位置に整合するパターンを形成し、Cu等の金属のめっき等により導電層6を形成することで、再配線層6aとともに樹脂製突部4にも目的形状の導電層を形成する方法が採用される。
樹脂製突部4に形成した導電層6の一部を除去することで目的の形状に形成する方法としては、図6に示すように、まず、樹脂製突部4の全体を覆うように導電層6を形成した後、この導電層6の一部を、エキシマレーザ、炭酸ガスレーザ、UV−YAGレーザ等の加工用レーザを用いて除去したり、樹脂製突部4の全体を覆うように形成した導電層6にフォトリソグラフィ技術によりパターンを形成し、ウェットエッチング、プラズマ加工等のドライエッチングにより、前記導電層6の一部を除去する方法等が採用される。
図6は、図2に示す導電層161を形成する場合を示すものであるが、図3に示す導電層162についても、同様の方法により形成できる。図6、図7中仮想線は、樹脂製突部4に形成する目的の導電層161、162の形状を示すものであり、この仮想線に対応して、レーザ加工による導電層6の除去、ドライエッチング用のパターン形成並びに導電層6の除去を行うことで、樹脂製突部4に目的形状の導電層160を形成できる。
【0025】
目的形状の導電層160の形成が完了することで、目的のポスト7がウェハ1上に形成される。
【0026】
次に、図1に示すように、厚さ10〜150μm程度の表面保護用の封止樹脂層8を、少なくともポスト7の中央部を露出(平面視で、ポスト7の頂部7a上の平坦な上面の中央部が露出)するようにしてウェハ1上に形成する。封止樹脂層8としては、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等が好適に用いられる。
なお、ここでは、封止樹脂層8の具体的構成を、図1、図8、図9に例示しているが、説明の便宜上、区別のため、図1に示すものを封止樹脂層8a、図8に示すものを封止樹脂層8b、図9に示すものを封止樹脂層8cとして説明する。
【0027】
図1では、ポスト7よりも高く盛り上げるようにして形成した封止樹脂層8aを、ポスト7の平坦な上面(頂部7a上面)の周縁部上にまで形成し、その内側である開口部10にポスト7の頂部7a上面の中央部が露出されるようにしている。封止樹脂層8aの円形の開口部10の面積は、ポスト7の円形の頂部7aの面積よりも小さくなっている。
【0028】
ポスト7を露出させる開口部を有する封止樹脂層8(具体的には封止樹脂層8a〜8c)を形成する工程は、例えば、封止樹脂層8を感光性ポリイミド樹脂等の感光性樹脂から構成し、これをフォトリソグラフィ技術によりパターニングすること等が採用可能であるが、これに限定されず、各種方法が採用可能である。
【0029】
図1等に示す半導体パッケージ20に適用可能な封止樹脂層8としては、図1の封止樹脂層8aに限定されず、図8、図9に示した封止樹脂層8b、8cも採用可能である。
図8、図9に示す封止樹脂層8b、8cは、いずれも、ポスト7の頂部7aが露出されるようにしてウェハ1上を覆って封止するものである。
図8に示す封止樹脂層8bはポスト7の周囲に溝を形成した形状であり、この封止樹脂層8bには、ポスト7の外側にポスト7の円形の頂部7aの外側に同心円状に、前記ポスト頂部7aよりも面積が大きい円形の開口部10aが形成されている。封止樹脂層8bの開口部10aは、外側から内側に向かって落ち込んで、ポスト7の周囲を取り囲むようなリング状の溝を形成している。
図9に示す封止樹脂層8cは、ポスト7の頂部7a付近を除く部分を埋設、封止した形状になっている。この封止樹脂層8cの開口部10bは、ポスト7を取り囲むようになっているため、その開口面積は、ポスト7の頂部7aよりも大きいことは言うまでも無い。また、この封止樹脂層8cは、ポスト7の下部を上面として形成されており、ポスト7の傾斜された側面(樹脂製突部4の外形に対応してポスト7の側面も傾斜されている)に乗り上げた形状の薄肉部8dによってポスト7の側面下部及びその周囲を封止するようになっている。但し、封止樹脂層8cでは、ポスト7の側面下部及びその周囲を変形容易な薄肉部8dで封止してポスト7の変形を容易にすることが重要であり、ポスト7から離れた所では、その上面位置等は自由であり、例えば、上面位置がポスト7の頂部7aよりも高くなる厚さで形成することも可能である。
【0030】
封止樹脂層を形成したら、次に、ポスト7上に半田バンプ11を形成する。この半田バンプ11の形成方法としては、めっき法、印刷法、メタルジェット法、半田ボールの載置等が挙げられる。ここで、半田バンプ11と樹脂製突部4の中心同士が、平面視(ウェハ1上から見た方向)で一致していることが、応力分散の点で好ましい。具体的には、平面視で円形の半田バンプ11と、円形の樹脂製突部4の中心位置とが一致することが好ましい。
【0031】
このようにして製造された半導体パッケージのポスト7は、図5(c)等に示すように、例えば、高さが30μm程度の円錐台状の樹脂製突部4の頂部4aのほぼ全体と、側面4aの一部とを覆うようにして、シード層5と厚さ20μm程度の導電層が形成され、全体として高さが50μm程度の突起状に形成される。シード層5及びウェハ1上に形成した導電層6は、半田バンプ11と電極2との間を接続する機能を果たす。
【0032】
(ポストの別態様)
図10(a)、(b)に示す半導体パッケージ30は、図1〜図3に示すポスト7a、7bとは若干構造の異なるポスト7Cを形成したものである。前記ポスト7Cは、樹脂製突部4上に導電層163を被覆、形成したものであり、前記導電層163は、具体的には、樹脂製突部4の頂部4aのほぼ全体を覆う頂部導電層6gと、樹脂製突部4の側面4c上に前記頂部導電層6gから樹脂製突部4の下縁部に向けて真っ直ぐに延在する直線状に形成された側面導電層6hとを有する。前記側面導電層6hは、半田バンプ11と接続された頂部導電層6gと再配線層6aとに接続されている。
この半導体パッケージ30のポスト7C以外の構成は前記半導体パッケージ20と同様であり、製造方法も同様のものを採用できる。
【0033】
前記半導体パッケージ20、30では、回路基板等に対する接続、実装時に生じた応力を、柔軟性を有する樹脂製の突部4により分散するため、ウェハ1に与える歪みを緩和できる。したがって、例えば、ウェハ上に形成した非常に厚い導電層によってポストを形成して応力分散する場合に比べて、短時間でポスト7を形成することができ、半導体パッケージの製造能率の向上、低コスト化を実現できる。また、ポスト7の高さは、樹脂製突部4の高さによって簡単に調整できるといった利点もある。
【0034】
さらに、この半導体パッケージでは、ポスト7の樹脂製突部4に被覆形成される導電層160は、樹脂製突部4の頂部4aの少なくとも一部と、樹脂製突部4の側面4cの一部とに導電層(具体的には61〜63)を被覆形成した構成であり、樹脂製突部4の側面4cに導電層160が被覆されていない部分が存在することから、導電層160によって樹脂製突部4を拘束して変形しにくくしてしまうことが無く、ポスト7が変形しやすくなっている。このため、ポスト7の変形、詳細には樹脂製突部4の変形による応力分散、吸収を効率良く行え、電極剥離、抵抗値の増大等の不都合を確実に防止できるといった利点がある。
具体的には、図1、図2、図3、図10(a)、(b)に示す半導体パッケージでは、樹脂製突部4に形成された導電層160は、樹脂製突部4の側面4cではその極一部に被覆形成されているにすぎないため、例えば樹脂製突部4の全体を導電層で覆ってしまう場合に比べてポスト7が変形しやすくなっており、プリント配線板等の接続時の応力を、非常に効率良く分散、吸収することができる。
【0035】
さらに、図2に示すように、樹脂製突部4の側面4cに形成した線状の導電層(具体的には側面導電層6d)が、湾曲又は屈曲して形成されていると(図2では湾曲)、この導電層の変形性が高められるため、樹脂製突部4の変形が一層自由になり、応力の分散、吸収をさらに一層効率良く行える。図2に示す導電層161は、具体的には、樹脂製突部4の頂部4aに形成された頂部導電層6cから樹脂製突部4の側面4cに延びる複数本の側面導電層6dが、前記頂部導電層6cを中心とする螺旋状に旋回するようにして湾曲されている。したがって、例えば、回路基板等の接続時にポスト7に圧縮力が作用すると、側面導電層6dが適宜湾曲変形することでポスト7が自由に変形でき、応力の分散、吸収を効率良く行える。頂部導電層6cを中心とする螺旋状に側面導電層6dが形成されている構成により、ポスト7の上下方向(図1上下)の応力による樹脂製突部4の伸び縮みに対応して、側面導電層6dが緩やかに湾曲変形して、断線しにくいことから、信頼性が向上するといった利点もある。また、ポストの変形性能を過度に損なわず、側面導電層6dを複数本形成しても、ポストの変形による応力吸収性能を充分に確保できる。
【0036】
側面導電層の湾曲や屈曲は、図2に例示したものに限定されず、各種採用可能であるが、いずれにしても変形容易で、樹脂製突部4の変形を拘束しないものを採用する。例えば、複数本の側面導電層を、前記頂部導電層を中心とする螺旋状に旋回するようにして湾曲形成する場合、図2に示すように、全ての側面導電層を同一方向に湾曲させることに限定されず、一部の側面導電層が逆方向に湾曲する螺旋状に形成されている構成等も採用可能である。図10(a)、(b)に示す導電層163も、側面導電層を直線状では無く、湾曲又は屈曲させて形成することで、ポスト7の応力分散、吸収性能を一層向上できる。
【0037】
また、ポスト7の応力分散、吸収性能は、ウェハ1上を封止する封止樹脂層の形状によっても左右される。
例えば、図8に示す封止樹脂層8bは、ポスト7の上部を除く部分を覆うようにして形成されているため、特にポスト7上部の変形が封止樹脂層8によって拘束されず、図1に示す封止樹脂層8aに比べてポスト7が変形しやすくなっているため、ポスト7による応力分散、吸収性能を向上できる。
図9に示す封止樹脂層8cでは、ポスト7の側面に乗り上げるようにして形成された薄肉部8dによってポスト7側面を覆う形状であり、図1の封止樹脂層8aに比べて、ポスト7が変形しやすくなっており、この形状の封止樹脂層8cを採用することで、ポスト7の応力分散、吸収性能を向上できる。しかも、この封止樹脂層8cでは、薄肉部8dによってポスト7側面全体を覆ってポスト7近傍の封止を確実にすることが可能であり、また、その場合でも、変形容易な薄肉部8dによってポスト7の変形を拘束しないから、ポスト7に優れた応力分散、吸収性能を確保できる。
【0038】
上面位置をポスト7の頂部7aよりも低く形成した封止樹脂層8cでは、ポスト7の頂部7aを確実に露出させることができ、回路基板等に対するポスト7の接続状態、電気導通を確実に確保でき、信頼性を向上できる等の利点がある。
なお、図8、図9に示す封止樹脂層8b、8cは、図10(a)、(b)に示す半導体パッケージ30等、本発明に係る各種半導体パッケージに適用できることは言うまでも無い。
【0039】
例えば、図2に示すように、線状の側面導電層が樹脂製突部4の側面に形成された構成のポスト7では、側面導電層の形成位置、本数等が任意である。このため、例えば、図11に示すように、ポスト7近傍に存在する再配線層6aの位置に対応して、樹脂製突部4の側面4cに、再配線層6aと頂部導電層6iとを接続する配線の如く、線状の側面導電層6jを適宜形成することで、半田バンプ11と再配線層6aとに接続された導電層164を形成できる。つまり、ポスト7近傍に存在する再配線層6aの位置に柔軟に対応して、導電層160を形成できるので、ポスト7近傍での再配線層6aの設計、ウェハ1上でのポスト7の形成位置等の自由度が向上するといった利点がある。
【0040】
本発明に係る半導体パッケージは、ウェハ1上の導電層6(再配線層6a)上に積層回路を形成することで、これ自体で半導体装置を構成することができる。
また、この半導体パッケージは、半田バンプを回路基板に接続して、例えば電子装置に組み込まれる。電子装置とは、前記回路基板と周辺機器を組み合わせたものであり、例えば、モービルホンやパーソナルコンピュータ等である。
【0041】
なお、本発明は、前記実施の形態に限定されず、各種変更が可能である。
例えば、ウェハ上に形成するポストを形成する樹脂製突部は、円錐台状のものに限定されず、円柱状、角錐台状等、各種形状が採用可能である。また、いずれの形状の樹脂製突部に対しても、その頂部の少なくとも一部を被覆する頂部導電層と、側面の一部を被覆する側面導電層とを有する導電層を形成することで、ポストが形成される。
前記実施の形態では、ポスト7上の半田バンプ11と電極2とは、ウェハ1上に形成された導電層6(樹脂製突部4上に被覆、形成される導電層を含む)によって接続されているが、回路基板に接続されるウェハ全体の応力分布をウェハ面上にて均等とするために、電極2と接続されていないポスト7をウェハ上に分散配置するようにしても良い。
【0042】
【発明の効果】
以上説明したように、本発明の半導体パッケージによれば、回路基板等が接続されるポストが、樹脂製突部に導電層を形成したものであるため、接続時にポストに発生した応力を樹脂製突部の変形(圧縮、曲げ等の変形)によって分散、吸収するとともに、樹脂製突部に被覆形成される導電層が、樹脂製突部の側面の一部と頂部の少なくとも一部とを被覆するものであり、樹脂製突部の側面に導電層が形成されない部分を残した形状に形成するため、この導電層によって樹脂製突部の変形が拘束されず、変形しやすくなっており、樹脂製突部の変形による応力の分散、吸収を効率良く行うことができる。この構成により、回路基板等の接続時に発生する応力の吸収用の緩衝部材を設けたり、ポストを大型化する必要が無くなるから、半導体パッケージの回路基板との接続時の厚さ寸法の縮小、低コスト化が可能であり、この半導体パッケージのウェハに積層回路が形成されている半導体装置、この半導体パッケージの半田バンプに回路基板を接続した電子装置等も、小型化、低コスト化できる。
また、この半導体パッケージの製造方法では、樹脂製突部の側面の一部と頂部の少なくとも一部を被覆する形状の導電層を形成することで、応力の分散、吸収性能に優れたポストを形成できるので、応力の分散、吸収のために、金属めっきにより大型のポストを形成することに比べて、短時間かつ低コストでポストを形成でき、半導体パッケージの製造能率の向上、低コスト化を実現できる。
【0043】
請求項1記載のように、樹脂製突部の側面に形成された側面導電層が、樹脂製突部の頂部に形成された頂部導電層と再配線層とに接続された線状になっている構成では、ポストにおける側面導電層の形成位置の自由度を充分に確保できるため、ポストの周囲に存在する再配線層の位置、形状等に側面配線層の形成位置によって対応することで、この側面導電層による頂部導電層と再配線層との接続を行える。このため、ウェハ上におけるポストの形成位置、ポストの周囲の再配線層の設計等の自由度が向上するといった利点がある。
請求項1記載のように、側面導電層が湾曲又は屈曲して形成され、曲がりやすくなっていると、ポストも変形しやすくなり、ポストの応力分散、吸収性能を一層向上できる。
【図面の簡単な説明】
【図1】 本発明の1実施の形態の半導体パッケージを示す断面図である。
【図2】 図1の半導体パッケージのポストの導電層を示す平面図である。
【図3】 図1の半導体パッケージのポストの導電層の他の例を示す平面図である。
【図4】 (a)〜(c)は図1の半導体パッケージの製造方法を工程順に示す断面図である。
【図5】 (a)〜(c)は図1の半導体パッケージの製造方法の図4以降の工程を工程順に示す断面図である。
【図6】 図2の導電層の形成方法の一例を示す図であって、樹脂製突部上全体に導電層を形成した状態を示す平面図である。
【図7】 図3の導電層の形成方法の一例を示す図であって、樹脂製突部上全体に導電層を形成した状態を示す平面図である。
【図8】 本発明に係る半導体パッケージのウェハ上に形成する封止樹脂層の他の態様を示す断面図である。
【図9】 本発明に係る半導体パッケージのウェハ上に形成する封止樹脂層の他の態様を示す断面図である。
【図10】 本発明に係る半導体パッケージのポストに形成する導電層の他の態様を示す図であって、(a)は断面図、(b)はポスト近傍を示す平面図である。
【図11】 図1の半導体パッケージのポストの導電層の他の態様を示す平面図である。
【図12】 従来例のCSPを示す断面図である。
【図13】 (a)〜(e)は、図12のCSPの製造方法を工程順に示す断面図である。
【符号の説明】
1…ウェハ(Siウェハ)、2…電極(Alパッド)、3…絶縁層、3a…開口部、4…樹脂製突部、4a…頂部、4c…側面、6a…再配線層、6c,6e,6g,6i…頂部導電層、6d,6f,6h,6j…側面導電層、7,7A,7B,7C…ポスト、7a…頂部、8,8a,8b,8c…封止樹脂層、10,10a…開口部、11…半田バンプ、20,30…半導体パッケージ、160,161,162,163,164…導電層。
Claims (2)
- 電極(2)が設けられたウェハ(1)上に形成された絶縁層(3)と、この絶縁層の前記電極に整合する領域に形成された開口部(3a)を介して前記電極に接続された再配線層(6a)と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層(8、8a、8b、8c)と、この封止樹脂層を貫通し頂部(7a)に半田バンプ(11)が形成されたポスト(7、7A、7B、7C)とを有し、
前記ポストは、前記絶縁層上に形成された樹脂製突部(4)と、この樹脂製突部の側面(4c)の一部と頂部(4a)の少なくとも一部とを被覆し前記再配線層と前記半田バンプとに接続された導電層(160、161、162、163、164)を有し、
前記樹脂製突部上の前記導電層は、前記樹脂製突部の頂部に形成され前記半田バンプと接続された頂部導電層(6c、6e、6g、6i)と、前記樹脂製突部の側面上に形成され前記頂部導電層と前記再配線層とに接続された線状の側面導電層(6d、6f、6h、6j)とを有し、
前記側面導電層が、湾曲又は屈曲して形成されていることを特徴とする半導体パッケージ(20、30)。 - 電極(2)が設けられたウェハ(1)上に、前記電極に整合する領域に開口部(3a)が設けられた絶縁層(3)を形成する工程と、前記絶縁層上に樹脂製突部(4)を形成する工程と、前記開口部を介して前記電極に接続された再配線層(6a)を形成する工程と、前記樹脂製突部の側面の一部及び頂部の少なくとも一部を被覆する導電層(160、161、162、163、164)を前記再配線層に接続させて形成するとともに、前記樹脂製突部上の前記導電層を、前記樹脂製突部の頂部に形成され前記半田バンプと接続された頂部導電層(6c、6e、6g、6i)と、前記樹脂製突部の側面上に形成され前記頂部導電層と前記再配線層とに接続された線状の側面導電層(6d、6f、6h、6j)とからなるように形成し、前記側面導電層を、湾曲又は屈曲して形成する工程と、前記ウェハ、前記絶縁層及び前記再配線層を封止し、前記樹脂製突部に前記導電層が被覆されたポスト(7、7A、7B、7C)を露出させる開口部(10、10a)を有する封止樹脂層(8、8a、8b、8c)を形成する工程と、前記封止樹脂層の開口部において前記導電層上に半田バンプ(11)を形成する工程とを有することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076775A JP4156205B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体パッケージおよび半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076775A JP4156205B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体パッケージおよび半導体パッケージの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007201934A Division JP4536757B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体パッケージおよび半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280476A JP2002280476A (ja) | 2002-09-27 |
JP4156205B2 true JP4156205B2 (ja) | 2008-09-24 |
Family
ID=18933654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076775A Expired - Fee Related JP4156205B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体パッケージおよび半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4156205B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1739014B (zh) * | 2003-01-30 | 2010-05-05 | 株式会社藤仓 | 半导体压力传感器及其制造方法 |
JP4968424B2 (ja) * | 2005-08-03 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置 |
WO2009013826A1 (ja) * | 2007-07-25 | 2009-01-29 | Fujitsu Microelectronics Limited | 半導体装置 |
-
2001
- 2001-03-16 JP JP2001076775A patent/JP4156205B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280476A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3651597B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
JP3640876B2 (ja) | 半導体装置及び半導体装置の実装構造体 | |
US7235881B2 (en) | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument | |
JP3651596B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
US7981722B2 (en) | Semiconductor device and fabrication method thereof | |
US6462426B1 (en) | Barrier pad for wafer level chip scale packages | |
US7122459B2 (en) | Semiconductor wafer package and manufacturing method thereof | |
JP5387407B2 (ja) | 半導体装置 | |
JP4313520B2 (ja) | 半導体パッケージ | |
JP4361222B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JP3866073B2 (ja) | 半導体パッケージ | |
JP4361223B2 (ja) | 半導体パッケージ | |
JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2006303036A (ja) | 半導体装置 | |
JP4536757B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4462664B2 (ja) | チップサイズパッケージ型の半導体装置 | |
JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
JP4444560B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4015660B2 (ja) | 半導体装置の実装構造体 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3885890B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |