JP4536757B2 - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents
半導体パッケージおよび半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4536757B2 JP4536757B2 JP2007201934A JP2007201934A JP4536757B2 JP 4536757 B2 JP4536757 B2 JP 4536757B2 JP 2007201934 A JP2007201934 A JP 2007201934A JP 2007201934 A JP2007201934 A JP 2007201934A JP 4536757 B2 JP4536757 B2 JP 4536757B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- post
- resin
- resin protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
なお、図12は回路基板へ搭載される状態を示しており、以下の説明では図12とは上下関係が逆になっている。
図13(a)〜(e)は従来のCSPの製造方法を工程順に示す断面図である。なお、図13(a)〜(e)においては、再配線層およびポリイミド層などは省略している。
まず、図13(a)に示すように、表面が平坦なウェハ61を準備する。そして、図13(b)に示すように、ウェハ61上に複数個のCuポストなどのメタルポスト62をめっきにより形成する。
次いで、図13(c)に示すように、全てのメタルポスト62を覆うように樹脂封止を行い、樹脂封止層63を形成する。
その後、図13(d)に示すように、封止樹脂層63の表面を研磨することにより、各メタルポスト62を露出させる。
そして、図13(e)に示すように、メタルポスト62上に半田などのソルダボール64を搭載する。
このようにして、前述のようなCSPが形成される。このCSPは、その後、所定の大きさにダイジングされる。
このような問題を回避するには、例えば、半導体パッケージのウェハと基板とを直接接続せず、間に入れた緩衝部材を介して接続することなどにより応力緩和を図る方法が挙げられる。しかしながら、前記緩衝部材を利用した応力緩和では、半導体パッケージと回路基板とを接続した後の厚さ寸法が大きくなる上に、構造の複雑化、コストの上昇などを回避できない。
また、ポストを大型化(通常、回路基板などの接触部分の接触面積の大型化には限界があるから、高さの大型化になる)して、応力を分散、吸収することも考えられるが、これでは、目的の高さのメタルポストを形成するためのめっき時間が非常に長くなり、半導体パッケージの製造能率を低下させてしまうため、問題を解決できない。
導電層を形成する工程にて、樹脂製突部の側面の一部及び頂部の少なくとも一部を被覆する導電層を形成するには、例えば、(1)フォトリソグラフィ技術を利用して、絶縁層上のレジスト層にパターンを形成し、めっき、スパッタ、蒸着等により導電層の金属層を形成する、(2)樹脂製突部の側面に形成した導電層をレーザ加工により一部除去する、(3)樹脂製突部の側面に形成した導電層にフォトリソグラフィ技術を利用してパターンを形成し、ウェットエッチング、プラズマ加工等のドライエッチング等により、前記導電層の一部を除去する等の手法が採用可能である。
また、この半導体パッケージの製造方法では、樹脂製突部の側面の一部と頂部の少なくとも一部を被覆し、樹脂製突部の側面および頂部の少なくとも一部を露出する開口部を有する形状の導電層を形成することで、応力の分散、吸収性能に優れたポストを形成できるので、応力の分散、吸収のために、金属めっきにより大型のポストを形成することに比べて、短時間かつ低コストでポストを形成でき、半導体パッケージの製造能率の向上、低コスト化を実現できる。
図1は本発明に係る実施の形態の半導体パッケージ20を示す断面図、図2は図1の半導体パッケージ20のポスト7Aを示す平面図、図3はポストの他の例(符号7B)を示す平面図である。
以下、本発明に係るポスト(具体的にはポスト7A、7B、後述する別態様の半導体パッケージ30のポスト7Cなど)を総称する場合、「ポスト7」と称する場合がある。
なお、図1では、後述するシード層5やパッシベーション膜9の図示を省略している。
ここでは、ウェハ1として、シリコンウェハを採用しており、以下「Siウェハ1」と称する場合がある。
電極2としては、各種導電性材料が採用可能であるが、ここではアルミニウム製パッドを採用している。
なお、ここでは、導電層160の具体的構成を、図2、図3、図10(a)、(b)、図11に例示しているが、説明の便宜上、区別のため、図2に示すものを導電層161、図3に示すものを導電層162、図10(a)、(b)に示すものを導電層163、図11に示すものを導電層164として説明する。
図3に示す導電層162は、樹脂製突部4の頂部4aに形成された頂部導電層6eと、この頂部導電層6eから対向する2方向に延びるようにして前記樹脂製突部4の側面4cを被覆する2本の側面導電層6fとを有する電極を形成している。また、図3では、各側面導電層6fは、樹脂製突部4の上面4bと略一致する円形の頂部導電層6eの対向する両側から次第に末広がりに広がるように延出する扇型に形成されている。また、導電層162は、樹脂製突部4の側面4cおよび頂部4aの一部を露出する開口部6lを有している。
図4(a)〜(c)、図5(a)〜(c)は、本発明に係る半導体パッケージ20の製造方法を工程順に示す断面図である。
絶縁層3は、例えばポリイミド、エポキシ樹脂またはシリコーン樹脂などからなり、その厚みは、例えば、5〜50μm程度である。また、絶縁層3は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。開口部3aは、例えば、樹脂層3を構成するポリイミドなどの膜をウェハ1全面に成膜した後に、フォトリソグラフィ技術を利用してパターニングすることにより形成できる。
この樹脂製突部4は、絶縁層3上に隆起した突起状であり、断面が台形状あるいは半円状などの、絶縁層3からの突出寸法が最も大きい部分である頂部4aを中央部に有する形状に形成されるものであり、ここでは円錐の頂部付近を除いて平坦な上面4bを形成した形状(円錐台状)である。
樹脂製突部4は、例えば、ポリイミド、エポキシ樹脂、シリコーン樹脂などからなり、その厚みは、例えば、25〜100μm程度である。また、樹脂製突部4は前述のポリイミドなどの樹脂を用いた、回転塗布法(スピンコート)、印刷法、ラミネート法などにより形成することができる。
このシード層5は、例えば、スパッタ法により形成されたCu層およびCr層の積層体またはCu層およびTi層の積層体などである。また、無電解Cuめっき層であってもよく、蒸着法、塗布法または化学気相成長(CVD)法などにより形成された金属薄膜層であってもよく、これらを組み合わせてもよい。
この導電層6は、樹脂製突部4にも形成してよい。導電層6である金属層としては、樹脂製突部4に対する被覆膜厚の安定や、被着性、膜強度などの点では、めっきにより形成されたCuめっき層などが適切であるが、これに限定されず、Cu以外の金属のめっきによリ形成しためっき層、スパッタ、蒸着などにより形成された各種金属層であってもよい。
この工程により、Siウェハ1上に導電層6からなる回路パターンが形成される。
導電層6の厚さは、例えば、5〜50μm程度である。
その後、導電層6上に、例えばNiめっき層およびAuめっき層(いずれも図示略)を形成して、後の工程で形成する半田バンプの濡れ性の向上を図ることなども可能である。
導電層6の形成後、レジスト膜を除去し、ウェハ1面上に露出している不要なシード層5をエッチングなどにより除去して導電層6以外の部分に絶縁層3を露出させる。
つまり、本発明では、前記樹脂製突部4に形成する導電層6は、樹脂製突部4の側面4cの一部と、樹脂製突部4の頂部4aの少なくとも一部とを被覆し、樹脂製突部4の側面4cの一部および頂部4aの一部を露出する開口部6kを有するように形成する必要がある。
樹脂製突部4に形成した導電層6の一部を除去することで目的の形状に形成する方法としては、図6に示すように、まず、樹脂製突部4の全体を覆うように導電層6を形成した後、この導電層6の一部を、エキシマレーザ、炭酸ガスレーザ、UV−YAGレーザなどの加工用レーザを用いて除去したり、樹脂製突部4の全体を覆うように形成した導電層6にフォトリソグラフィ技術によりパターンを形成し、ウェットエッチング、プラズマ加工などのドライエッチングにより、前記導電層6の一部を除去する方法などが採用される。
図6は、図2に示す導電層161を形成する場合を示すものであるが、図3に示す導電層162についても、同様の方法により形成できる。図6、図7中、仮想線は、樹脂製突部4に形成する目的の導電層161、162の形状を示すものであり、この仮想線に対応して、レーザ加工による導電層6の除去、ドライエッチング用のパターン形成並びに導電層6の除去を行うことで、樹脂製突部4に目的形状の導電層160を形成できる。
封止樹脂層8としては、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などが好適に用いられる。
なお、ここでは、封止樹脂層8の具体的構成を、図1、図8、図9に例示しているが、説明の便宜上、区別のため、図1に示すものを封止樹脂層8a、図8に示すものを封止樹脂層8b、図9に示すものを封止樹脂層8cとして説明する。
図8、図9に示す封止樹脂層8b、8cは、いずれも、ポスト7の頂部7aが露出されるようにしてウェハ1上を覆って封止するものである。
図8に示す封止樹脂層8bはポスト7の周囲に溝を形成した形状であり、この封止樹脂層8bには、ポスト7の外側にポスト7の円形の頂部7aの外側に同心円状に、前記ポスト頂部7aよりも面積が大きい円形の開口部10aが形成されている。封止樹脂層8bの開口部10aは、外側から内側に向かって落ち込んで、ポスト7の周囲を取り囲むようなリング状の溝を形成している。
この半田バンプ11の形成方法としては、めっき法、印刷法、メタルジェット法、半田ボールの載置などが挙げられる。
ここで、半田バンプ11と樹脂製突部4の中心同士が、平面視(ウェハ1上から見た方向)で一致していることが、応力分散の点で好ましい。具体的には、平面視で円形の半田バンプ11と、円形の樹脂製突部4の中心位置とが一致することが好ましい。
シード層5およびウェハ1上に形成した導電層6は、半田バンプ11と電極2との間を接続する機能を果たす。
図10(a)、(b)に示す半導体パッケージ30は、図1〜図3に示すポスト7a、7bとは若干構造の異なるポスト7Cを形成したものである。前記ポスト7Cは、樹脂製突部4上に導電層163を被覆、形成したものであり、前記導電層163は、具体的には、樹脂製突部4の頂部4aのほぼ全体を覆う頂部導電層6gと、樹脂製突部4の側面4c上に前記頂部導電層6gから樹脂製突部4の下縁部に向けて真っ直ぐに延在する直線状に形成された側面導電層6hとを有する。前記側面導電層6hは、半田バンプ11と接続された頂部導電層6gと再配線層6aとに接続されている。
この半導体パッケージ30のポスト7C以外の構成は、前記半導体パッケージ20と同様であり、製造方法も同様のものを採用できる。
具体的には、図1、図2、図3、図10(a)、(b)に示す半導体パッケージでは、樹脂製突部4に形成された導電層160は、樹脂製突部4の側面4cではその極一部に被覆形成されているにすぎないため、例えば、樹脂製突部4の全体を導電層で覆ってしまう場合に比べてポスト7が変形しやすくなっており、プリント配線板などの接続時の応力を、非常に効率良く分散、吸収することができる。
図2に示す導電層161は、具体的には、樹脂製突部4の頂部4aに形成された頂部導電層6cから樹脂製突部4の側面4cに延びる複数本の側面導電層6dが、前記頂部導電層6cを中心とする螺旋状に旋回するようにして湾曲されている。したがって、例えば、回路基板などの接続時にポスト7に圧縮力が作用すると、側面導電層6dが適宜湾曲変形することでポスト7が自由に変形でき、応力の分散、吸収を効率良く行える。頂部導電層6cを中心とする螺旋状に側面導電層6dが形成されている構成により、ポスト7の上下方向(図1上下)の応力による樹脂製突部4の伸び縮みに対応して、側面導電層6dが緩やかに湾曲変形して、断線しにくいことから、信頼性が向上するといった利点もある。また、ポストの変形性能を過度に損なわず、側面導電層6dを複数本形成しても、ポストの変形による応力吸収性能を充分に確保できる。
図10(a)、(b)に示す導電層163も、側面導電層を直線状ではなく、湾曲または屈曲させて形成することで、ポスト7の応力分散、吸収性能を一層向上できる。
例えば、図8に示す封止樹脂層8bは、ポスト7の上部を除く部分を覆うようにして形成されているため、特にポスト7上部の変形が封止樹脂層8によって拘束されず、図1に示す封止樹脂層8aに比べてポスト7が変形しやすくなっているため、ポスト7による応力分散、吸収性能を向上できる。
図9に示す封止樹脂層8cでは、ポスト7の側面に乗り上げるようにして形成された薄肉部8dによってポスト7側面を覆う形状であり、図1の封止樹脂層8aに比べて、ポスト7が変形しやすくなっており、この形状の封止樹脂層8cを採用することで、ポスト7の応力分散、吸収性能を向上できる。しかも、この封止樹脂層8cでは、薄肉部8dによってポスト7側面全体を覆ってポスト7近傍の封止を確実にすることが可能であり、また、その場合でも、変形容易な薄肉部8dによってポスト7の変形を拘束しないから、ポスト7に優れた応力分散、吸収性能を確保できる。
なお、図8、図9に示す封止樹脂層8b、8cは、図10(a)、(b)に示す半導体パッケージ30など、本発明に係る各種半導体パッケージに適用できることは言うまでもない。
また、この半導体パッケージは、半田バンプを回路基板に接続して、例えば、電子装置に組み込まれる。電子装置とは、前記回路基板と周辺機器を組み合わせたものであり、例えば、モービルホンやパーソナルコンピュータなどである。
例えば、ウェハ上に形成するポストを形成する樹脂製突部は、円錐台状のものに限定されず、円柱状、角錐台状など、各種形状が採用可能である。また、いずれの形状の樹脂製突部に対しても、その頂部の少なくとも一部を被覆する頂部導電層と、側面の一部を被覆する側面導電層とを有する導電層を形成することで、ポストが形成される。
前記実施の形態では、ポスト7上の半田バンプ11と電極2とは、ウェハ1上に形成された導電層6(樹脂製突部4上に被覆、形成される導電層を含む)によって接続されているが、回路基板に接続されるウェハ全体の応力分布をウェハ面上にて均等とするために、電極2と接続されていないポスト7をウェハ上に分散配置するようにしてもよい。
Claims (3)
- 電極(2)が設けられたウェハ(1)上に形成された絶縁層(3)と、この絶縁層の前記電極に整合する領域に形成された開口部(3a)を介して前記電極に接続された再配線層(6a)と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層(8、8a、8b、8c)と、この封止樹脂層を貫通し頂部(7a)に半田バンプ(11)が形成されたポスト(7、7A、7B、7C)とを有し、
前記ポストは、前記絶縁層上に形成された樹脂製突部(4)と、この樹脂製突部の側面(4c)の一部と頂部(4a)の少なくとも一部とを被覆し、前記再配線層と前記半田バンプとに接続された導電層(160、161、162、163、164)を有し、前記導電層は前記樹脂製突部の側面および頂部の少なくとも一部を露出する開口部(6k、6l)を有することを特徴とする半導体パッケージ(20、30)。 - 前記導電層は、前記樹脂製突部の頂部に形成された頂部導電層(6c、6e)と、この頂部導電層から複数方向に放射状に延びるようにして前記樹脂製突部の側面上に被覆された複数本の側面導電層(6d、6f)とを有することを特徴とする請求項1に記載の半導体パッケージ。
- 電極(2)が設けられたウェハ(1)上に、前記電極に整合する領域に開口部(3a)が設けられた絶縁層(3)を形成する工程と、前記絶縁層上に樹脂製突部(4)を形成する工程と、前記開口部を介して前記電極に接続された再配線層(6a)を形成する工程と、前記樹脂製突部の側面の一部及び頂部の少なくとも一部を被覆するとともに、前記樹脂製突部の側面および頂部の少なくとも一部を露出する開口部(6k、6l)を有する導電層(160、161、162、163、164)を前記再配線層に接続させて形成する工程と、前記ウェハ、前記絶縁層及び前記再配線層を封止し、前記樹脂製突部に前記導電層が被覆されたポスト(7、7A、7B、7C)を露出させる開口部(10、10a)を有する封止樹脂層(8、8a、8b、8c)を形成する工程と、前記封止樹脂層の開口部において前記導電層上に半田バンプ(11)を形成する工程とを有することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007201934A JP4536757B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体パッケージおよび半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007201934A JP4536757B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体パッケージおよび半導体パッケージの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076775A Division JP4156205B2 (ja) | 2001-03-16 | 2001-03-16 | 半導体パッケージおよび半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007295010A JP2007295010A (ja) | 2007-11-08 |
JP4536757B2 true JP4536757B2 (ja) | 2010-09-01 |
Family
ID=38765224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007201934A Expired - Fee Related JP4536757B2 (ja) | 2007-08-02 | 2007-08-02 | 半導体パッケージおよび半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4536757B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140041975A (ko) * | 2012-09-25 | 2014-04-07 | 삼성전자주식회사 | 범프 구조체 및 이를 포함하는 전기적 연결 구조체 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191572A (ja) * | 1997-12-26 | 1999-07-13 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JP2000058706A (ja) * | 1998-08-13 | 2000-02-25 | Nec Kyushu Ltd | Bga型半導体装置とその製造方法 |
JP2000174078A (ja) * | 1998-12-08 | 2000-06-23 | Advantest Corp | プローブカード及びその製造方法 |
JP2000353716A (ja) * | 1999-06-14 | 2000-12-19 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール |
WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
JP2001085560A (ja) * | 1999-09-13 | 2001-03-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2001332653A (ja) * | 2000-05-25 | 2001-11-30 | Sharp Corp | 半導体装置 |
-
2007
- 2007-08-02 JP JP2007201934A patent/JP4536757B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11191572A (ja) * | 1997-12-26 | 1999-07-13 | Matsushita Electron Corp | 半導体装置とその製造方法 |
JP2000058706A (ja) * | 1998-08-13 | 2000-02-25 | Nec Kyushu Ltd | Bga型半導体装置とその製造方法 |
JP2000174078A (ja) * | 1998-12-08 | 2000-06-23 | Advantest Corp | プローブカード及びその製造方法 |
JP2000353716A (ja) * | 1999-06-14 | 2000-12-19 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール |
WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
JP2001085560A (ja) * | 1999-09-13 | 2001-03-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2001332653A (ja) * | 2000-05-25 | 2001-11-30 | Sharp Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007295010A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3651597B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
JP3640876B2 (ja) | 半導体装置及び半導体装置の実装構造体 | |
JP3651596B2 (ja) | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 | |
JP5387407B2 (ja) | 半導体装置 | |
JP4313520B2 (ja) | 半導体パッケージ | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
JP2006303408A (ja) | 電子装置及びその製造方法 | |
JP2012028708A (ja) | 半導体装置 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP4361222B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
US9281234B2 (en) | WLCSP interconnect apparatus and method | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3866073B2 (ja) | 半導体パッケージ | |
JP4361223B2 (ja) | 半導体パッケージ | |
JP5245209B2 (ja) | 半導体装置及びその製造方法 | |
JP2007242783A (ja) | 半導体装置及び電子装置 | |
JP2006303036A (ja) | 半導体装置 | |
JP4536757B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP4444560B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP5924466B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4015660B2 (ja) | 半導体装置の実装構造体 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5082333B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |