JP2006303408A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2006303408A
JP2006303408A JP2005212858A JP2005212858A JP2006303408A JP 2006303408 A JP2006303408 A JP 2006303408A JP 2005212858 A JP2005212858 A JP 2005212858A JP 2005212858 A JP2005212858 A JP 2005212858A JP 2006303408 A JP2006303408 A JP 2006303408A
Authority
JP
Japan
Prior art keywords
wiring
substrate
chip
electronic device
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005212858A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005212858A priority Critical patent/JP2006303408A/ja
Priority to US11/200,302 priority patent/US20060049527A1/en
Priority to TW094127049A priority patent/TW200610080A/zh
Priority to EP05018890A priority patent/EP1635387A1/en
Priority to KR1020050083592A priority patent/KR100734708B1/ko
Publication of JP2006303408A publication Critical patent/JP2006303408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】 基板上に形成された配線と、この基板に段差を介して接続するような配線を形成する際に、これら配線の接続部分の断線を防止し、その接続信頼性を向上した電子装置、及びその製造方法を提供する。
【解決手段】 第１の配線２０が形成された基板５上に台座１０が設けられ、台座１０上に第２の配線２５が形成され、第２の配線２５は第１の配線２０と基板５上で接続している。そして、台座１０の端面の少なくとも一部は、前記基板５の上面に対して鋭角をなす傾斜面１０ａとなっている。また、台座１０上には、他の部品３０が設けられていて、他の部品３０は第２の配線２５に接続されてなる。
【選択図】 図１

Description

本発明は、電子装置及びその製造方法に関する。
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて超小型・超高性能の電子部品（ＭＥＭＳ素子）を製造する研究・開発が盛んに行われている。ＭＥＭＳ技術を用いた電子部品は多岐に亘るが、その一種として例えば、インクジェットプリンタを構成するインクジェットヘッド等が知られている。ところで、ＭＥＭＳ技術で製造された電子部品（電子装置）及び、ＭＥＭＳ技術以外で製造された電子部品では、電子部品を構成する基板の面積上の制約やその他の理由により、基板上に形成されている基板配線と、基板上に実装する半導体チップ等の部品の端子部とを、基板面上で直接接続できない場合がある。
例えば、側面に接続端子の端部が露出する半導体チップを、基板上に実装する場合、接続端子をこの基板の配線と直接接触させることは難しい。
そこで、半導体チップの側面上に、前記接続端子と接続する配線を半導体チップの上面まで引き回し、この配線と基板上に設けられている基板配線とを接続することで、半導体チップの接続端子と基板の基板配線とを、配線を介して導通する技術がある（例えば、特許文献１参照）。
米国特許第６６４６２８９号明細書
しかしながら、半導体チップの側面に露出している接続端子と、この側面上に形成した配線との接続部分は線状となり、したがって前記接続端子と配線とは線接触した状態となってしまう。よって、外部応力や曲げ等の力が加わった際に、前記接続端子部と基板配線との接続部に断線が発生しやすくなるなど、接続信頼性に問題があった。
ところで、基板上に直接半導体チップ等を実装できない場合には、基板上に台座などによる段差を設け、この段差上に半導体チップを設ける方法が考えられる。
本発明は前記事情に鑑みてなされたもので、基板上に形成された配線と、この基板に段差を介して接続するような配線を形成する際に、これら配線の接続部分の断線を防止し、その接続信頼性を向上するとともに、配線間の接続工程を簡略化した、電子装置、及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の電子装置では、第１の配線が形成された基板上に台座が設けられ、前記台座上に第２の配線が形成され、前記第２の配線は前記第１の配線と前記基板面上で接続していることを特徴とする。
このような電子装置によれば、台座上に形成された第２の配線と基板上に形成された第１の配線とは、基板上で接続されていて、前記第１の配線と前記第２の配線との接続部は基板面上で面接触によって接続するので、第１の配線と第２の配線とを確実に導通させることができる。また、第１の配線と第２の配線との接続部が面で接続するので、接続部の強度を増すことができ、例えば、曲げや落下等によって、接合部に外部から力が加わった場合に接合部の断線を防止して、第１の配線と第２の配線との接続信頼性を向上でき、この接合部を備えた電子装置の信頼性を向上することができる。
また、前記台座の端面の少なくとも一部は、前記基板の上面に対して傾斜面となっているのが好ましい。
このようにすれば、特に前記傾斜面上に第２の配線を引き回すことにより、第２の配線が鋭く曲がることによる断線を防止することができ、電子装置の信頼性を向上することができる。
また、前記傾斜面は鋭角をなす傾斜面となっているのが好ましい。
このようにすれば、台座の端面と基板の上面との勾配を緩やかにし、第２の配線の鋭く曲がることでの断線をより確実に防止することができる。
また、前記台座上には、他の部品が設けられていて、該他の部品は前記第２の配線に接続されてなることが好ましい。
このようにすれば、台座上に設けられた他の部品が第２の配線に接続しているので、第２の配線を介して基板上の第１の配線と導通するようになる。よって、例えば、基板の制約から他の部品を基板に段差を設けた位置に配置する必要がある場合に、本発明を採用すれば、基板上の第１の配線と、台座上の第２の配線を介して他の部品と基板とを導通できる。
また、前記第２の配線は、前記他の部品の上面に接続されていてもよい。
このようにすれば、台座の上に他の部品を設けた後に、第２の配線を形成すると同時に、他の部品と第２の配線との接合を行うことができるので、電子装置の製造工程を簡略化できる。
また、前記他の部品が、ＩＣチップであることが好ましい。
このようにすれば、基板の制約がある場合でも、基板とＩＣチップとの間に段差を設けてＩＣチップを実装できるので、ＩＣチップを高密度実装することができ、電子装置を小型化することができる。
また、前記電子装置において、前記台座は、複数の台座が積層されてなることが好ましい。
このようにすれば、台座が複数段の構造となっているので、電子装置自体を多段構造とすることができる。
本発明の電子装置では、第１の配線が形成された基板上に他の部品が設けられ、該他の部品の上面には第２の配線が形成され、該第２の配線は、前記第１の配線と前記基板面上で接続していることを特徴とする。
本発明の電子装置によれば、他の部品上に形成された第２の配線と基板上に形成された第１の配線とは、基板上で接続されていて、前記第１の配線と前記第２の配線との接続部は基板面上で面接触により接続しているので、第１の配線と第２の配線とを確実に導通できる。よって、前記第１の配線と前記第２の配線との接続部が面で接続しているので、接続部の強度を増すことができ、接続信頼性が高い接合部を備えることで電子装置の信頼性を向上することができる。
また、例えば前記他の部品が、半導体装置である場合、前記第２の配線を形成することで、半導体装置の端子面（上面）との配線接続、及び前記第１の配線との接続を同一工程で行っているので、半導体装置に接続する配線線形成工程を簡略化することができる。
前記電子装置においては、前記他の部品が、ＩＣチップであることが好ましい。
このようにすれば、基板の制約がある場合でも、ＩＣチップと基板との間に段差を設けてＩＣチップを実装できるので、ＩＣチップを高密度実装することができ、電子装置を小型化することができる。
本発明の電子装置の製造方法では、基板上に第１の配線と台座とを形成する工程と、前記基板上に、該基板上にて前記第１の配線と接続し、かつ前記台座上にまで引き回された状態に第２の配線を形成する工程と、を備えたことを特徴とする。
このような電子装置の製造方法によれば、基板上に第１の配線を形成した後に第２の配線を第１の配線の上に形成し、第１の配線と第２の配線とは確実に導通する。また、前記第１の配線と第２の配線との接合部は基板上で面で接続しているので、接続部の強度を増すことができる。
よって、例えば、曲げや落下等による接合部に外部から力が加わった場合に、接合部の断線を防止することで接続信頼性を向上した電子装置を得ることができる。
また、前記台座の端面の少なくとも一部は、前記基板の上面に対して傾斜面となっているのが好ましい。
このようにすれば、特に前記傾斜面上に第２の配線を引き回すことによって、台座と基板との間に生じる段差を小さくすることができ、第２の配線が鋭く曲がることによる断線を防止でき、電子装置の信頼性を向上することができる。
また、例えば、スパッタリングによって導電材料を塗布し、フォトレジストを露光して第２の配線を形成する場合には、前記台座上の端面が傾斜面となっていることで、露光のピント調節を容易にすることができる。したがって、基板上と台座との上面とを確実に接続した第２の配線を形成できる。
また、前記傾斜面は鋭角をなす傾斜面となっているのが好ましい。
このようにすれば、台座と基板の上面との間の勾配が緩くなるので、第２の配線が鋭く曲がることでの断線を確実に防止でき、電子装置の信頼性を向上することができる。
また、前記台座上には、他の部品が設けられていて、該他の部品は前記第２の配線に接続されていることが好ましい。
このようにすれば、台座上に設けられた他の部品は第２の配線に接続しているので、第２の配線を介して基板上の第１の配線と確実に導通することができる。よって、基板と他の部品との間に段差を設けて導通させる際に、本発明を採用すれば、第２の配線を介して基板上の第１の配線と他の部品とを導通させることができる。
また、上記電子装置の製造方法では、前記台座上に他の部品を設ける工程を更に有し、前記第２の配線を形成する工程において、前記第２の配線を前記他の部品の上面に接続することが好ましい。
このようにすれば、台座上に他の部品を設けた後に、他の部品の上面と接続する第２の配線を形成するようになる。よって、第２の配線の形成と、他の部品との接合とを同時に行うことができ、電子装置の製造工程を簡略化できる。
また、前記他の部品は、ＩＣチップであることが好ましい。
このようにすれば、基板の制約がある場合でも、基板とＩＣチップとの間に段差を設けてＩＣチップを実装できるので、ＩＣチップを高密度実装することができ、電子装置を小型化することができる。
また、前記ＩＣチップの側方の少なくとも一部には絶縁部が設けられていて、該絶縁部の端面は台座の上面に対して傾斜面となっていることが好ましい。
このようにすれば、ＩＣチップの側部には絶縁部が形成されているので、第２の配線がＩＣチップの端子部分以外では絶縁された状態となり、ＩＣチップの側部でのショートを防止することができる。
また、前記絶縁部は傾斜面を備えているので、特に、第２の配線を前記傾斜面上を引き回すことで、第２の配線が鋭く曲がることによる断線を防止することができる。したがって、第２の配線を介して基板上の第１の配線とＩＣチップとを確実に接続することで、電子装置の信頼性を向上できる。
また、例えば、前述したようにスパッタリングやフォトレジストを露光して第２の配線を形成する場合には傾斜面上で露光のピント調節が容易となって第２の配線を形成することが容易となる。
また、前記傾斜面は鋭角をなす傾斜面となっていることが好ましい。
このようにすれば、傾斜面の勾配が緩くなって第２の配線の断線をより確実に防止できる。
（電子装置）
以下、本発明について詳しく説明する。
図１は、本発明の電子装置の製造方法を用いて製造された電子装置を説明する図であって、図２のＡ−Ａ線矢視による側断面図である。図１中符号１は、本発明の電子装置である。図２は、本発明の電子装置１を説明するための、一部（後述する樹脂３５）を透視した平面図である。
図１に示すように、電子装置１は、例えば、Ｓｉからなる基板５と、この基板の上に形成された台座１０とを備えている。前記台座１０は、例えば、Ｓｉ、セラミクス等の材料からなる板状のものである。また、前記台座１０は、有機基板、電子部品等からなる他の部品であってもよい。
本実施形態においては、前記台座１０は、基板５と同じ材料であるＳｉから形成されたものが好ましい。なぜならば、前記基板５と台座１０とで材料が違うものを用いた場合に、熱膨張係数の違いによって応力等の影響を少なくするためである。また、台座１０の高さとしては、４００μｍのものを用いた。そして、前記台座１０は、接着剤等からなる接着層１２によって基板５上に貼り付けられたものとなっている。なお、基板５上に台座１０を貼り付ける方法としては、接着剤からなる接着層１２を使用しない、例えば、常温接合又は原子間接合等により貼り付けることも可能である。また、本発明の電子装置１は、基板５上に他の部品を設ける際に、基板５と他の部品との間に高さの差が必要な場合に用いることを想定している。
前記基板５上には、周辺回路（図示せず）等に接続されていて、例えば、メッキ等からなる配線パターンを構成する第１の配線２０が形成されている。前記台座１０上には、前記第１の配線２０に電気的に接続される第２の配線２５が形成されていて、前記基板５上で第１の配線２０と第２の配線２５とが、電気的に接続されたものとなっている。前記第２の配線２５は、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法等により形成されたものである。
台座１０の端面は、基板５の上面に対して傾斜面１０ａとなっていて、前記傾斜面１０ａは前記基板５の上面に対して鋭角（０度より大きく９０度未満の角度）となっている。
詳細には、面方位が（１１０）のＳｉを用いて異方性エッチング処理により台座１０を形成した場合、台座１０の傾斜面１０ａは基板５の上面に対して５４．３度となる。
なお、本発明において台座１０の端面とは、台座１０の外周面、及び台座１０上に開口部が形成されている場合には、前記開口部の内側の面を含むものである。
そして、基板５上の第１の配線２０に接続された第２の配線２５は、前記傾斜面１０ａ上を通って、台座１０の上面側にまで引き回されるように形成されている。接着層１２の下にも第１の配線２０が形成されていても良い。また、前記傾斜面１０ａは、その傾斜角度が小さいことが望ましい。なお、前記傾斜面１０ａ上に配線が形成できれば良いので、スパッタ条件やフォト条件によっては、傾斜面１０ａの傾斜角度は垂直に近くても良く、台座１０が、薄ければ、垂直（９０度）でも構わない。さらに、第２の配線２５を例えばＣＶＤ法により形成する場合には、台座１０の傾斜面１０ａを基板５の上面に対して鈍角（９０度より大きく１８０度より小さい角度）に形成することも可能である。
前記台座１０上には、ＩＣチップ３０（他の部品）が設けられている。
なお、台座１０上に形成される他の部品が、本実施形態のようにＩＣチップ３０である場合に、電子装置１を半導体装置ということができる。
前記ＩＣチップ３０の第１の面３２上には、図２に示すように複数の電極３４が形成されている。第１の面３２は四辺形（例えば矩形）であってもよい。複数の電極３４は、第１の面３２の周縁部（端部）に形成されていてもよい。例えば、複数の電極３４は、第１の面３２の四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。少なくとも１つの電極３４が、第１の面３２の中央部に配置されていてもよい。
図１に示したように、第１の面３２には、少なくとも１層からなる電気的絶縁膜であるパッシベーション膜１６が形成されている。パッシベーション膜１６は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよいし、樹脂層単独で形成してもよい。パッシベーション膜１６には、電極３４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、電極３４の少なくとも中央部（第２の配線２５と接続される部分）を避けて形成されている。また、電極３４の端部にパッシベーション膜１６が載っていてもよいし、パッシベーション膜１６が第１の面３２の全面を覆っていてもよい。
図２に示したように、前記電極３４と前記第２の配線２５とが接触することで電気的に接続されたものとなっている。また、前記第１の配線２０と前記第２の配線２５との接続部は、面で接続した状態となっている。
図１に示したように、第１の配線２０と第２の配線２５の接続部及び、ＩＣチップ３０上には、例えば、エポキシ、シリコーン樹脂等からなる樹脂３５によって覆われていて、外部の衝撃や湿気等から保護されている。
また、本実施の形態では台座１０及び基板５は絶縁性を有している前提で記載されているが、それらの表面絶縁性が不足する場合、又は絶縁性がない場合には台座１０上、及び基板５上で配線形成面に予め絶縁層を形成しておくことが望ましい。具体的には、酸化膜、窒化膜、樹脂などを好適な方法（例えば、スパッタ、スピンコートなど）で形成するようにしても良い。
なお、図１、及び図２中においては、ＩＣチップ３０の電極３４側を下側（フェイスダウン）に向けて台座１０上に実装した、所謂フェースダウン方式による場合を示しているが、前記電極３４側を上側に向けて、この電極３４と第２の配線２５とをＡｕ，Ａｌ等のワイヤーによって接続するワイヤーボンディング方式を採用しても良い。
（電子装置の製造方法）
次に、図３（ａ）〜（ｄ）を用いて、本発明の電子装置１の製造方法について説明する。
図３（ａ）に示すように、前述したようにＳｉからなる台座１０に、後述する第２の配線２５の形成を容易にするためのＶ溝１１を形成する。前記Ｖ溝１１の形成方法としては、異方性エッチングや、機械的にダイシングの斜め形状（ベベルカット）のブレードを使用して形成する。前記台座１０をＶ溝１１の底部で２つに分離した後、一方の傾斜面１０ａを備えた台座１０を利用する。なお、樹脂などが収縮することで形成されたテーパー面を利用してもよい。さらに、必要に応じ前述の絶縁膜形成処理を施しても良い。また、台座１０の端部は、垂直又は鋭角の傾斜面１０ａではなく、鈍角の傾斜面１０ａとなるように形成してもよい。
次に、図３（ｂ）に示すように、前記基板５上に、Ｃｕ、Ｎｉ−ｐ又はＡｕ等の材料を用いて、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により第１の配線２０を形成する。なお、前記第１の配線２０は、予め基板５上に形成されていてもよい。また、前記第１の配線２０は、スパッタリングや、基板５上に貼り付けられた金属箔をエッチングすることによって形成してもよい。配線形成前に基板上にも必要に応じ、予め前述の絶縁膜形成処理を施しても良い。
基板５上に前記台座１０を位置あわせをして、接着層１２を介して貼り付ける。また、接着層１２の代わりに、台座１０上に予め貼られたシート状接着剤を用いてもよいし、合金などによる金属拡散接合、溶融、ロウ付等による接着以外の固定方法を用いてもよい。
次に、図３（ｃ）に示すように、基板５上に、前記第１の配線２０と接続し、かつ台座１０上にまで引き回された第２の配線２５を形成する。
始めに、スパッタリングによって、第１の配線２０及び台座１０上を覆うようにして、第２の配線の材料となる金属膜を形成する。金属膜としては、導電性が優れた種々の材料を用いることができる。例えば、金属膜に２層のものを用いる場合は、１層目は、密着強度の優れたＴｉ、Ｗ、Ｔｉ−Ｗ、Ｎｉ、Ｃｒ等を用い、２層目は、抵抗率の低いＣｕ、Ａｌ、Ａｕ等を用いる。また、Ａｌを用いることで、単層の金属膜を形成するようにしてもよい。基板５や台座１０にシリコンを用いる場合は、特に前述の金属種とのマッチングが優れている。
なお、スパッタリングを行う前に、プラズマ処理を行うことで金属膜の密着性を増すようにしてもよい。
次に、金属膜上に全面にフォトレジストを塗布する。フォトレジストを塗布する際は、基板５と台座１０との接続部上にもフォトレジストを塗布する必要があり、凹凸が大きくなってしまう。そこで、本発明においてはスプレーコート法を用いることでフォトレジストを塗布することが望ましい。もちろん、公知の他の方法でも構わない。
その後、フォトレジストを熱処理によって硬化させ、更に、露光処理及び現像処理を施すことにより所望のパターンの第２の配線２５を形成する。このとき、前記第２の配線２５は、基板５上の第１の配線２０と基板５上で重なるように形成されているので、前記第１の配線２０と、前記第２の配線２５とは面で接触するようになっている。また、台座１０の端面には、傾斜面１０ａが形成されていると、前記傾斜面１０ａがスパッタリングターゲット方向を向き、スパッタリングの付きまわり性が向上するので膜厚が安定し、塗布されたフォトレジストが全面に露光されるので安定的に露光することができる。
よって、第２の配線２５は、前記傾斜面１０ａによって基板５上と台座１０上との間を安定して接続することができる。
このようにして、前記第１の配線２０と接続し、かつ台座１０上にまで引き回された第２の配線２５が形成される。
次に、図３（ｄ）に示すように、第２の配線２５上に、ＩＣチップ３０を実装する。前記ＩＣチップ３０に形成されている電極３４と、第２の配線２５に接続するために、前記電極３４側下側（フェイスダウン）に向けて、ＩＣチップ３０を実装し、電極３４と第２の配線２５とを例えばハンダを介して接続する。図示しないが、ＩＣチップ３０と台座１０の間には、接続信頼性を向上させるための樹脂が充填されることが好ましい。さらに、フェースダウン実装方式としては、ハンダ以外にも金バンプを用いた各種の金属接合方式や樹脂圧接方式が提案されているので、それらを用いてもちろん構わない。
また、ＩＣチップ３０をフェースアップの状態（前記電極３４側を上側に向けた状態）で第２の配線２５上に実装し、Ａｕ，Ａｌ等のワイヤーによって接続するワイヤーボンディング接合を用いてもよい。
ＩＣチップ３０を実装した後、第１の配線２０と第２の配線２５の接続部及び、ＩＣチップ３０と第２の配線２５との接続部を保護するように、前述したエポキシ、シリコーン樹脂等からなる樹脂３５によってモールドする。
このとき、配線接続部にモールドした樹脂３５による残留応力が生じにくいように、樹脂３５は低応力樹脂を用いることが好ましい。こうすることで、基板から配線接合部分、配線部分、ＩＣチップ実装部分は樹脂で覆われるため、特に耐湿度信頼性を向上させることができる。
以上の工程により、本発明の電子装置１が製造される。
このような電子装置１によれば、基板５上に形成されている第１の配線２０と、台座１０上に形成されている第２の配線２５とは、基板５上で接続している構造を得ることができる。ここで、第１の配線２０と第２の配線２５との接続部は図２に示したように基板５面上で線ではなく面積を有する面で接続しているので、線接触の場合と比較して接続部の強度を増すことで断線を防止して第１の配線２０と第２の配線２５とを確実に導通させることができる。よって、第１の配線２０と第２の配線２５との接続部の信頼性を向上し、特に、耐温度サイクル、曲げや落下等の信頼性試験での接続信頼を向上することができる。
また、台座１０を基板５上に設けたことで、台座１０上に第２の配線２５を引き回すことで基板５に対して高い位置での導通を取ることができる。
また、前記台座１０の端面は、前記基板５の上面に対して傾斜面１０ａとなるようにすれば、基板５上の接続部分で第２の配線２５が鋭く曲がることを防止し、第２の配線２５の断線を防止する。また、前記傾斜面１０ａが前記基板５の上面に対して鋭角をなす傾斜面となっているので、傾斜面１０ａの勾配が緩くなって、第２の配線２５の断線を起こりにくくすることで、第２の配線２５の断線をより確実に防止して電子装置１の信頼性を向上することができる。なお、第２の配線２５を、例えばＣＶＤ法により形成する場合には、台座１０の傾斜面１０ａを基板５の上面に対して鈍角に形成することも可能である。
また、前記台座１０上には、ＩＣチップ３０が設けられていて、該ＩＣチップ３０は前記第２の配線２５に接続されている。
よって、台座１０上に設けられたＩＣチップ３０の電極３４は、第２の配線２５に接続しているので、第２の配線２５を介して基板５上の第１の配線２０と導通することができる。よって、基板５上にＩＣチップ３０を設ける場合に、例えば、基板５の制約からＩＣ
チップ３０を基板５に比べて高い位置に設けた場合に、本発明を適用すれば、台座１０上の第２の配線２５とを介して、基板５の第１の配線２０と、ＩＣチップ３０とを導通させることができる。
このような電子装置１の製造方法によれば、第１の配線２０上に第２の配線２５が重ねられて形成するので、第１の配線２０と第２の配線２５とを確実に導通でき、前記第１の配線２０と第２の配線２５との接合部が基板５上で面で接続して、接続部の強度を増すことができる。
よって、特に、耐温度サイクル、曲げや落下等の信頼性試験での接続信頼性を向上することができる。また、接合部の断線を防止することで接続信頼性を向上できる。また、第２の配線２５の形成と第１の配線２０との接続が同時に行えるので電子装置１の製造工程を少なくすることができる。
また、前記台座１０の端面は、前述したように傾斜面１０ａとなっていて、第２の配線２５が前記傾斜面１０ａ上を引き回されることで、第２の配線２５が鋭く曲がることを防止する。また、前記傾斜面１０ａが鋭角となっていることで第２の配線２５の断線の発生を起こりにくくすることで、第２の配線２５の断線をより確実に防止して電子装置１の信頼性を向上することができる。
また、前記台座１０上には、ＩＣチップ３０が設けられていて、該ＩＣチップ３０は前記第２の配線２５に接続されている。
よって、台座１０上に設けられたＩＣチップ３０は第２の配線２５に接続しているので、基板５に対して高い位置にＩＣチップ３０を設ける場合に、第２の配線２５を介して基板５上の第１の配線２０と導通することができる。こうすることで、積極的に基板５の表面から上方に離して配置したい場合でも、ＩＣチップ３０を配置することができる。また、基板５の設計上の制約等で、基板５上に直接ＩＣチップ３０が実装できないような場合でも、本発明を採用すれば、基板５とＩＣチップ３０との間に台座１０を設けてＩＣチップ３０を実装できるので、ＩＣチップ３０を基板５上に高密度実装することができ、電子装置１を小型化することができる。
次に、本発明の電子装置の第２の実施形態について説明する。
図４、図５は、第２の実施形態における電子装置を説明する図であって、図５のＡ−Ａ線矢視による側断面図である。図４中符号２は、電子装置である。図５は、本発明の電子装置２を説明するための、一部（後述する樹脂３５）を透視した平面図である。
なお、本実施形態の電子装置２は、前記実施形態の電子装置１の第２の配線２５がＩＣチップ３０の第１の面（上面）３２に形成された電極３４を覆うように接続され、ＩＣチップ３０の外周部に後述する絶縁部が形成されている。なお、電極３４の酸化を防止するため、Ｎｉ等のメッキにより電極３４の全面を被覆することも好ましい。さらに、電極３４上に、Ａｌ、Ｎｉ−Ｃｒ、Ｃｕ、Ｎｉ、Ａｕ又はＡｇ等の金属材料からなる突起（バンプ）を形成し、第２の配線２５と電極３４との導通を図ることも好ましい。上述したメッキ及び突起は、無電解メッキ処理により形成される。その他の電子装置１の構成は上記第１実施形態の電子装置１の構成と同一のものとなっている。
図４に示すように、電子装置２は、基板５とこの基板の上に形成された台座１０とを備えている。前記台座１０は、接着層１２によって基板５上に貼り付けられたものとなっている。また、基板５上には、メッキ、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法によって第１の配線２０が形成されている。
前記台座１０の端面は、基板５の上面に対して傾斜面１０ａを備えている。なお、この傾斜面１０ａは基板５の上面に対して鋭角となっていることが好ましい。また、前記台座１０上には、ＩＣチップ３０が設けられている。前記ＩＣチップ３０は、台座１０上に接着層３９を介して貼り付けられたものとなっている。また、前記ＩＣチップ３０の側方には、ＩＣチップ３０の側面部を覆うように絶縁部４０が設けられて
いる。前記絶縁部４０は台座の面に向かって漸次外側に傾斜した傾斜面４０ａを備えたものとなっている。したがって、絶縁部４０の最も厚い部分がＩＣチップ３０に接するように形成され、最も薄い部分がＩＣチップ３０から最も離れるように斜面をなして形成されている。
前記絶縁部４０は、電気的に絶縁性を有する材料（例えば樹脂）によって形成されている。なお、前記絶縁部４０は、接着層３９とは異なる材料で形成されていても、同じ材料でもよい。また、本実施形態のように、絶縁部４０はＩＣチップ３０の側面に接触していてもよい。すなわち、絶縁部４０とＩＣチップ３０との間に隙間が形成されないようになっていてもよい。図４に示す例では、ＩＣチップ３０の高さを超えないように絶縁部４０が設けられている。
よって、絶縁部４０の上端がＩＣチップ３０の上面（パッシベーション膜１６の表面）と同じ高さとなっている。この場合、絶縁部４０とＩＣチップ３０との段差がなくなることで第２の配線２５と絶縁部４０との接続部において滑らかに接続される。ＩＣチップ３０の側面のうち半導体又は導体からなる部分のみを絶縁部４０で覆っていてもよい。その場合、絶縁部４０の上端は、パッシベーション膜１６の上面と同じ高さであることが好ましい。また、第２の配線２５が形成される部分にのみ絶縁部４０を設けるようにしてもよい。絶縁部の一部は、パッシベーション膜１６の上面に乗り上げて形成されていても良い。
電子装置２において、前記電子装置１と同様にして、スパッタリング及びフォトリソグラフィ法によって形成された第２の配線２５は、図５に示すように、基板５上で第１の配線２０に接続し、図４に示した前記傾斜面１０ａ上を引き回されることで台座１０上に形成され、さらに前記絶縁部４０の傾斜面４０ａ上を引き回されてＩＣチップ３０の上面（第１の面３２）側に形成されている電極３４に接続されたものとなっている。
よって、前記第１の配線２０と前記第２の配線２５との接続部、及び電極３４と第２の配線２５との接続部は、面で接続した状態となっている。
前記第１の配線２０と第２の配線２５の接続部及び、前記ＩＣチップ３０上を覆うようにして樹脂３５によってモールドし保護されている。こうすることで、基板から配線接合部分、配線部分、ＩＣチップ実装部分は樹脂で覆われるため、特に耐湿度信頼性を向上させることができる。
次に図６（ａ）〜（ｆ）を用いて、本実施形態の電子装置２の製造方法について説明する。なお、本実施形態においては、図６（ａ）に示した台座１０の製造工程と、図６（ｂ）に示した前記台座１０と基板５との貼り合わせ工程とは同一であり、説明は省略する。
基板５上に台座１０を貼り付けた後、図６（ｃ）に示すようにＩＣチップ３０を接着層３９を用いて前記台座１０上に貼り付ける。なお、図６（ｃ）中においては、ＩＣチップ３０は模式的に示している。次に、図６（ｄ）に示すようにＩＣチップ３０の側面に絶縁部４０を形成する。このとき、絶縁部４０は、台座１０の底面に向かって外側に向かうように傾斜する傾斜面４０ａを有するように形成する。
また、前記絶縁部４０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。また、前記絶縁部４０は、液状樹脂をポッティングにより形成してもよいし、ドライフィルムを固着することにより形成してもよい。なお、前記絶縁部４０は、接着層３９を形成する接着剤とは別に、材料を設けて形成してもよいし、同一材料を用いてもよい。
また、ＩＣチップ３０の電極３４上の全面にＮｉ等のメッキを被覆することも好ましい。これにより、電極３４上に酸化膜が形成されるのを防止することができる。さらに、電極３４上に、Ａｌ、Ｎｉ−Ｃｒ、Ｃｕ、Ｎｉ、Ａｕ又はＡｇ等の金属材料からなる突起（バンプ）を形成し、第２の配線２５と電極３４との導通を図ることも好ましい。
次に、図６（ｅ）に示すように、前記第１の配線と接続し、かつＩＣチップ３０の上面側、つまり第１の面３２側に設けられた電極３４に接続する第２の配線２５を基板５上に形成する。
前記第２の配線２５の形成方法としては、前記実施形態と同様に、スパッタリング及びフォトリソグラフィ法によって、第１の配線２０及び台座１０上を覆うように、金属膜を塗布する。金属膜としては、導電性が優れた種々の材料を用いることができる。また、スパッタリングを行う前に、プラズマ処理を行うことで金属膜の密着性を増すようにしてもよい。なお、前記第２の配線２５は、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法、又はインクジェット法によって形成してもよい。
そして、前記金属膜の全面にフォトレジストをスプレーコート等によって塗布し、フォトレジストを熱処理によって硬化させ、露光処理及び現像処理を施すことにより所望のパターンの第２の配線２５を形成する。
このとき、図５に示したように、前記第２の配線２５は基板５上で第１の配線２０に接続していて、第２の配線２５と第１の配線２０とが面接触した状態で接続したものとなっている。また、前記第２の配線２５は、ＩＣチップ３０の電極３４とも面接触した状態となっている。なお、ＩＣチップ３０の電極３４の表面が酸化しにくいようにバンプを設けたり、バリアメタルを設けるようにすることが好ましい。
その後、図６（ｆ）に示すように、前記第１の配線２０と第２の配線２５の接続部及び、前記ＩＣチップ３０上を覆うようにして樹脂３５によってモールドする。
以上の工程により、本発明の電子装置２が製造される。
このような電子装置２によれば、前記実施形態における電子装置１と同様に、第１の配線２０上に第２の配線２５が重ねられて形成され、第１の配線２０と第２の配線２５とを確実に導通させることができ、前記第１の配線２０と第２の配線２５との接合部は基板５面上で面接触した状態となる。よって、第１の配線２０と第２の配線２５との接続部の強度を増すことができ、特に耐温度サイクル、曲げや落下等による信頼性試験での接続信頼性を向上でき、接合部の強度を増して断線を防止することができる。
また、前記台座１０の端面の少なくとも一部を前記基板５の上面に対して鋭角をなす傾斜面１０ａとすれば、台座１０と基板５との接合部で第２の配線２５が鋭く曲がることによる断線を防止することができ、電子装置２の信頼性を向上できる。また、台座１０を用いずに、基板５上に傾斜面を有するＩＣチップ３０を直接実装した場合にも、台座１０と同様に、第２の配線２５の断線を防止することができ、電子装置の信頼性の向上を図ることができる。
また、前記台座１０上には、ＩＣチップ３０が設けられていて、該ＩＣチップ３０は前記第２の配線２５に接続されいるので、台座１０上に設けられたＩＣチップ３０は第２の配線２５に接続して、第２の配線２５を介して基板５上の第１の配線２０と導通するようになる。
また、前記第２の配線２５は、前記ＩＣチップ３０の上面側に形成された電極３４に接続されているので台座１０の上にＩＣチップ３０を設けた後に、第２の配線２５を形成する。よって、第２の配線２５の形成と、ＩＣチップ３０との接続とを同時に行うことができ、電子装置２の製造工程の大幅な簡略化を図ることができる。また、フォトリソグラフィ処理により、フォトレジストを第２の配線２５に対応させてパターニングすることができるため、微細ピッチで第２の配線２５を形成することができる。
このような電子装置２の製造方法によれば、前記第１の配線２０と第２の配線２５との接合部は、基板５上で線ではなく面で接続するので、接続部の強度を増すことができる。
よって、例えば、曲げや落下等による接合部に外部から力が加わった場合の接合部の断線を防止することで接続信頼性を向上できる。また、第２の配線２５の形成と第１の配線２０の接続が同時に行えるので製造工程を少なくすることができる。このことは、特に接続数が多い構造になればなるほど工程負荷の削減に有利に働くことを示している。
また、前記台座１０の端面の傾斜面１０ａ上に第２の配線２５を引き回すことで、台座１０と基板５との接合部で第２の配線２５が鋭く曲がることでの断線を防止できる。
また、前記台座１０上にＩＣチップ３０を設けた後に、前記ＩＣチップ３０の上面側に形成されている電極３４に接続するように第２の配線２５を形成するので、第２の配線２５の製造とＩＣチップ３０と第２の配線２５との接合を同時に行うことができ、電子装置２の製造工程の簡略化を図ることができる。
また、該ＩＣチップ３０の側部には絶縁部４０が設けられているので、第２の配線２５がＩＣチップ３０の上面に形成されている電極３４部分以外では絶縁するようになる。よって、絶縁部４０上に形成される第２の配線２５とＩＣチップ３０の端面とでのショートを防止できる。また、ＩＣチップ３０表面は、パッシベーション膜１６で被覆されてるので、ＩＣチップ３０と第２の配線２５とのショートを防止できる。
また、前記絶縁部４０は傾斜面４０ａを備えているので、第２の配線２５をＩＣチップ３０の電極３４側に引き回す場合に前記傾斜面４０ａを利用することで第２の配線が鋭く曲がることによる断線を起こりにくくすることができる。また、前記傾斜面４０ａは、台座１０の上面に対して鋭角をなすので、第２の配線２５の台座１０に対しての勾配が緩くなって、第２の配線２５が断線することを防止できる。
また、台座１０の端部の傾斜面１０ａと同様に、スパッタリング等によって前記傾斜面４０ａ上に第２の配線２５を形成する場合に、前記絶縁部４０上の端面が傾斜面４０ａとなっていることで、前記傾斜面４０ａがスパッタリングターゲット方向を向き、スパッタリングの付きまわり性が向上するので膜厚が安定し、塗布されたフォトレジストが全面に露光されるので安定的に露光することができ、第２の配線２５の形成を容易にすることができる。したがって、前記絶縁部４０と台座１０との間で確実に接続した第２の配線２５を形成することができる。同様に、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により第２の配線２５を形成した場合にも、絶縁部４０と台座１０との間で確実に接続することができる。
次に、本発明の電子装置の第４の実施形態について説明する。
図７は、第４の実施形態における電子装置を模式的に示す側断面図である。なお、上記第１実施形態と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図７に示すように、本実施形態では、基板５上に配置された台座１０上に、さらに他の台座１７が配置されている。つまり、基板５上に台座１０，１７が２段構造で配置されている。なお、基板５上に配置する台座は２段に限定されることはなく、複数段配置することも可能である。
また、台座１０上に他の台座１７を貼り付ける方法としては、接着剤等からなる接着層１２により貼り付けることもできるし、接着材を使用しない、例えば常温接合又は原子間接合等により貼り付けることも可能である。台座１７の端面は、上記実施形態と同様に基板５に対して鋭角となる傾斜面を有している。
前記第２の配線２５は、上記第１の実施形態及び第２の実施形態で説明したように、スパッタリング及びフォトリソグラフィ法によって形成される。また、第２の配線２５は、図７に示すように、第１の配線２０上から台座１０の傾斜面、台座１７の傾斜面及び絶縁部４０の傾斜面４０ａに沿ってＩＣチップ３０の上面（第１の面３２）まで引き回され、ＩＣチップ３０の上面（第１の面３２）の電極３４に接続される。これにより、第１の配線２０とＩＣチップ３０の電極３４とが第２の配線２５を介して電気的に接続される。なお、第２の配線２５は、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により形成することも可能である。
本実施形態の電子装置によれば、上記実施の形態と同様の作用効果を奏することができる。つまり、基板５上に複数段の台座１０，１７を積層した場合でも、メッキ処理等により第２の配線２５を形成するため、確実に第１の配線２０と第２の配線２５とを面接合させて電気的に接続させることができる。よって、電子装置を多段構造とすることができる。
前述した実施形態においては、ＩＣチップ３０の周りに形成した絶縁部４０が傾斜面４０ａを備えたものについて説明したが、前記絶縁部４０の形状を以下のようにしてもよい。
例えば、図８に示すように、絶縁部４０は、その一部がＩＣチップ３０の第１の面３２（詳しくはパッシベーション膜１６）に載るように形成されている。絶縁部４０の一部は、ＩＣチップ３０の電極３４よりも周縁部側の部分に載っている。
また、電極３４が絶縁部４０によって覆われることを防止するために、電極３４から離れた位置（電極よりも周縁側の位置）までで絶縁部４０を止めるようにしてもよい。あるいは、電極３４のパッシベーション膜１６からの露出部に隣接するように絶縁部４０を形成してもよい。その場合、第２の配線２５が、それとの密着性の低いパッシベーション膜１６に載らないものとする。絶縁部４０は、ＩＣチップ３０に隣接して第１の面３２から盛り上がる部分を有する。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図９に示すように、絶縁部４０は、その一部がＩＣチップ３０の第１の面３２に載らないように形成されている。絶縁部４０は、ＩＣチップ３０に隣接して第１の面３２から盛り上がる部分を有する。絶縁部４０は、ＩＣチップ３０とは反対側に、階段状の部分を有する。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１０に示すように、絶縁部４０と接着層５２が一体化して形成するようにしてもよい。接着層５２は、絶縁部４０と同じ材料で形成されてなる。このとき、絶縁性の接着剤を台座１０及びＩＣチップ３０の間に設け、台座１０及びＩＣチップ３０の間に押圧力を加えることで、前記接着剤をＩＣチップ３０の隣に押し出して、この接着剤から絶縁部４０及び接着層５２を形成するようにしてもよい。
前記絶縁部４０の傾斜面５４は凹面（例えば、第１の面３２に垂直な断面において曲線を描く凹面）である。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１１に示すように、絶縁部４０と接着層６２が一体化して形成するようにしてもよい。接着層６２は、絶縁部４０と同じ材料で形成されてなる。絶縁性の接着剤を台座１０及びＩＣチップ３０の間に設け、台座１０及びＩＣチップ３０の間に押圧力を加えて、接着剤をＩＣチップ３０の隣に押し出して、接着剤から絶縁部４０及び接着層６２を形成してもよい。絶縁部４０の傾斜面６４は凸面（例えば、第１の面３２に垂直な断面において曲線を描く凸面）である。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
本発明は、前述した実施形態に限定されるものではなく、種々の変更が可能となっている。例えば、第２の配線２５は、台座１０の外周面上に形成されていたが、台座１０に設けられた開口部が形成されている場合においても、この開口部の内側面（端面）上を引き回すことで、この開口部の中に形成された配線等と接続して導通させるようにしてもよい。また、本実施形態においては、台座１０上に形成された他の部品をＩＣチップ３０として説明したが、ＩＣチップ３０の代わりに受動部品（抵抗器、キャパシタ、インダクタ等）であってもよい。それらが異種、複数配置されていても良い。
第１の実施形態における電子装置の側断面図。 第１の実施形態における電子装置の平面図。 第１の実施形態における電子装置の製造工程説明図。 第２の実施形態における電子装置の側断面図。 第２の実施形態における電子装置の平面図。 第２の実施形態における電子装置の製造工程説明図。 第３の実施形態における電子装置の側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。
符号の説明
１…電子装置、２…電子装置、５…基板、１０…台座、１０ａ…傾斜面、１７…他の台座（台座）、２０…第１の配線、２５…第２の配線、３０…ＩＣチップ（他の部品）、４０…絶縁部、４０ａ…傾斜面

Claims (17)

  1. 第１の配線が形成された基板上に台座が設けられ、前記台座上に第２の配線が形成され、前記第２の配線は前記第１の配線と前記基板面上で接続していることを特徴とする電子装置。
  2. 前記台座の端面の少なくとも一部は、前記基板の上面に対して傾斜面となっていることを特徴とする請求項１に記載の電子装置。
  3. 前記傾斜面は鋭角をなす傾斜面となっていることを特徴とする請求項２に記載の電子装置。
  4. 前記台座上には、他の部品が設けられていて、該他の部品は前記第２の配線に接続されてなることを特徴とする請求項１乃至請求項３のいずれかに記載の電子装置。
  5. 請求項４に記載の電子装置において、前記第２の配線は、前記他の部品の上面に接続されてなることを特徴とする電子装置。
  6. 前記他の部品が、ＩＣチップであることを特徴とする請求項４又は請求項５に記載の電子装置。
  7. 前記台座は、複数の台座が積層されてなることを特徴とする請求項１乃至請求項６のいずれか一項に記載の電子装置。
  8. 第１の配線が形成された基板上に他の部品が設けられ、該他の部品の上面には第２の配線が形成され、該第２の配線は、前記第１の配線と前記基板面上で接続していることを特徴とする電子装置。
  9. 前記他の部品が、ＩＣチップであることを特徴とする請求項８に記載の電子装置。
  10. 基板上に第１の配線と台座とを形成する工程と、
    前記基板上に、該基板面上にて前記第１の配線と接続し、かつ前記台座上にまで引き回された状態に第２の配線を形成する工程と、
    を備えたことを特徴とする電子装置の製造方法。
  11. 前記台座の端面の少なくとも一部は、前記基板の上面に対して傾斜面となっていることを特徴とする請求項１０に記載の電子装置の製造方法。
  12. 前記傾斜面は鋭角をなす傾斜面となっていることを特徴とする請求項１１に記載の電子装置の製造方法。
  13. 前記台座上には、他の部品が設けられていて、該他の部品は前記第２の配線に接続されていることを特徴とする請求項１０乃至請求項１２のいずれか一項に記載の電子装置の製造方法。
  14. 請求項１３に記載の電子装置の製造方法において、
    前記台座上に他の部品を設ける工程を更に有し、
    前記第２の配線を形成する工程において、前記第２の配線を前記他の部品の上面に接続することを特徴とする電子装置の製造方法。
  15. 前記他の部品は、ＩＣチップであることを特徴とする請求項１３又は請求項１４に記載の電子装置の製造方法。
  16. 前記ＩＣチップの側方の少なくとも一部には絶縁部が設けられていて、該絶縁部の端面は台座の上面に対して傾斜面となっていることを特徴とする請求項１５に記載の電子装置の製造方法。
  17. 前記傾斜面は鋭角をなす傾斜面となっていることを特徴とする請求項１６に記載の電子装置の製造方法。
JP2005212858A 2004-09-09 2005-07-22 電子装置及びその製造方法 Pending JP2006303408A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005212858A JP2006303408A (ja) 2004-09-09 2005-07-22 電子装置及びその製造方法
US11/200,302 US20060049527A1 (en) 2004-09-09 2005-08-09 Electronic device and method of manufacturing the same
TW094127049A TW200610080A (en) 2004-09-09 2005-08-09 Electronic device and method of manufacturing the same
EP05018890A EP1635387A1 (en) 2004-09-09 2005-08-31 Electronic device with a chip on a pedestal and method of manufacturing the same
KR1020050083592A KR100734708B1 (ko) 2004-09-09 2005-09-08 전자 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004262271 2004-09-09
JP2005089524 2005-03-25
JP2005212858A JP2006303408A (ja) 2004-09-09 2005-07-22 電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006303408A true JP2006303408A (ja) 2006-11-02

Family

ID=35431212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212858A Pending JP2006303408A (ja) 2004-09-09 2005-07-22 電子装置及びその製造方法

Country Status (5)

Country Link
US (1) US20060049527A1 (ja)
EP (1) EP1635387A1 (ja)
JP (1) JP2006303408A (ja)
KR (1) KR100734708B1 (ja)
TW (1) TW200610080A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
WO2008099779A1 (ja) * 2007-02-13 2008-08-21 Olympus Corporation 可変分光素子、分光装置および内視鏡システム
JP2010534949A (ja) * 2007-07-31 2010-11-11 シーメンス アクチエンゲゼルシヤフト 電子モジュールの製造方法、および電子モジュール
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006005419B4 (de) * 2006-02-03 2019-05-02 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
KR20130110966A (ko) * 2012-03-30 2013-10-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102017203432B4 (de) 2017-03-02 2019-09-05 Robert Bosch Gmbh 4Verfahren zum Herstellen eines MEMS-Bauelements und entsprechendes MEMS-Bauelement
EP4344389A3 (en) * 2017-06-30 2024-08-07 LG Display Co., Ltd. Display device and method for fabricating the same
US11233030B1 (en) * 2017-06-30 2022-01-25 Rockwell Collins, Inc. Microfluidic manufactured mesoscopic microelectronics interconnect
KR20210023021A (ko) * 2019-08-21 2021-03-04 삼성전자주식회사 반도체 패키지
WO2021037808A2 (en) * 2019-08-26 2021-03-04 X-Celeprint Limited Variable stiffness modules
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4992847A (en) * 1988-06-06 1991-02-12 Regents Of The University Of California Thin-film chip-to-substrate interconnect and methods for making same
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
EP1427016A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board mounted with the same
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
ES2183600T3 (es) * 1998-09-03 2003-03-16 Fraunhofer Ges Forschung Procedimiento para la conexion de chips de conexion.
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118075A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子部品の実装方法、電子基板、及び電子機器
WO2008099779A1 (ja) * 2007-02-13 2008-08-21 Olympus Corporation 可変分光素子、分光装置および内視鏡システム
JP2008197361A (ja) * 2007-02-13 2008-08-28 Olympus Corp 可変分光素子、分光装置および内視鏡システム
US8134713B2 (en) 2007-02-13 2012-03-13 Olympus Corporation Variable spectroscopy element, spectroscopy apparatus, and endoscope system
JP2010534949A (ja) * 2007-07-31 2010-11-11 シーメンス アクチエンゲゼルシヤフト 電子モジュールの製造方法、および電子モジュール
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Also Published As

Publication number Publication date
EP1635387A1 (en) 2006-03-15
KR100734708B1 (ko) 2007-07-02
KR20060051105A (ko) 2006-05-19
TW200610080A (en) 2006-03-16
US20060049527A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
JP2006303408A (ja) 電子装置及びその製造方法
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP3879816B2 (ja) 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2006270009A (ja) 電子装置の製造方法
KR101157726B1 (ko) 극박 적층 칩 패키징
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP4528100B2 (ja) 半導体装置及びその製造方法
CN106898596A (zh) 半导体结构及其制造方法
TWI550737B (zh) 晶片封裝體及其製造方法
JP4313520B2 (ja) 半導体パッケージ
US7704792B2 (en) Semiconductor device and method of manufacturing the same
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4828515B2 (ja) 半導体装置の製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
CN100385657C (zh) 电子装置及其制造方法
JP4361223B2 (ja) 半導体パッケージ
JP3394696B2 (ja) 半導体装置及びその製造方法
JP4638614B2 (ja) 半導体装置の作製方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2004071906A (ja) 半導体装置
US20090324906A1 (en) Semiconductor with top-side wrap-around flange contact

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610