JP2001085560A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001085560A
JP2001085560A JP25846099A JP25846099A JP2001085560A JP 2001085560 A JP2001085560 A JP 2001085560A JP 25846099 A JP25846099 A JP 25846099A JP 25846099 A JP25846099 A JP 25846099A JP 2001085560 A JP2001085560 A JP 2001085560A
Authority
JP
Japan
Prior art keywords
semiconductor device
external connection
electrode
wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25846099A
Other languages
English (en)
Inventor
Masahito Sumikawa
雅人 住川
Kazumi Tanaka
和美 田中
Tomotoshi Satou
知稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25846099A priority Critical patent/JP2001085560A/ja
Priority to KR10-2000-0053699A priority patent/KR100385766B1/ko
Priority to TW089118594A priority patent/TW548746B/zh
Priority to US09/660,477 priority patent/US6441500B1/en
Priority to DE10045043A priority patent/DE10045043B4/de
Publication of JP2001085560A publication Critical patent/JP2001085560A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 実装後において発生する応力を緩和すること
が可能な構造を有する半導体装置を提供すること。 【解決手段】 半導体チップ上に複数の外部接続電極が
配設される半導体装置であって、半導体装置は、チップ
上電極と、複数の外部接続電極に対応して設けられ、そ
れぞれ独立して形成される樹脂部材と、チップ上電極と
外部接続電極とを接続する配線とを含む。樹脂部材は、
複数の外部接続電極に対応して設けられ、それぞれ独立
して形成されるので、外部接続電極に生じる熱応力を緩
和することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、実装後における応力緩和が
可能な半導体装置の構造およびその製造方法に関する。
【０００２】
【従来の技術】近年、携帯電話や携帯情報機器に代表さ
れるように、電子機器の小型化および軽量化に対する要
望が高まっており、それにともなって半導体装置の小型
化および高密度化が急速に進んでいる。この目的のため
に、ＬＳＩ（Large Scale Integrated Circuit）チ
ップを直接回路基板上に搭載するベアチップ実装や、半
導体装置の形状をＬＳＩチップの形状に極力近づけるこ
とによって小型化を図った、いわゆるチップサイズパッ
ケージ（ＣＳＰ）構造の半導体装置が提案されている。
このＣＳＰ構造の半導体装置においては、ＬＳＩチップ
の電極配置に多いペリフェラル型電極配置から、再配線
の工程によって多ピン化に有利なエリアアレイ型電極配
置に変換される。
【０００３】図１０は、従来のベアチップ実装に用いら
れる半導体装置の一例を示す図である。図１０（ａ）に
示すように、この半導体装置２１は、ベアチップ２２
と、複数の接続部２４とによって構成される。図１０
（ｂ）に示すように、ベアチップ２２は接続部２４を介
して実装基板２５上の電極２５ａに接続される。しか
し、この構造においては、ベアチップ２２と実装基板２
５との熱膨張係数差によって生じる熱応力が多大である
ため、接続部２４における信頼性が低いことが知られて
いる。
【０００４】そのため、一般には、図１０（ｃ）に示す
ようにベアチップ２２の下面と実装基板２５との隙間２
７に樹脂２６を充填（アンダーフィル）し、接続部２４
に生じる熱応力を緩和するようにしている。しかし、ベ
アチップ２２の下面と実装基板２５との隙間２７に樹脂
２６を充填してしまうと、ベアチップ２２のリペアが非
常に困難となる。このように、図１０に示す半導体装置
の構造は、究極の小型化および高密度実装化が可能な構
造であるにもかかわらず、樹脂２６の注入や硬化工程の
付加によるコスト上昇、ベアチップ２２のリペアが実質
上不可能なことによる不自由さ、およびベアチップ２２
自体のハンドリング性の悪さ等の要因がその普及を妨げ
ている。そのため、ベアチップ並みに高密度化が可能で
あり、なるべく安いコストで実現でき、かつ、パッケー
ジ単体のみならず、実装後においても信頼性の高い半導
体装置が求められている。
【０００５】これらの求めに応じて、いくつかの発明が
開示されている。たとえば、特開平６-１７７１３４号
公報に開示された発明は、図１１に示すように、ＩＣチ
ップ３１上の端子電極３２と、絶縁層３３と、端子電極
３２を被覆するバリアメタル層３４，３５および３６
と、はんだバンプ３７と、コーティング層３８と、端子
電極３２およびバリアメタル層３４の間に形成される樹
脂層４１とを含む電子部品のバンプ構造に関する。この
端子電極３２およびバリアメタル層３４の間に形成され
た樹脂層４１によって、熱応力を緩和して信頼性の向上
を図っている。
【０００６】また、特開平１０-１２６１９号公報また
は特開平１０−７９３６２号公報に開示された発明は、
図１２（ａ）および図１２（ｂ）に示すように、基板５
６と、基板５６上に配設されたバンプ５２と、バンプ５
２を封止する樹脂層５３と、樹脂層５３から露出された
バンプ５２の先端部に形成される外部接続用バンプ５０
とを含む半導体装置に関する。この樹脂層５３によって
バンプ５２を封止することにより、基板５６上の電極と
外部接続用バンプ５０との接合部において発生する応力
を緩和して信頼性の向上を図っている。
【０００７】また、特開平８−１０２４６６号公報に開
示された発明は、図１３（ａ）〜図１３（ｃ）に示すよ
うに、ウェハー６０と、ウェハー６０を覆うパッシベー
ション膜６２と、ウェハー６０上に形成された電極パッ
ド６１と、電極パッド６１に接続し、半導体チップ領域
の内部に延在するように形成されたＡｌ配線６４と、Ａ
ｌ配線６４上に形成されたＮｉメッキ６５と、ウェハー
６０の全面を覆うカバーコート膜６６と、Ｎｉメッキ６
５の表面を露出させた開口部に形成された半田バンプ６
８とを含む。
【０００８】
【発明が解決しようとする課題】図１１〜図１３を用い
て説明した従来技術は、ベアチップのフリップチップ実
装に比べて、接続部に生じる熱応力を小さくして信頼性
を向上させ、かつハンドリング性を向上させることを目
的として提案されているが、以下に説明するような問題
点がある。
【０００９】特開平６-１７７１３４号公報に開示され
た発明において、半導体装置を実装した後に熱応力が発
生した場合を想定したとき、図１４に示すように、はん
だバンプ３７の半導体チップ側に歪みが蓄積され、クラ
ック４２が発生して破断にいたる恐れがある。
【００１０】また、特開平１０-１２６１９号公報また
は特開平１０−７９３６２号公報に開示された発明にお
いて、半導体装置を実装した後に熱応力が発生した場合
を想定したとき、図１５に示すように、バンプ５２の根
元部に歪みが蓄積される恐れがある。また、樹脂を隙間
なく充填して樹脂層５３を形成しているため、熱応力に
起因する歪みを緩和することができず、バンプ５２の根
元部に蓄積された歪みによってクラック５７が発生して
破断にいたる恐れがある。
【００１１】また、特開平８−１０２４６６号公報に開
示された発明において、カバーコート（樹脂）膜６６が
半導体チップ全面に塗布されているため歪みの逃げ場が
なく、バンプ６８の根元部に歪みが蓄積され、結局は破
断にいたる恐れがある。
【００１２】また、上述した従来技術に共通する問題点
として、スパッタリングやフォトリソグラフィなどの工
数が多く、高コストなプロセスを用いている点が挙げら
れる。このことは、半導体装置自体の高コスト化を招
き、普及を妨げる原因にもなっている。
【００１３】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、実装後において発生
する応力を緩和することが可能な構造を有する半導体装
置を提供することである。
【００１４】第２の目的は、実装後において発生する応
力を緩和することが可能な構造を有する半導体装置の製
造方法を提供することである。
【００１５】
【課題を解決するための手段】請求項１に記載の半導体
装置は、半導体チップ上に複数の外部接続電極が配設さ
れる半導体装置であって、チップ上電極と、複数の外部
接続電極に対応して設けられ、それぞれ独立して形成さ
れる樹脂部材と、チップ上電極と外部接続電極とを接続
する配線とを含む。
【００１６】樹脂部材は、複数の外部接続電極に対応し
て設けられ、それぞれ独立して形成されるので、外部接
続電極に生じる熱応力を効果的に緩和することが可能と
なる。
【００１７】請求項２に記載の半導体装置は、半導体チ
ップ上に複数の外部接続電極が配設される半導体装置で
あって、チップ上電極と、複数の外部接続電極に対応し
て設けられ、テーパ状に形成される樹脂部材と、樹脂部
材の斜面に沿って形成され、チップ上電極と外部接続電
極とを接続する配線とを含む。
【００１８】配線を、樹脂部材の斜面に沿って形成する
ので、製造が容易であり、生産性を向上できる。
【００１９】請求項３に記載の半導体装置は、半導体チ
ップ上に複数の外部接続電極が配設される半導体装置で
あって、チップ上電極と、半導体チップを覆い、開口部
を少なくとも１つ以上含み、外部接続電極が直上に形成
される樹脂層と、チップ上電極と外部接続電極とを接続
する配線とを含む。
【００２０】樹脂層の直上に外部接続電極が形成されて
おり、かつ、その樹脂層に少なくとも１つの開口部が形
成されているので、外部接続電極に生じる熱応力を効果
的に緩和することが可能となる。
【００２１】請求項４に記載の半導体装置は、請求項３
記載の半導体装置であって、樹脂層は、隣接する外部接
続電極間に設けられる開口部を少なくとも１つ含む。
【００２２】隣接する外部接続電極間のすべてに少なく
とも１つの開口部が形成されているので、さらに熱応力
の低減を実現できる。
【００２３】請求項５に記載の半導体装置は、請求項１
〜４のいずれかに記載の半導体装置であって、配線は、
少なくとも一部が２種類以上の材料からなる多層構造で
ある。
【００２４】配線を２種類以上の材料からなる多層構造
とすることで、供給のしやすさやパターンニングのしや
すさという工法上の利点と、電気抵抗の小ささという機
能上の利点とを両立させることが可能となる。
【００２５】請求項６に記載の半導体装置は、請求項１
〜５のいずれかに記載の半導体装置であって、樹脂部材
または樹脂層は、硬化時に体積が膨張する樹脂によって
構成される。
【００２６】樹脂部材または樹脂層は、硬化時に体積が
膨張する樹脂によって構成されるので、樹脂部材または
樹脂層の高さを十分に高くすることができ、熱応力を十
分に緩和することが可能となる。
【００２７】請求項７に記載の半導体装置は、請求項１
〜６のいずれかに記載の半導体装置であって、配線はチ
ップ上電極から樹脂部材または樹脂層までを接続する第
１の配線と、樹脂部材または樹脂層の斜面を乗り越えて
形成され、第１の配線と外部接続電極とを接続する第２
の配線とを含む。
【００２８】第１の配線と第２の配線とを分けて形成す
ることによって、配線の形成が容易となる。
【００２９】請求項８に記載の半導体装置は、請求項１
〜７のいずれかに記載の半導体装置であって、半導体装
置はさらに、少なくとも外部接続電極が形成される面に
形成され、外部接続電極以外を覆うように形成される保
護層を含む。
【００３０】保護層は、外部接続電極以外の部分を覆う
ので、半導体チップの保護が十分に行え、ハンドリング
性、電子機器に組み込まれた後の耐環境性にすぐれた半
導体装置となる。
【００３１】請求項９に記載の半導体装置の製造方法
は、半導体チップ上に複数の外部接続電極が配設される
半導体装置の製造方法であって、半導体チップ上の少な
くとも電極部を除いた領域に絶縁膜を供給するステップ
と、複数の外部接続電極が形成される位置に樹脂部材ま
たは樹脂層を形成するステップと、チップ上電極と外部
接続電極とを接続する配線を形成するステップと、少な
くとも配線を保護する物質を設けるステップと、樹脂部
材または樹脂層上に外部接続電極を形成するステップと
を含む。
【００３２】樹脂部材または樹脂層上に外部接続電極を
形成するので、熱応力を緩和することが可能な半導体装
置を製造することが可能となる。
【００３３】請求項１０に記載の半導体装置の製造方法
は、請求項９記載の半導体装置の製造方法であって、配
線を形成するステップは、チップ上電極から樹脂部材ま
たは樹脂層までを接続する第１の配線を形成するステッ
プと、第１の配線と外部接続電極とを接続する第２の配
線を、樹脂部材または樹脂層の斜面を乗り越えて形成す
るステップとを含む。
【００３４】第１の配線と、樹脂部材または樹脂層の斜
面を乗り越える第２の配線とを別々に形成するので、そ
れぞれに適した材料や工法を選択することができ、配線
形成を容易に行なうことが可能となる。
【００３５】請求項１１に記載の半導体装置の製造方法
は、請求項９または１０記載の半導体装置の製造方法で
あって、配線を形成するステップは、チップ上電極と外
部接続電極とを接続する配線の少なくとも一部を印刷法
によって形成するステップを含む。
【００３６】チップ上電極と外部接続電極とを接続する
配線の少なくとも一部を印刷法によって形成するので、
半導体装置の製造を安価に行うことが可能となる。
【００３７】請求項１２に記載の半導体装置の製造方法
は、請求項９〜１１のいずれかに記載の半導体装置の製
造方法であって、配線を形成するステップは、チップ上
電極と外部接続電極とを接続するパターンを樹脂ペース
トを用いて形成するステップと、パターン上に、金属を
無電解メッキ法により付着させるステップとを含む。
【００３８】配線パターンを樹脂ペーストで形成した後
に、その上に無電解メッキ法により金属を付着させるの
で、安価で、導電性の高い配線形成が可能となる。
【００３９】請求項１３に記載の半導体装置の製造方法
は、請求項９〜１２のいずれかに記載の半導体装置の製
造方法であって、樹脂部材または樹脂層を形成するステ
ップは、印刷法によって前記樹脂部材または前記樹脂層
を形成するステップを含む。
【００４０】印刷法によって前記樹脂部材または前記樹
脂層を形成するので、半導体装置の製造を安価に行うこ
とが可能となる。
【００４１】請求項１４に記載の半導体装置の製造方法
は、請求項９〜１３のいずれかに記載の半導体装置の製
造方法であって、半導体装置の製造方法はさらに、樹脂
部材または樹脂層とほぼ同じ高さとなるように、チップ
上電極の上に導電性部材を形成するステップを含む。
【００４２】樹脂部材または樹脂層とほぼ同じ高さとな
るように、チップ上電極の上に導電性部材を形成するの
で、チップ上電極と外部接続電極との間の配線を容易に
行うことが可能となる。
【００４３】請求項１５に記載の半導体装置の製造方法
は、請求項９〜１４のいずれかに記載の半導体装置の製
造方法であって、半導体装置の製造方法はさらに、金型
によって樹脂部材を加圧した状態で固定して保護層を形
成するステップを含む。
【００４４】金型によって樹脂部材を加圧した状態で固
定して保護層を形成するので、樹脂部材上に保護層が形
成されるのを防止でき、製造工程を簡単にすることが可
能となる。
【００４５】請求項１６に記載の半導体装置の製造方法
は、請求項９〜１５のいずれかに記載の半導体装置の製
造方法であって、少なくとも配線を保護する物質を設け
るステップは、印刷法を用いて少なくとも配線を保護す
る物質を設けるステップを含む。
【００４６】印刷法によって少なくとも配線を保護する
物質を形成するので、半導体装置の製造を安価に行なう
ことが可能となる。
【００４７】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１における半導体装置の製造工程を説明す
るための図である。図１（ａ）〜図１（ｅ）は、電極部
を通過する部分断面を示している。図１（ｅ）の半導体
チップへの個片化前の状態を表す図に示すように、この
半導体装置は、複数個の半導体チップが形成されるウェ
ハー１と、ウェハー１上に形成されたチップ上電極（以
下、単に電極と呼ぶ）２と、ウェハー１上に形成された
絶縁膜３と、外部接続電極が形成される位置に形成され
る樹脂部材５と、再配線パターン６と、再配線パターン
を保護する保護層７と、外部接続電極８とを含む。な
お、各半導体チップの境界には、ダイシングライン４が
設けられている。
【００４８】図１（ａ）に示すように、まず、ウェハー
１上にアルミニウム等で電極２が形成された後、絶縁膜
３が形成される。絶縁膜３は、いわゆる前半工程におい
て形成されている場合と形成されていない場合とがある
が、たとえばポリイミド等の樹脂材料をスピンコート等
で絶縁膜３を形成し、フォトリソグラフィなどによって
電極２の位置に穴開けがなされている。
【００４９】次に、図１（ｂ）に示すように、ウェハー
１上の外部接続電極８を形成すべき位置に樹脂部材５を
形成する。この樹脂部材５は、絶縁膜３や再配線パター
ン６との密着性に優れた材料が望ましい。エポキシ系樹
脂、シリコーン系樹脂、ウレタン系樹脂、ゴム系樹脂な
ど材料は限定しないが、弾性率の低い樹脂の方が実装後
の応力緩和の効果が優れて、望ましい。この樹脂部材５
の形成方法は特に限定されないが、たとえば印刷法等で
形成すれば低コストとなるため、望ましい。樹脂部材５
のサイズは、たとえば外部接続電極８のピッチが０．８
ｍｍである場合、直径０．５ｍｍφ程度の突起を０．１
ｍｍ厚程度の金属製ステンシルを用いてスクリーン印刷
により形成することが可能である。
【００５０】樹脂部材５を、スピンコート等によってウ
ェハー１全面に形成するのではなく、印刷法等によって
外部接続電極８が形成される位置にのみそれぞれ独立し
て形成することにより、実装後の熱応力緩和を効果的に
実現することが可能となる。たとえば、合成ゴム系樹脂
（扇化学工業（株）製ＬＳＡ−７７０１）を用いて樹脂
部材５を形成した場合には、０．１ｍｍ厚程度のステン
シルを用いた印刷後に、１７５℃で１時間の硬化を行な
うことにより、約５０μｍ程度の厚さの樹脂部材５を得
ることができる。
【００５１】また、ペースト状で供給した後、硬化させ
た時に体積が膨張する樹脂を樹脂部材５の材料として使
用すると、図１（ｃ）を用いて後述する再配線形成のス
テップを容易に行なうことができる。すなわち、ペース
ト状の樹脂を１０〜３０μｍの厚みで供給し、仮硬化を
行なった後、後述する再配線形成を行なう。次に樹脂の
本硬化を行なうことで、高さを５０μｍ程度に膨張させ
る。このことにより、容易な再配線形成を可能にしつ
つ、同等の応力緩和効果を奏する構造となる。
【００５２】次に、図１（ｃ）に示すように、電極２か
ら外部接続電極８が形成される位置まで延びる再配線パ
ターン６が形成される。この再配線パターン６の形成方
法は、公知のリフトオフ法など、特に限定されないが、
たとえば印刷法等によって形成すれば低コストで実現す
ることが可能となる。このとき、銅や銀などの金属粉を
混ぜたペーストを用いて再配線パターン６を形成し、１
５０℃程度の熱処理を行って硬化させるようにしても良
い。この場合、電極２と再配線パターン６との間の密着
性向上のための処理を行うことが望ましい。たとえば、
プラズマ処理を行えば、電極２の表面に前の工程で付着
して残っている樹脂を化学的に除去することができる。
また、希薄なガス分子をイオン化させてウェハー１上に
衝突させるスパッタ処理を行えば、電極２と再配線パタ
ーン６との接合部表面の粗化処理を行うことができる。
すなわち、電極２と再配線パターン６との間の密着性の
向上を物理的に行うことができる。
【００５３】また、印刷法によって形成された配線パタ
ーンの電気抵抗が大きく、電圧降下、発熱または信号の
遅延等が問題となる場合には、配線パターンに対して無
電解メッキ法によって銅やニッケル等の材料を付着させ
るプロセスを加えても良い。このプロセスの使用を前提
とするのであれば、印刷法によるパターン形成に用いら
れる材料に導電性の材料を使用する必要はなく、無電解
メッキ法により付着させる金属が付きやすい材料を用い
れば良い。また、この無電解メッキ法によるプロセス
は、配線の電気抵抗を少なくするだけでなく、樹脂部材
５上に外部接続電極８を形成する際のバリアメタル層の
形成という意味をも有している。配線パターンの電気抵
抗値が問題とならない場合には、次に図１（ｄ）を用い
て説明する工程の後に樹脂部材５上のみにメッキ金属層
が形成される。
【００５４】次に、図１（ｄ）に示すように、再配線パ
ターン６および半導体チップ表面を保護する保護層７が
形成される。この保護層７は、たとえば印刷法や感光性
樹脂を用いたフォトリソグラフィ法によって形成され
る。この中で、フォトリソグラフィ法を用いる場合に
は、感光性樹脂を用いてスピンコート等で保護層７を形
成した後、外部接続電極８を形成する箇所のみに穴を開
ける。また、印刷法を用いる場合には、凹凸がある表面
に確実にインクを載せる必要があるため困難であるが、
条件の最適化により可能である。ここで、インクやウェ
ハーを大気圧よりも低い気圧に保ち、印刷法を行えば、
気泡の巻き込みなど起こらずに、十分な解像度の印刷が
可能となる。このことにより、低コストで、保護機能に
優れた保護層の形成が可能となる。なお、この印刷法
は、図１（ｃ）に示す再配線パターン６を形成する際に
も有効な方法である。
【００５５】次に、図１（ｅ）に示すように、樹脂部材
５上に外部接続電極８が形成される。この外部接続電極
８は、たとえばスズ／鉛共晶合金をベースとするボール
がフラックスとともに樹脂部材５上の再配線パターン６
に載せられた後、リフロー法を用いることにより形成さ
れる。
【００５６】最後に、ウェハー１に設けられたダイシン
グライン４に沿って切断され、半導体チップが個片化さ
れて半導体チップが完成される。図１（ａ）〜図１
（ｅ）を用いて説明した製造工程においては、全てウェ
ハープロセスで行うことができ、安価なプロセスである
印刷法を極力用いているので、半導体装置を安いコスト
で製造でき、熱応力を十分に緩和する構造を提供するこ
とができる。
【００５７】以上説明したように、本実施の形態におけ
る半導体装置によれば、外部接続電極８が形成される位
置に形成された樹脂部材５によって、実装後の熱応力を
緩和することが可能となった。
【００５８】（実施の形態２）図２は、本発明の実施の
形態２における半導体装置の個片化前の断面を示す図で
ある。図１（ｅ）に示す実施の形態１における半導体装
置と比較して、保護層７が半導体チップの表面および裏
面を保護する保護層７’に置換されている点以外は同じ
である。また、本実施の形態における半導体装置の途中
までの製造工程は、図１（ａ）〜図１（ｃ）に示す実施
の形態１における半導体装置の製造工程と同じである。
したがって、重複する構成および製造工程の詳細な説明
は繰り返さない。
【００５９】図１（ｃ）に示す工程が終了すると、ウェ
ハー１をピンなどによりテーブルから浮かせた状態で固
定する。樹脂部材５上の再配線パターン６の表面を印刷
用ステンシルの裏面と密着させるようにし、上述した低
気圧下における印刷法を用いて保護層７’をウェハー１
の表面および裏面に形成する。雰囲気の真空度を調整す
ることにより、保護層７’中に気泡を巻き込むことな
く、確実にウェハー裏面まで保護物質を行き渡らせるこ
とができる。また、ステンシルの裏面と樹脂部材５の上
部とは密着されているので、外部接続電極を形成する箇
所には保護物質の付着が起こらない。保護層７’形成の
後、外部接続電極８の形成を行なう。最後に、ダイシン
グライン４に沿って切断され、半導体チップが個片化さ
れて半導体チップが完成される。
【００６０】本実施の形態における半導体装置において
は、各樹脂部材５が保護層７’によって埋もれてしまう
ので、熱応力緩和に関しては実施の形態１における半導
体装置よりも劣っている。しかし、半導体チップの裏面
までが保護層７’によって覆われるので、実施の形態１
における半導体装置よりもハンドリング性が優れてい
る。また、保護層７’としてより低弾性率の材料を使用
するなどの最適化を行うことにより、比較的熱応力の緩
和に優れた半導体装置を提供することが可能となる。
【００６１】（実施の形態３）図３は、本発明の実施の
形態３における半導体装置の個片化前の断面を示す図で
ある。図１（ｅ）に示す実施の形態１における半導体装
置と比較して、保護層７が半導体チップの表面および裏
面を保護する保護層７”に置換されている点以外は同じ
である。また、本実施の形態における半導体装置の途中
までの製造工程は、図１（ａ）〜図１（ｃ）に示す実施
の形態１における半導体装置の製造工程と同じである。
したがって、重複する構成および製造工程の詳細な説明
は繰り返さない。
【００６２】図１（ｃ）に示す工程が終了すると、図４
に示すように、ウェハー１の両面から、金型１２によっ
て樹脂部材５が少し押し込まれる程度の圧力を加えた状
態でウェハー１を固定する。そして、金型１２によって
ウェハー１に圧力を加えた状態のまま保護物質を抽入す
る、たとえばトランスファーモールド形成法を用いて保
護層７”を形成する。その後、金型１２を外すと、樹脂
部材５の弾性によって樹脂部材５の頂上部が保護層７”
から露出する。このように、樹脂部材５の弾性を利用す
ることにより、外部接続電極８を形成する箇所を確実に
露出させることが可能となり、製造工程が簡略化され、
安価で実装後の信頼性が高い半導体装置を提供すること
が可能となる。
【００６３】（実施の形態４）本発明の実施の形態４に
おける半導体装置は、図１（ｅ）に示す実施の形態１に
おける半導体装置と比較して、再配線パターン６の形成
方法のみが異なる。また、本実施の形態における半導体
装置の途中からの製造工程は、図１（ｄ）〜図１（ｅ）
に示す実施の形態１における半導体装置の製造工程と同
じである。したがって、重複する構成および製造工程の
詳細な説明は繰り返さない。
【００６４】図５は、図１（ｃ）に示す工程を終了した
時点でのウェハー１の上面の一部を示す図である。絶縁
膜３が塗布されたウェハー１の表面に樹脂部材５と、樹
脂部材５の上部および電極２を接続する再配線パターン
６とが形成されている。図５においては、突起である樹
脂部材５の谷間を最大３本の再配線パターン６が通って
いるが、ピン数の増加やピン間隔の狭小化が進めば、解
像度の良い配線パターンの形成はより困難となってく
る。
【００６５】本実施の形態の半導体装置の製造工程にお
いては、まず、図１（ａ）に示す状態のウェハー１上に
再配線パターン６を形成する。この場合、平面のウェハ
ー１上に再配線パターンを形成するので、簡単に形成す
ることができる。そして、図６（ａ）に示すように、５
０μｍ程度の高さの樹脂部材５を形成する。樹脂部材５
の高さが５０μｍであるのに対し、再配線パターン６の
高さはせいぜい１０μｍ程度であるので、樹脂部材５の
形成の精度は再配線パターン６の有無によっては影響さ
れない。その後、図６（ｂ）に示すように、再配線パタ
ーン６と樹脂部材５の上部に形成される外部接続電極７
とを電気的に接続する配線６’を形成する。この配線
６’は、樹脂部材５の斜面を乗り越えて形成される必要
があるが、外部電極ピッチ程度の大きさで形成すること
ができるので特に問題とはならない。そして、図１
（ｄ）以降のプロセスによって、本実施の形態における
半導体装置が製造される。
【００６６】以上説明したように、本実施の形態におけ
る半導体装置によれば、再配線パターンの形成を２回の
工程に分けて形成するようにしたので、ピン数の増加や
ピン間隔の狭小化にも対応できるようになった。
【００６７】（実施の形態５）図７は、本発明の実施の
形態５における半導体装置の製造工程を説明するための
図である。図１（ａ）〜図１（ｅ）に示す実施の形態１
における半導体装置と比較して、製造工程自体は同じで
あるが、樹脂部材５が樹脂層９に置換されている点が異
なる。したがって、重複する構成および製造工程の詳細
な説明は繰り返さない。
【００６８】図８は、本実施の形態の半導体装置におけ
る図７（ｂ）に示す工程におけるウェハー１の上面図で
ある。図８に示すように、樹脂層９は、電極２と外部接
続電極８とが接続される再配線パターン６が形成されな
い箇所のうち少なくとも１箇所以上に開口１０が設けら
れる。この開口１０を設けることにより、ウェハー１全
面に樹脂層を塗布した場合に比べて、熱応力を緩和する
効果が大きくなる。この樹脂層９は、たとえばスクリー
ン印刷等の簡便な方法で形成することができる。なお、
図８においては、後の工程（図７（ｅ）に示す工程）で
形成される外部接続電極８の位置が８’として記載され
ている。
【００６９】フラッシュメモリ等のように、半導体チッ
プによってはアクティブ領域内の真上に信号線を設けて
はならない禁止領域がある場合がある。このような場合
であっても、本実施の形態における半導体装置において
は半導体チップの大部分を樹脂層９が覆っているので、
禁止領域上であっても樹脂層９の上に配線を形成するこ
とができ、実施の形態１における半導体装置よりも再配
線の自由度が大きくなる。
【００７０】また、本実施の形態における半導体装置に
おいては、樹脂層９上でほとんどの再配線を済ませるこ
とができるので、実施の形態１における半導体装置のよ
うに樹脂部材５の間に複数の配線を通す必要がなくな
り、解像度の良い配線を容易に形成することできる。
【００７１】また、本実施の形態における半導体装置に
おいては、図７（ｃ）に示すように樹脂層９の斜面に再
配線パターン６を形成する必要があるが、これが困難な
場合には、図９に示す製造工程によって再配線パターン
６を簡単に形成することができる。すなわち、図７
（ｂ）に示す工程終了後に、図９（ａ）に示すように電
極２上に導電性材料によって接続部１１を形成する。こ
の接続部１１は、ニッケルなどの無電解メッキによって
形成しても良いし、導電性ペーストを用いた印刷によっ
て形成しても良い。このように、電極２のかさ上げを行
った後に再配線パターン６を形成し、図９（ｂ）に示す
工程（図７（ｄ）および図７（ｅ）に示す工程と同じ）
によって半導体装置が製造される。
【００７２】今回開示された実施の形態は、すべての点
で例示であって制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
製造工程を説明するための図である。
【図２】 本発明の実施の形態２における半導体装置の
個片化前の断面を示す図である。
【図３】 本発明の実施の形態３における半導体装置の
個片化前の断面を示す図である。
【図４】 本発明の実施の形態３における半導体装置の
保護層７”の形成を説明するための図である。
【図５】 図１（ｃ）に示す工程を終了した時点でのウ
ェハー１の上面の一部を示す図である。
【図６】 実施の形態４における半導体装置の再配線パ
ターン６の形成方法を説明するための図である。
【図７】 本発明の実施の形態５における半導体装置の
製造工程を説明するための図である。
【図８】 図７（ｂ）に示す工程におけるウェハー１の
上面図である。
【図９】 実施の形態５における半導体装置の再配線パ
ターン６の形成の他の一例を示す図である。
【図１０】 ベアチップ実装の一例を示す図である。
【図１１】 従来の半導体装置のバンプ構造を示す図
（その１）である。
【図１２】 従来の半導体装置のバンプ構造を示す図
（その２）である。
【図１３】 従来の半導体装置のバンプ構造を示す図
（その３）である。
【図１４】 図１１に示す半導体装置のバンプ構造の問
題点を説明するための図である。
【図１５】 図１２に示す半導体装置のバンプ構造の問
題点を説明するための図である。
【符号の説明】
１ ウェハー、２ チップ上電極、３ 絶縁膜、４ ダ
イシングライン、５樹脂部材、６ 再配線パターン、
６’ 配線部、７，７’，７” 保護層、８外部接続電
極、９ 樹脂層、１０ 開口部、１１ 導電性部材、１
２ 金型。
フロントページの続き (72)発明者 佐藤 知稔 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F061 AA01 BA07 CA04 CA12 CB01 CB12 CB13

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に複数の外部接続電極が
    配設される半導体装置であって、 チップ上電極と、 前記複数の外部接続電極に対応して設けられ、それぞれ
    独立して形成される樹脂部材と、 前記チップ上電極と前記外部接続電極とを接続する配線
    とを含む半導体装置。
  2. 【請求項２】 半導体チップ上に複数の外部接続電極が
    配設される半導体装置であって、 チップ上電極と、 前記複数の外部接続電極に対応して設けられ、斜面を有
    する樹脂部材と、 前記樹脂部材の斜面に沿って形成され、前記チップ上電
    極と前記外部接続電極とを接続する配線とを含む半導体
    装置。
  3. 【請求項３】 半導体チップ上に複数の外部接続電極が
    配設される半導体装置であって、 チップ上電極と、 前記半導体チップを覆い、開口部を少なくとも１つ以上
    含み、前記外部接続電極が直上に形成される樹脂層と、 前記チップ上電極と前記外部接続電極とを接続する配線
    とを含む半導体装置。
  4. 【請求項４】 前記開口部は、すべての隣接する外部接
    続電極間に少なくとも１つ設けられる、請求項３記載の
    半導体装置。
  5. 【請求項５】 前記配線は、少なくとも一部が２種類以
    上の材料からなる多層構造である、請求項１〜４のいず
    れかに記載の半導体装置。
  6. 【請求項６】 前記樹脂部材または前記樹脂層は、硬化
    時に体積が膨張する材料によって構成される、請求項１
    〜５のいずれかに記載の半導体装置。
  7. 【請求項７】 前記配線は、前記チップ上電極から前記
    樹脂部材または前記樹脂層までを接続する第１の配線
    と、 前記樹脂部材または前記樹脂層の斜面を乗り越えて形成
    され、前記第１の配線と前記外部接続電極とを接続する
    第２の配線とを含む、請求項１〜６のいずれかに記載の
    半導体装置。
  8. 【請求項８】 前記半導体装置はさらに、少なくとも前
    記外部接続電極が形成される面に形成され、前記外部接
    続電極以外を覆うように形成される保護層を含む、請求
    項１〜７のいずれかに記載の半導体装置。
  9. 【請求項９】 半導体チップ上に複数の外部接続電極が
    配設される半導体装置の製造方法であって、 半導体チップ上の少なくとも電極部を除いた領域に絶縁
    膜を形成するステップと、 前記複数の外部接続電極が形成される位置に樹脂部材ま
    たは樹脂層を形成するステップと、 前記チップ上電極と前記外部接続電極とを接続する配線
    を形成するステップと、 少なくとも前記配線を保護する物質を設けるステップ
    と、 前記樹脂部材または樹脂層上に前記外部接続電極を形成
    するステップとを含む半導体装置の製造方法。
  10. 【請求項１０】 前記配線を形成するステップは、前記
    チップ上電極から前記樹脂部材または前記樹脂層までを
    接続する第１の配線を形成するステップと、 前記第１の配線と前記外部接続電極とを接続する第２の
    配線を、前記樹脂部材または前記樹脂層の斜面を乗り越
    えて形成するステップとを含む、請求項９記載の半導体
    装置の製造方法。
  11. 【請求項１１】 前記配線を形成するステップは、前記
    チップ上電極と前記外部接続電極とを接続する配線の少
    なくとも一部を印刷法によって形成するステップを含
    む、請求項９または１０記載の半導体装置の製造方法。
  12. 【請求項１２】 前記配線を形成するステップは、前記
    チップ上電極と前記外部接続電極とを接続するパターン
    を樹脂ペーストを用いて形成するステップと、 前記パターン上に、金属を無電解メッキ法により付着さ
    せるステップとを含む、請求項９〜１１のいずれかに記
    載の半導体装置の製造方法。
  13. 【請求項１３】 前記樹脂部材または樹脂層を形成する
    ステップは、印刷法によって前記樹脂部材または前記樹
    脂層を形成するステップを含む、請求項９〜１２のいず
    れかに記載の半導体装置の製造方法。
  14. 【請求項１４】 前記半導体装置の製造方法はさらに、
    前記樹脂部材または前記樹脂層とほぼ同じ高さとなるよ
    うに、前記チップ上電極の上に導電性部材を形成するス
    テップを含む、請求項９〜１３のいずれかに記載の半導
    体装置の製造方法。
  15. 【請求項１５】 前記少なくとも前記配線を保護する物
    質を設けるステップは、金型によって前記樹脂部材を加
    圧した状態で固定して保護層を形成するステップを含
    む、請求項９〜１４のいずれかに記載の半導体装置の製
    造方法。
  16. 【請求項１６】 前記少なくとも前記配線を保護する物
    質を設けるステップは、印刷法を用いて少なくとも前記
    配線を保護する物質を設けるステップを含む、請求項９
    〜１５のいずれかに記載の半導体装置の製造方法。
JP25846099A 1999-09-13 1999-09-13 半導体装置およびその製造方法 Pending JP2001085560A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25846099A JP2001085560A (ja) 1999-09-13 1999-09-13 半導体装置およびその製造方法
KR10-2000-0053699A KR100385766B1 (ko) 1999-09-13 2000-09-09 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
TW089118594A TW548746B (en) 1999-09-13 2000-09-11 Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US09/660,477 US6441500B1 (en) 1999-09-13 2000-09-12 Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
DE10045043A DE10045043B4 (de) 1999-09-13 2000-09-12 Halbleiterbauteil und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25846099A JP2001085560A (ja) 1999-09-13 1999-09-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001085560A true JP2001085560A (ja) 2001-03-30

Family

ID=17320543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25846099A Pending JP2001085560A (ja) 1999-09-13 1999-09-13 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6441500B1 (ja)
JP (1) JP2001085560A (ja)
KR (1) KR100385766B1 (ja)
DE (1) DE10045043B4 (ja)
TW (1) TW548746B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005124857A1 (ja) * 2004-06-16 2005-12-29 Rohm Co., Ltd. 半導体装置
JP2007184654A (ja) * 2007-04-09 2007-07-19 Rohm Co Ltd 半導体装置
JP2007295010A (ja) * 2007-08-02 2007-11-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
US7323777B2 (en) 2002-08-21 2008-01-29 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
CN102790016A (zh) * 2011-05-16 2012-11-21 颀邦科技股份有限公司 凸块结构及制造工艺
CN102790035A (zh) * 2011-05-17 2012-11-21 颀邦科技股份有限公司 凸块结构及工艺

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10105351A1 (de) * 2001-02-05 2002-08-22 Infineon Technologies Ag Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
DE10135308B4 (de) * 2001-07-19 2006-01-12 Infineon Technologies Ag Elektronisches Bauelement und entsprechendes Herstellungsverfahren
DE10135393B4 (de) 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
DE10143790B4 (de) 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
JP2003163312A (ja) * 2001-11-28 2003-06-06 Shinkawa Ltd 半導体装置の製造方法
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
DE10215355B4 (de) * 2002-04-08 2004-08-05 Infineon Technologies Ag Verfahren zur Flip-Chip-Montage von Halbleiterchips
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
JP3945415B2 (ja) 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE10318078B4 (de) * 2003-04-17 2007-03-08 Infineon Technologies Ag Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2006287094A (ja) * 2005-04-04 2006-10-19 Seiko Epson Corp 半導体装置及びその製造方法
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
TWI339087B (en) 2007-04-18 2011-03-11 Ind Tech Res Inst Stretchable flexible printed circuit (fpc) and fabricating method thereof
US8436467B2 (en) 2007-06-15 2013-05-07 Rohm Co., Ltd. Semiconductor device
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
TWI423353B (zh) * 2011-04-13 2014-01-11 Chipbond Technology Corp 一種凸塊結構及製程
US8330280B1 (en) * 2011-06-20 2012-12-11 Chipbond Technology Corporation Bump structure and process of manufacturing the same
US8437142B2 (en) * 2011-06-20 2013-05-07 Chipbond Technology Corporation Bump structure and process of manufacturing the same
KR20130044050A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 패키지 및 적층 반도체 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678903B2 (ja) 1987-10-14 1997-11-19 セイコーエプソン株式会社 半導体装置の製造方法
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH05144823A (ja) * 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JPH06177134A (ja) * 1992-12-04 1994-06-24 Sony Corp 電子部品のバンプ構造
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JP3589794B2 (ja) 1996-06-25 2004-11-17 富士通株式会社 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JPH10256428A (ja) * 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
EP1002337A1 (de) * 1997-07-24 2000-05-24 Dyconex Patente Ag Halbleiterchippackungen und verfahren zu deren herstellung
JP3768817B2 (ja) * 1997-10-30 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JPH11140590A (ja) 1997-11-14 1999-05-25 Nippon Steel Corp 衝合部品質の優れた高強度高靭性鍛接鋼管及びその製造方法
JP3481853B2 (ja) 1998-03-09 2003-12-22 株式会社フジクラ 光ファイバの個別調心装置
CN100419978C (zh) * 1998-06-12 2008-09-17 株式会社瑞萨科技 半导体装置及其制造方法
IT1316283B1 (it) 1999-01-21 2003-04-10 Hitachi Cable Supporto a nastro per bga e dispositivo a semiconduttore utilizzantelo stesso

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7323777B2 (en) 2002-08-21 2008-01-29 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
WO2005124857A1 (ja) * 2004-06-16 2005-12-29 Rohm Co., Ltd. 半導体装置
US7405485B2 (en) 2004-06-16 2008-07-29 Rohm Co., Ltd. Semiconductor device
JP2007184654A (ja) * 2007-04-09 2007-07-19 Rohm Co Ltd 半導体装置
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
JP2007295010A (ja) * 2007-08-02 2007-11-08 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP4536757B2 (ja) * 2007-08-02 2010-09-01 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
CN102790016A (zh) * 2011-05-16 2012-11-21 颀邦科技股份有限公司 凸块结构及制造工艺
CN102790016B (zh) * 2011-05-16 2014-10-15 颀邦科技股份有限公司 凸块结构及制造工艺
CN102790035A (zh) * 2011-05-17 2012-11-21 颀邦科技股份有限公司 凸块结构及工艺
CN102790035B (zh) * 2011-05-17 2015-02-18 颀邦科技股份有限公司 凸块结构及工艺

Also Published As

Publication number Publication date
US6441500B1 (en) 2002-08-27
DE10045043A1 (de) 2001-04-05
KR100385766B1 (ko) 2003-05-28
DE10045043B4 (de) 2008-01-10
KR20010070064A (ko) 2001-07-25
TW548746B (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2001085560A (ja) 半導体装置およびその製造方法
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
TW587316B (en) Semiconductor device and manufacturing method the same
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
US6949470B2 (en) Method for manufacturing circuit devices
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2001257310A (ja) 半導体装置およびその製造方法およびその試験方法
JP2000243876A (ja) 半導体装置とその製造方法
JP2001332653A (ja) 半導体装置
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US20090212428A1 (en) Re-distribution conductive line structure and the method of forming the same
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP2002313985A (ja) チップサイズパッケージの製造方法
JP2002237546A (ja) 半導体装置およびその製造方法
JP4465891B2 (ja) 半導体装置
JP3417292B2 (ja) 半導体装置
JPH11145345A (ja) 半導体装置およびその製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体
JP2003297977A (ja) 電子部品の製造方法
JP2003282769A (ja) チップ実装基板、チップ実装基板の製造方法、及び、電子機器
JP2001053184A (ja) 半導体装置及びその製造方法
JP3807666B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031028