CN102790016A - 凸块结构及制造工艺 - Google Patents

凸块结构及制造工艺 Download PDF

Info

Publication number
CN102790016A
CN102790016A CN2011101347294A CN201110134729A CN102790016A CN 102790016 A CN102790016 A CN 102790016A CN 2011101347294 A CN2011101347294 A CN 2011101347294A CN 201110134729 A CN201110134729 A CN 201110134729A CN 102790016 A CN102790016 A CN 102790016A
Authority
CN
China
Prior art keywords
groove
engaging groove
metal layer
macromolecule
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101347294A
Other languages
English (en)
Other versions
CN102790016B (zh
Inventor
施政宏
郭士祯
陈文童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to CN201110134729.4A priority Critical patent/CN102790016B/zh
Publication of CN102790016A publication Critical patent/CN102790016A/zh
Application granted granted Critical
Publication of CN102790016B publication Critical patent/CN102790016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明是有关于一种凸块结构及制造工艺，该凸块结构，其设置于一载板上，其包含有第一高分子块体、第二高分子块体、第一沟槽、凸块下金属层及接合金属层，其中该第一高分子块体及该第二高分子块体为独立的块体，该第一高分子块体具有第一接合槽，该第二高分子块体具有第二接合槽，该凸块下金属层覆盖该第一高分子块体及该第二高分子块体，该凸块下金属层形成有第二沟槽、第三接合槽及第四接合槽，该接合金属层覆盖该凸块下金属层，且该接合金属层形成有第三沟槽、第五接合槽及第六接合槽，其中该第二沟槽位于该第一沟槽与该第三沟槽之间，该第三接合槽位于该第一接合槽与该第五接合槽之间，该第四接合槽位于该第二接合槽与该第六接合槽之间。

Description

凸块结构及制造工艺
技术领域
本发明涉及一种凸块结构及制造工艺，特别是涉及一种可提高共晶可靠度的凸块结构及制造工艺。
背景技术
现有习知的金凸块结构10形成于硅基板20上，该硅基板20具有多个焊垫21及一保护层22，该保护层22形成有多个开口23，所述开口23显露出所述焊垫21，该凸块结构10包含一凸块下金属层11以及一金凸块层12，该凸块下金属层11形成于所述焊垫21上，该金凸块层12形成于该凸块下金属层11上，因此当该金凸块结构10与另一电子元件的接点(如连接垫或引脚)共晶接合时，该金凸块结构10与该接点的接触面积并不大，相对地影响了该金凸块结构10与该接点的共晶可靠度，并且在该接点被触压结合于该金凸块结构10时，该接点会有偏移的情况，而造成相邻的接点接触而产生短路的情形，此外由于该金凸块结构10由该金凸块层12所构成，因此其生产成本较高。
由此可见，上述现有的凸块结构及制造工艺在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的凸块结构及制造工艺，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于，克服现有的凸块结构存在的缺陷，而提供一种新型结构的凸块结构，所要解决的技术问题是提供一种凸块结构，其设置于一载板上，该载板具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫，该凸块结构与各该焊垫电性连接，该凸块结构包含有一第一高分子块体、一第二高分子块体、一第一沟槽、一凸块下金属层及一接合金属层，其中该第一高分子块体及第二高分子块体分别为一独立的块体，且该第一高分子块体及该第二高分子块体位于该第一沟槽的二侧，该第一沟槽显露出该焊垫，该第一高分子块体及第二高分子块体其设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽，其中该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽，该凸块下金属层(UBM)覆盖该第一高分子块体、该第二高分子块体及该焊垫，且该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽，该第三接合槽及该第四接合槽连通该第二沟槽，该接合金属层覆盖该凸块下金属层，并形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，其中该凸块下金属层的该第二沟槽位于该第一沟槽与该接合金属层的该第三沟槽之间，该凸块下金属层的该第三接合槽位于该第一高分子块体的该第一接合槽与该接合金属层的该第五接合槽之间，该凸块下金属层的第四接合槽位于该第二高分子块体的该第二接合槽与该接合金属层的该第六接合槽之间，非常适于实用。
本发明的另一目的在于，克服现有的凸块制造工艺存在的缺陷，而提供一种新的凸块结构及制造工艺，所要解决的技术问题是提供一种凸块制造工艺，包含下列步骤，首先，提供一载板，其具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫。之后，在该载板上形成一高分子层，该高分子层覆盖该保护层及所述焊垫。接着，提供一第一光罩并进行第一次曝光步骤。之后，移除该第一光罩并进行第一次显影步骤，以使该高分子层形成有多个高分子凸块，且每一高分子凸块对应一焊垫，各该高分子凸块包含有一第一高分子块体、一第二高分子块体及一第一沟槽，该第一高分子块体及该第二高分子块体分别为一独立的块体，且该第一高分子块体及该第二高分子块体位于该第一沟槽的二侧，该第一沟槽显露出该焊垫，且该第一高分子块体及该第二高分子块体设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽，其中该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽。接着，固化所述高分子凸块。之后，在该载板上形成一凸块下金属层(UBM)，该凸块下金属层覆盖该保护层、该焊垫、该第一高分子块体及该第二高分子块体，其中该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽，该第三接合槽及该第四接合槽连通该第二沟槽，该第二沟槽位于该第一沟槽上方，该第三接合槽位于该第一接合槽上方，该第四接合槽位于该第二接合槽上方。接着，在该凸块下金属层(UBM)上形成一光刻胶。之后，提供一第二光罩并进行第二次曝光步骤。接着，移除该第二光罩并进行第二次显影步骤，以使该光刻胶形成有多个开口，各该开口对应各该高分子凸块，且各该开口并显露出位在各该开口中的该凸块下金属层。之后，在所述开口中形成一接合金属层，该接合金属层覆盖被所述开口显露的该凸块下金属层，其中该接合金属层形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，该第三沟槽位于该第二沟槽上方，该第五接合槽位于该第三接合槽上方，该第六接合槽位于该第四接合槽上方。接着，移除该光刻胶，以显露未被该接合金属层覆盖的该凸块下金属层。最后，移除未被该接合金属层覆盖的该凸块下金属层，以使该凸块下金属层仅覆盖该焊垫、该第一高分子块体及该第二高分子块体，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的凸块结构，其设置于一载板上，该载板具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫，该凸块结构与各该焊垫电性连接，该凸块结构包含有：一第一高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽；一第二高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽；一第一沟槽，其位于该第一高分子块体及该第二高分子块体之间，该第一沟槽显露出该焊垫，该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽；一凸块下金属层(UBM)，其覆盖该焊垫、该第一高分子块体及该第二高分子块体，其中该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽；以及一接合金属层，其覆盖该凸块下金属层，并形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，其中该凸块下金属层的该第二沟槽位于该第一沟槽与该接合金属层的该第三沟槽之间，该凸块下金属层的该第三接合槽位于该第一高分子块体的该第一接合槽与该接合金属层的该第五接合槽之间，该凸块下金属层的第四接合槽位于该第二高分子块体的该第二接合槽与该接合金属层的该第六接合槽之间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的凸块结构，其中所述的该第三沟槽、该第五接合槽及该第六接合槽为“+”状。
前述的凸块结构，其中所述的该第三沟槽具有一第一宽度，该第五接合槽具有一第二宽度，该第一宽度大于该第二宽度。
前述的凸块结构，其中所述的该第六接合槽具有一第三宽度，该第一宽度大于该第三宽度。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的凸块制造工艺，其包括以下步骤：提供一载板，其具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫；在该载板上形成一高分子层，该高分子层覆盖该保护层及所述焊垫；提供一第一光罩并进行第一次曝光步骤；移除该第一光罩并进行第一次显影步骤，以使该高分子层形成有多个高分子凸块，且每一高分子凸块对应一焊垫，各该高分子凸块包含有：一第一高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽；一第二高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽；以及一第一沟槽，其位于该第一高分子块体及该第二高分子块体之间，该第一沟槽显露出该焊垫，该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽。固化所述高分子凸块；在该载板上形成一凸块下金属层(UBM)，该凸块下金属层覆盖该保护层、该焊垫、该第一高分子块体及该第二高分子块体，其中该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽，该第三接合槽及该第四接合槽连通该第二沟槽，该第二沟槽位于该第一沟槽上方，该第三接合槽位于该第一接合槽上方，该第四接合槽位于该第二接合槽上方；在该凸块下金属层(UBM)上形成一光刻胶；提供一第二光罩并进行第二次曝光步骤；移除该第二光罩并进行第二次显影步骤，以使该光刻胶形成有多个开口，各该开口对应各该高分子凸块，且各该开口并显露出位在各该开口中的该凸块下金属层；在所述开口中形成一接合金属层，其覆盖被所述开口显露的该凸块下金属层，其中该接合金属层形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，该第三沟槽位于该第二沟槽上方，该第五接合槽位于该第三接合槽上方，该第六接合槽位于该第四接合槽上方；移除该光刻胶，以显露未被该接合金属层覆盖的该凸块下金属层；以及移除未被该接合金属层覆盖的该凸块下金属层，以使该凸块下金属层仅覆盖该焊垫、该第一高分子块体及该第二高分子块体。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的凸块制造工艺，其中所述的其在所述开口中形成该接合金属层的步骤中，该第三沟槽、该第五接合槽及该第六接合槽为“+”状。
前述的凸块制造工艺，其中所述的其在所述开口中形成该接合金属层的步骤中，该第三沟槽具有一第一宽度，该第五接合槽具有一第二宽度，该第一宽度大于该第二宽度。
前述的凸块制造工艺，其中所述的其在所述开口中形成该接合金属层的步骤中，该第六接合槽具有一第三宽度，该第一宽度大于该第三宽度。
借由上述技术方案，本发明凸块结构及制造工艺至少具有下列优点及有益效果：因此当本发明的该凸块结构与另一电子元件的接点(如连接垫或引脚)共晶接合(eutectic bonding)时，该接点的一下表面被触压结合于该凸块结构的该接合金属层，且该接点的一部份嵌入该沟槽及该接合槽中，借由所述沟槽的斜面可增加该凸块结构与该接点的接触面积，以提高该接点与该凸块结构的接合强度，并且可避免该接点被触压结合于该凸块结构的该接合金属层时，发生偏移的情形，此外由于该凸块结构以该第一高分子块体及第二高分子块体为衬底材料，因此可节省电镀材料成本。此外，本发明的该凸块结构可运用于Chip-on-Glass(COG)封装，当该凸块压合于一玻璃基板时，该沟槽可增加该凸块与该玻璃基板的异方性导电薄膜(ACF)流动，以避免异方性导电薄膜中的导电粒子聚集于相邻凸块间而造成短路。或者，本发明的该凸块结构可运用于Chip-on-Glass(COG)封装，由于该凸块包含具有弹性的高分子块体及所述沟槽，因此该凸块可直接压合于一玻璃基板的导接垫，而不需使用异方性导电薄膜(ACF)，以降低成本。
综上所述，本发明一种凸块结构及制造工艺，该凸块结构，其设置于一载板上，其包含有一第一高分子块体、一第二高分子块体、一第一沟槽、一凸块下金属层及一接合金属层，其中该第一高分子块体及该第二高分子块体为一独立的块体，该第一高分子块体具有一第一接合槽，该第二高分子块体具有一第二接合槽，该凸块下金属层覆盖该第一高分子块体及该第二高分子块体，该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽，该接合金属层覆盖该凸块下金属层，且该接合金属层形成有一第三沟槽、一第五接合槽及一第六接合槽，其中该第二沟槽位于该第一沟槽与该第三沟槽之间，该第三接合槽位于该第一接合槽与该第五接合槽之间，该第四接合槽位于该第二接合槽与该第六接合槽之间。本发明在技术上有显着的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1：现有习知的凸块结构的截面示意图。
图2：依据本发明的一较佳实施例，一种凸块结构的立体图。
图3：依据本发明的该凸块结构的分解立体图。
图4A至图4L：依据本发明的一较佳实施例，一种凸块制造工艺的剖视立体图。
图5A至图5L：依据本发明的一较佳实施例，该凸块制造工艺的截面示意图。
图6：依据本发明的一较佳实施例，接点接合于该凸块结构的侧视图。
10：金凸块结构      11：凸块下金属层
12：金凸块层        20：硅基板
21：焊垫            22：保护层
23：开口            100：凸块结构
110：第一高分子块体 111：第一上表面
112：第一接合槽     120：第二高分子块体
121：第二上表面     122：第二接合槽
130：第一沟槽       140：凸块下金属层
141：第二沟槽       142：第三接合槽
143：第四接合槽     150：接合金属层
151：第三沟槽       152：第五接合槽
153：第六接合槽     200：载板
210：焊垫           220：保护层
221：开口           300：高分子层
310：高分子凸块     400：第一光罩
500：光刻胶         510：开口
600：第二光罩       700：接点
710：下表面         W1：第一宽度
W2：第二宽度        W3：第三宽度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的凸块结构及制造工艺其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
请参阅图2及图3，其本发明的一较佳实施例，一种凸块结构100其设置于一载板200上，该载板200具有多个焊垫210及一保护层220，该保护层220具有多个开口221，所述开口221显露出所述焊垫210，该凸块结构100与各该焊垫210电性连接，该凸块结构100包含有一第一高分子块体110、一第二高分子块体120、一第一沟槽130、一凸块下金属层140及一接合金属层150，其中该第一高分子块体110及第二高分子块体120分别为一独立的块体，该第一高分子决体110及该第二高分子块体120位于该第一沟槽130的二侧，且该第一沟槽130显露出该焊垫210，请参阅图3及图5E，该第一高分子块体110及第二高分子块体120设置于该焊垫210及该保护层220上，该第一高分子块体110具有一第一上表面111及一凹设于该第一上表面111的第一接合槽112，该第二高分子块体120具有一第二上表面121及一凹设于该第二上表面121的第二接合槽122，该第一高分子块体110的该第一接合槽112及该第二高分子块体120的该第二接合槽122连通该第一沟槽130，该凸块下金属层140(UBM)覆盖该焊垫210，该凸块下金属层140形成有一第二沟槽141、一第三接合槽142及一第四接合槽143，该第三接合槽142及该第四接合槽143连通该第二沟槽141，该凸块下金属层140的材质可为钛化钨/金(TiW/Au)，该接合金属层150覆盖该凸块下金属层140，该接合金属层150的材质可为金(Au)，该接合金属层150并形成有一第三沟槽151、一第五接合槽152及一第六接合槽153，该第五接合槽152及该第六接合槽153连通该第三沟槽151，在本实施例中，该第三沟槽151、该第五接合槽152及该第六接合槽153构成一“+”形凹槽，其中该凸块下金属层140的该第二沟槽141位于该第一沟槽130与该接合金属层150的该第三沟槽151之间，该凸块下金属层140的该第三接合槽142位于该第一高分子块体110的该第一接合槽112与该接合金属层150的该第五接合槽152之间，该凸块下金属层140的第四接合槽143位于该第二高分子块体120的该第二接合槽122与该接合金属层150的该第六接合槽153之间，该第三沟槽151具有一第一宽度W1，该第五接合槽152具有一第二宽度W2，该第六接合槽152具有一第三宽度W3，该第一宽度W1大于该第二宽度W2，且该第一宽度W1大于该第三宽度W3。
请参阅图4A至图4M及图5A至图5M，其为本发明该凸块结构100的制造工艺，包含下列步骤，首先，请参阅图4A及图5A，提供一载板200，其具有多个焊垫210及一保护层220，该保护层220具有多个开口221，所述开口221显露出所述焊垫210。之后，请参阅图4B及图5B，在该载板200上形成一高分子层300，该高分子层300覆盖该保护层220及所述焊垫210。接着，请参阅图4C及图5C，提供一第一光罩400并进行第一次曝光步骤。之后，请参阅图4D及图5D，移除该第一光罩400并进行第一次显影步骤，以使该高分子层300形成有多个高分子凸块310，且每一高分子凸块310对应一焊垫210，各该高分子凸块310包含有一第一高分子块体110、一第二高分子块体120及一第一沟槽130，该第一高分子块体110及该第二高分子块体120分别为一独立的块体，其分别位于该第一沟槽130的二侧，该第一沟槽130显露出该焊垫210，且该第一高分子块体110及该第二高分子块体120设置于该焊垫210及该保护层220上，请参阅图4，该第一高分子块体110具有一第一上表面111及一凹设于该第一上表面111的第一接合槽112，该第二高分子块体120具有一第二上表面121及一凹设于该第二上表面121的第二接合槽122，其中该第一高分子块体110的该第一接合槽112及该第二高分子块体120的该第二接合槽122连通该第一沟槽130。接着，请参阅图4E及图5E，固化所述高分子凸块310。之后，请参阅图4F及图5F，在该载板200上形成一凸块下金属层140(UBM)，该凸块下金属层140覆盖该保护层220、该焊垫210、该第一高分子块体110及该第二高分子块体120，请参阅图4D及图4F，其中该凸块下金属层140形成有一第二沟槽141、一第三接合槽142及一第四接合槽143，该第三接合槽142及该第四接合槽143连通该第二沟槽141，该第二沟槽141位于该第一沟槽130上方，该第三接合槽142位于该第一接合槽112上方，该第四接合槽143位于该第二接合槽122上方。接着，请参阅图4G及图5G，在该凸块下金属层上形成一光刻胶500。之后，请参阅图4H及图5H，提供一第二光罩600并进行第二次曝光步骤。接着，请参阅图4I及图5I，移除该第二光罩600并进行第二次显影步骤，以使该光刻胶500形成有多个开口510，各该开口510对应各该高分子凸块310，且各该开口510并显露出位在各该开口510中的该凸块下金属层140。之后，请参阅图4J及图5J，在所述开口510中形成一接合金属层150，该接合金属层150覆盖被所述开口510显露的该凸块下金属层140，其中该接合金属层150形成有一第三沟槽151、一第五接合槽152及一第六接合槽153，该第五接合槽152及该第六接合槽153连通该第三沟槽151，请参阅图3，该第三沟槽151位于该第二沟槽141上方，该第五接合槽152位于该第三接合槽142上方，该第六接合槽153位于该第四接合槽143上方。接着，请参阅图4K及图5K，移除该光刻胶500，以显露未被该接合金属层150覆盖的该凸块下金属层140。最后，请参阅图4L、图5L及图3，移除未被该接合金属层150覆盖的该凸块下金属层140，以使该凸块下金属层140仅覆盖该第一高分子块体110及该第二高分子块体120。
请参阅图6，当本发明的该凸块结构100与另一电子元件的接点700(如连接垫或引脚)共晶接合(eutectic bonding)时，该接点700的一下表面710被触压结合于该凸块结构100的该接合金属层140，且该接点700的一部份嵌入该接合金属层150的该第三沟槽151、该第五接合槽152及该第六接合槽153中，其可增加该凸块结构100与该接点700的接触面积，并可提高该接点700与该凸块结构100的共晶可靠度，并且由于该接点700的一部份嵌入该接合金属层150该第五接合槽152及该第六接合槽153中，因此可避免该接点700发生偏移的情形，此外由于该凸块结构100以该第一高分子块体110及第二高分子块体120为衬底材料，因此可节省电镀材料成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种凸块结构，其特征在于其设置于一载板上，该载板具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫，该凸块结构与各该焊垫电性连接，该凸块结构包含有：
一第一高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽；
一第二高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽；
一第一沟槽，其位于该第一高分子块体及该第二高分子块体之间，该第一沟槽显露出该焊垫，该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽；
一凸块下金属层，其覆盖该焊垫、该第一高分子块体及该第二高分子块体，其中该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽；以及
一接合金属层，其覆盖该凸块下金属层，并形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，其中该凸块下金属层的该第二沟槽位于该第一沟槽与该接合金属层的该第三沟槽之间，该凸块下金属层的该第三接合槽位于该第一高分子块体的该第一接合槽与该接合金属层的该第五接合槽之间，该凸块下金属层的第四接合槽位于该第二高分子块体的该第二接合槽与该接合金属层的该第六接合槽之间。
2.根据权利要求1所述的凸块结构，其特征在于该第三沟槽、该第五接合槽及该第六接合槽为“+”状。
3.根据权利要求2所述的凸块结构，其特征在于该第三沟槽具有一第一宽度，该第五接合槽具有一第二宽度，该第一宽度大于该第二宽度。
4.根据权利要求3所述的凸块结构，其特征在于该第六接合槽具有一第三宽度，该第一宽度大于该第三宽度。
5.一种凸块制造工艺，其特征在于其包括以下步骤：
提供一载板，其具有多个焊垫及一保护层，该保护层具有多个开口，所述开口显露出所述焊垫；
在该载板上形成一高分子层，该高分子层覆盖该保护层及所述焊垫；
提供一第一光罩并进行第一次曝光步骤；
移除该第一光罩并进行第一次显影步骤，以使该高分子层形成有多个高分子凸块，且每一高分子凸块对应一焊垫，各该高分子凸块包含有：
一第一高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第一高分子块体具有一第一上表面及一凹设于该第一上表面的第一接合槽；
一第二高分子块体，为一独立的块体，其设置于该焊垫及该保护层上，该第二高分子块体具有一第二上表面及一凹设于该第二上表面的第二接合槽；以及
一第一沟槽，其位于该第一高分子块体及该第二高分子块体之间，该第一沟槽显露出该焊垫，该第一高分子块体的该第一接合槽及该第二高分子块体的该第二接合槽连通该第一沟槽。
固化所述高分子凸块；
在该载板上形成一凸块下金属层，该凸块下金属层覆盖该保护层、该焊垫、该第一高分子块体及该第二高分子块体，其中该凸块下金属层形成有一第二沟槽、一第三接合槽及一第四接合槽，该第三接合槽及该第四接合槽连通该第二沟槽，该第二沟槽位于该第一沟槽上方，该第三接合槽位于该第一接合槽上方，该第四接合槽位于该第二接合槽上方；
在该凸块下金属层上形成一光刻胶；
提供一第二光罩并进行第二次曝光步骤；
移除该第二光罩并进行第二次显影步骤，以使该光刻胶形成有多个开口，各该开口对应各该高分子凸块，且各该开口并显露出位在各该开口中的该凸块下金属层；
在所述开口中形成一接合金属层，其覆盖被所述开口显露的该凸块下金属层，其中该接合金属层形成有一第三沟槽、一第五接合槽及一第六接合槽，该第五接合槽及该第六接合槽连通该第三沟槽，该第三沟槽位于该第二沟槽上方，该第五接合槽位于该第三接合槽上方，该第六接合槽位于该第四接合槽上方；
移除该光刻胶，以显露未被该接合金属层覆盖的该凸块下金属层；以及
移除未被该接合金属层覆盖的该凸块下金属层，以使该凸块下金属层仅覆盖该焊垫、该第一高分子块体及该第二高分子块体。
6.根据权利要求5所述的凸块制造工艺，其特征在于其在所述开口中形成该接合金属层的步骤中，该第三沟槽、该第五接合槽及该第六接合槽为“+”状。
7.根据权利要求5所述的凸块制造工艺，其特征在于其在所述开口中形成该接合金属层的步骤中，该第三沟槽具有一第一宽度，该第五接合槽具有一第二宽度，该第一宽度大于该第二宽度。
8.根据权利要求7所述的凸块制造工艺，其特征在于其在所述开口中形成该接合金属层的步骤中，该第六接合槽具有一第三宽度，该第一宽度大于该第三宽度。
CN201110134729.4A 2011-05-16 2011-05-16 凸块结构及制造工艺 Active CN102790016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110134729.4A CN102790016B (zh) 2011-05-16 2011-05-16 凸块结构及制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110134729.4A CN102790016B (zh) 2011-05-16 2011-05-16 凸块结构及制造工艺

Publications (2)

Publication Number Publication Date
CN102790016A true CN102790016A (zh) 2012-11-21
CN102790016B CN102790016B (zh) 2014-10-15

Family

ID=47155386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110134729.4A Active CN102790016B (zh) 2011-05-16 2011-05-16 凸块结构及制造工艺

Country Status (1)

Country Link
CN (1) CN102790016B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786349A (zh) * 2018-01-11 2019-05-21 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构
WO2022007267A1 (zh) * 2020-07-09 2022-01-13 江苏纳沛斯半导体有限公司 一种半导体封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US20020180064A1 (en) * 2001-06-05 2002-12-05 Chipbond Technology Corporation Metallized surface wafer level package structure
CN1585122A (zh) * 2004-06-04 2005-02-23 友达光电股份有限公司 复合凸块结构和制造方法
CN101266936A (zh) * 2008-04-30 2008-09-17 日月光半导体制造股份有限公司 凸块制程
CN101567348A (zh) * 2008-04-21 2009-10-28 南茂科技股份有限公司 具有凸块的晶片结构及形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US20020180064A1 (en) * 2001-06-05 2002-12-05 Chipbond Technology Corporation Metallized surface wafer level package structure
CN1585122A (zh) * 2004-06-04 2005-02-23 友达光电股份有限公司 复合凸块结构和制造方法
CN101567348A (zh) * 2008-04-21 2009-10-28 南茂科技股份有限公司 具有凸块的晶片结构及形成方法
CN101266936A (zh) * 2008-04-30 2008-09-17 日月光半导体制造股份有限公司 凸块制程

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786349A (zh) * 2018-01-11 2019-05-21 苏州能讯高能半导体有限公司 一种排气式器件以及器件焊接结构
WO2022007267A1 (zh) * 2020-07-09 2022-01-13 江苏纳沛斯半导体有限公司 一种半导体封装结构及其制造方法

Also Published As

Publication number Publication date
CN102790016B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN103258806B (zh) 具桥接结构的半导体封装构造及其制造方法
TW201436138A (zh) 封裝結構及成形封裝結構之方法
CN103456645B (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103022321B (zh) 一种chip-led的制作方法及chip-led
CN104425417B (zh) 半导体装置及其制法
CN103137582B (zh) 封装件中的凸块导线直连结构
CN102651356B (zh) 在迹线上凸块结构中延伸的金属迹线
TWI434383B (zh) 電性連接墊結構及包含有複數個電性連接墊結構的積體電路
CN103926430B (zh) 一种硅通孔转接板测试方法
CN103715165A (zh) 半导体封装件及其制法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN106318244A (zh) 核层技术异方性导电胶膜
CN102790016A (zh) 凸块结构及制造工艺
CN105870131B (zh) 一种阵列基板及其制备方法和显示器件
US20150249060A1 (en) Enhanced flip chip structure using copper column interconnect
CN203721709U (zh) 键合结构
CN101740539A (zh) 四方平面无导脚封装单元及其制法和其导线架
CN102148167B (zh) 可堆栈式封装结构的制造方法
CN103956366B (zh) 晶圆级芯片封装结构
CN105489581B (zh) 半导体结构及其制作方法
CN102790035B (zh) 凸块结构及工艺
CN105225975B (zh) 封装结构及其制法
CN102664174A (zh) 半导体封装构造
TWI606466B (zh) Nuclear layer technology anisotropic conductive film
CN105762127A (zh) 封装基板、半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant