CN102148167B - 可堆栈式封装结构的制造方法 - Google Patents

可堆栈式封装结构的制造方法 Download PDF

Info

Publication number
CN102148167B
CN102148167B CN2010101194720A CN201010119472A CN102148167B CN 102148167 B CN102148167 B CN 102148167B CN 2010101194720 A CN2010101194720 A CN 2010101194720A CN 201010119472 A CN201010119472 A CN 201010119472A CN 102148167 B CN102148167 B CN 102148167B
Authority
CN
China
Prior art keywords
layer
chip
carrier
rerouting
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101194720A
Other languages
English (en)
Other versions
CN102148167A (zh
Inventor
余国宠
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010101194720A priority Critical patent/CN102148167B/zh
Publication of CN102148167A publication Critical patent/CN102148167A/zh
Application granted granted Critical
Publication of CN102148167B publication Critical patent/CN102148167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

本发明关于一种可堆栈式封装结构的制造方法。该制造方法包括以下步骤：(a)提供一第一载体；(b)设置至少一芯片于该第一载体上；(c)形成一封胶体以包覆该芯片；(d)移除该第一载体；(e)形成一第一重布层及至少一第一凸块；(f)提供一第二载体；(g)设置于该第二载体；(h)移除部分该芯片及部分该封胶体；(i)形成一第二重布层；及(j)移除该第二载体。藉此，该第二重布层使该可堆栈式封装结构在应用上有较多弹性。

Description

可堆栈式封装结构的制造方法
技术领域
本发明关于一种可堆栈式封装结构的制造方法，详言之，关于一种具有重布层及穿导孔的可堆栈式封装结构的制造方法。
背景技术
参考图1，显示已知堆栈式封装结构的示意图。该已知堆栈式封装结构1包括一中介基板10及一芯片20。该中介基板10包括一本体11、数个穿导孔12、数个导电迹线13、数个焊垫14及数个焊球15。该本体11具有一第一表面111及一第二表面112。这些穿导孔12贯穿该本体11，且显露于该第一表面111及该第二表面112。这些导电迹线13位于该本体11的第一表面111，且电性连接至这些穿导孔12。这些焊垫14位于该本体11的第二表面112，且电性连接至这些穿导孔12。这些焊球15位于这些焊垫14上。该芯片20位于该中介基板10上。该芯片20包括数个芯片焊垫21及数个凸块22，这些凸块22位于这些芯片焊垫21及这些导电迹线13之间，该芯片20通过这些凸块22电性连接至该中介基板10。
该已知堆栈式封装结构1的缺点如下。该已知堆栈式封装结构1利用该中介基板10使该芯片20对外电性连接，然而，使用该中介基板10会增加产品厚度，且该中介基板10的工艺复杂，会提高制造成本。此外，该芯片20的这些凸块22之间距微小，而不易形成一底胶(Underfill)(图中未示)以包覆这些凸块22。
因此，有必要提供一种可堆栈式封装结构的制造方法，以解决上述问题。
发明内容
本发明提供一种可堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一第一载体，该第一载体具有一表面；(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面、一主动线路层及至少一穿导孔，该主动线路层位于该芯片内，且显露于该第二表面，该穿导孔位于该芯片内，且连接至该主动线路层；(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；(e)形成一第一重布层(Redistribution Layer，RDL)及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且通过该主动线路层电性连接至该穿导孔，该第一凸块位于该第一重布层上，且通过该第一重布层电性连接至该主动线路层及该穿导孔；(f)提供一第二载体；(g)将该第一重布层的一表面设置于该第二载体；(h)移除部分该芯片及部分该封胶体，以显露该穿导孔于该芯片的第一表面；(i)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔；及(j)移除该第二载体。
本发明另提供一种可堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一第一载体，该第一载体具有一表面；(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面及一主动线路层，该主动线路层位于该芯片内，且显露于该第二表面；(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；(e)形成一第一重布层及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且电性连接至该主动线路层，该第一凸块位于该第一重布层上，且通过该第一重布层电性连接至该主动线路层；(f)提供一第二载体；(g)将该第一重布层的一表面设置于该第二载体；(h)移除部分该芯片及部分该封胶体；(i)形成至少一穿导孔于该芯片内，其中该穿导孔连接至该主动线路层，且显露于该芯片的第一表面；(j)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔；及(k)移除该第二载体。
藉此，该第二重布层使该可堆栈式封装结构在应用上有较多弹性。此外，该穿导孔形成于该芯片内，且电性连接至该第一重布层，而不需使用额外的组件，故可减少制造成本且缩小产品尺寸。
附图说明
图1显示已知堆栈式封装结构的剖面示意图；
图2显示本发明可堆栈式封装结构的制造方法的第一实施例的流程图；
图3至图9显示本发明可堆栈式封装结构的制造方法的第一实施例的示意图；
图10显示本发明可堆栈式封装结构的制造方法的第二实施例的流程图；
图11至图18显示本发明可堆栈式封装结构的制造方法的第二实施例的示意图；及
图19至图20显示本发明可堆栈式封装结构的应用示意图。
具体实施方式
参考图2，显示本发明可堆栈式封装结构的制造方法的第一实施例的流程图。配合参考图3，首先，参考步骤S21，提供一第一载体31，该第一载体31具有一表面311。再参考步骤S22，设置至少一芯片32于该第一载体31的表面311，该芯片32包括一第一表面321、一第二表面322、一主动线路层323及至少一导电孔326。该主动线路层323位于该芯片32内，且显露于该第二表面322，该导电孔326位于该芯片32内，且连接至该主动线路层323。
在本实施例中，该芯片32为测试合格的芯片(Known-good Die)，且利用一黏胶33将该芯片32的第二表面322黏附于该第一载体31的表面311。此外，该芯片32更包括至少一孔洞325，该导电孔326包括一第一阻绝层(图中未示)及一导体(图中未示)，该第一阻绝层位于该孔洞325的侧壁，且定义出一第一沟槽(图中未示)，该导体填满该第一沟槽。然而，在其它应用中，可设置一第二芯片(图中未示)于该第一载体31的表面311，而与该芯片32并排，且该第二芯片亦为测试合格的芯片(Known-goodDie)。可以理解的是，该第二芯片不限于任何形式，其可包括或不包括一导电孔。此外，该导电孔326更可包括一第二阻绝层(图中未示)，该导体仅位于该第一沟槽的侧壁，且定义出一第二沟槽(图中未示)，该第二阻绝层填满该第二沟槽。在本发明中，只有测试合格的芯片32，才能设置于该第一载体31上，因此可以提高良率。
配合参考图4及步骤S23，形成一封胶体34于该第一载体31的表面311，以包覆该芯片32。该封胶体34包括一第二表面342，该第二表面342附着于该第一载体31的表面311。在本实施例中，该封胶体34的第二表面342与该芯片32的第二表面322齐平。该封胶体34用以增加该芯片32的厚度及强度，做为该芯片32的支撑，且该封胶体34的一第一表面341用以做为后续加工步骤的支撑面，以利于该芯片32的第二表面322进行加工。
配合参考图5，参考步骤S24，移除该第一载体31，较佳地，同时移除该黏胶33，以显露该芯片32的第二表面322及该封胶体34的第二表面342。此时，该芯片32利用该封胶体34作为支撑，而无需另外配置一载体，即可形成一第一重布层(Redistribution Layer，RDL)35及至少一第一凸块36，如步骤S25所示。该第一重布层35位于该芯片32的第二表面322及该封胶体34的第二表面342，且通过该主动线路层323电性连接至该导电孔326。该第一凸块36位于该第一重布层35上，且通过该第一重布层35电性连接至该主动线路层323及该导电孔326。
在本实施例中，该第一重布层35包括一保护层352、一第一线路层353及一球下金属层354。该第一线路层353位于该保护层352内，该保护层352具有一第一表面355及一第二表面356。该第二表面356具有至少一第二开口，以显露部分该第一线路层353。该球下金属层354位于该第二开口内，且电性连接至该第一线路层353，该第一凸块36位于该球下金属层354上。藉此，该第一重布层35用以重新配置该球下金属层354及该第一凸块36的位置，以利配合其它封装结构的电性接点的位置，使本发明的制造方法所制得的可堆栈式封装结构2(图9)在应用上有较多弹性。
配合参考图6，参考步骤S26，提供一第二载体37，再参考步骤S27，利用一黏着剂38将该第一重布层35的一表面351设置于该第二载体37，其中该黏着剂38包覆该第一凸块36。在本实施例中，利用旋转涂布(Spin Coating)方法形成该黏着剂38，且该黏着剂38为一可剥离式黏着剂。藉此，该黏着剂38可保护该第一凸块36，该第二载体37用以做为该第一重布层35的支撑，且该第二载体37的一表面371用以做为后续加工步骤的支撑面，以利于该封胶体34的第一表面341进行加工。
配合参考图7及步骤S28，移除部分该芯片32及部分该封胶体34，以显露该导电孔326于该芯片32的第一表面321，而形成一穿导孔324。在本实施例中，先研磨该芯片32的第一表面321及部分该封胶体34的第一表面341，再利用化学机械抛光(Chemical-Mechanical Polishing，CMP)方法进行修整。然而，在其它应用中，可仅利用化学机械抛光(Chemical-Mechanical Polishing，CMP)方法移除部分该芯片32及部分该封胶体34。在本实施例中，该穿导孔324显露于该芯片32的第一表面321的部分，形成一接点。
配合参考图8及步骤S29，形成一第二重布层39于该芯片32的第一表面321，且电性连接至该穿导孔324。在本实施例中，该第二重布层39包括一保护层391、一第二线路层392及一球下金属层393。该第二线路层392位于该保护层391内。该保护层391具有一第一表面394及一第二表面395。该第二表面395具有至少一第二开口，以显露部分该第二线路层392。该球下金属层393位于该第二开口内，且电性连接至该第二线路层392。藉此，该第二重布层39用以重新配置该穿导孔324的接点的位置，以利配合其它封装结构的电性接点的位置，使本发明的制造方法所制得的可堆栈式封装结构2(图9)在应用上有较多弹性。
配合参考图9及步骤S30，移除该第二载体37及该黏着剂38，同时形成本发明可堆栈式封装结构2。较佳地，依据该黏着剂38所选用的材料的特性，可选择加热或提供紫外线，使该黏着剂38软化，以移除该黏着剂38。在本实施例中，该黏着剂38为一易于剥离的材料，其热塑性较佳，故可加热使该黏着剂38软化，以移除该黏着剂38。然而，在其它应用中，该黏着剂38可为一受紫外线照射即软化的材料，故可提供紫外线使该黏着剂38软化，以移除该黏着剂38。藉此，该黏着剂38于工艺中保护该第一凸块36。
参考图10，显示本发明可堆栈式封装结构的制造方法的第二实施例的流程图。配合参考图11至图18，显示本发明可堆栈式封装结构的制造方法的第二实施例的示意图。本实施例的可堆栈式封装结构的制造方法与第一实施例的可堆栈式封装结构的制造方法(图3至图9)大致相同，其中相同的组件赋予相同的编号。
本实施例与第一实施例不同处在于提供该第一载体31之后(步骤S31)，设置于该第一载体31的表面311的该芯片32(步骤S32)不包括该导电孔326，如图11所示。接着，进行与第一实施例一样的步骤，亦即，如图12所示，形成该封胶体34(步骤S33)。接着，如图13所示，移除该第一载体31(步骤S34)，此时，该芯片32利用该封胶体34作为支撑，而无需另外配置一载体，即可形成该第一重布层35及该第一凸块36(步骤S35)。接着，如图14所示，提供该第二载体37(步骤S36)，且利用该黏着剂38将该第一重布层35的表面351设置于该第二载体37(步骤S37)。接着，如图15所示，移除部分该芯片32及部分该封胶体34(步骤S38)。
然后，如图16所示，形成一穿导孔324于该芯片32内(步骤S39)，该穿导孔324连接至该主动线路层323，且显露于该芯片32的第一表面321。最后，再继续进行与第一实施例一样的步骤，亦即，如图17所示，形成该第二重布层39(步骤S40)。接着，如图18所示，移除该第二载体37及该黏着剂38(步骤S41)，以形成本发明可堆栈式封装结构2。
此外，参考图19，在本实施例中，在形成本发明可堆栈式封装结构2之后，更堆栈一第二封装结构3于该可堆栈式封装结构2上，以形成一个二层堆栈式封装结构，可以理解的是，该第二封装结构3与本发明可堆栈式封装结构2的第二重布层39之间设有至少一导电组件(例如第二凸块40)，作为电性连接的用。较佳地，可再堆栈一第三封装结构4于该第二封装结构3上，以形成一个三层堆栈式封装结构。较佳地，该可堆栈式封装结构2为一处理器(Processor)，该第二封装结构3为一射频(RadioFrequency，RF)组件，该第三封装结构4为一内存(Memory)。然而，在其它应用中，参考图20，本发明可堆栈式封装结构2可更包括一第二芯片41，该第二芯片41与该芯片32并排，且该第二芯片41亦为测试合格的芯片(Known-good Die)。该第二芯片41不限于任何形式，其可包括或不包括一穿导孔。
藉此，该第二重布层39用以重新配置该穿导孔324的接点的位置，以利配合其它封装结构的电性接点的位置，使本发明的制造方法所制得的可堆栈式封装结构2(图9)在应用上有较多弹性，例如，本发明可应用于以下三种情况。第一种情况，该可堆栈式封装结构2中，该封胶体34包覆多个芯片32，接着，堆栈另一个相同尺寸的封装结构后，再同时进行单体化工艺。第二种情况，该可堆栈式封装结构2中，该封胶体34包覆多个芯片32，接着，堆栈多个芯片后，再进行单体化工艺。第三种情况，该可堆栈式封装结构2先进行单体化工艺，再堆栈另一芯片。此外，该穿导孔324形成于该芯片32内，且电性连接至该第一重布层35，而不需使用额外的组件，故可减少制造成本且缩小产品尺寸。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (8)

1.一种可堆栈式封装结构的制造方法，包括：
(a)提供一第一载体，该第一载体具有一表面；
(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面、一主动线路层及至少一导电孔，该主动线路层位于该芯片内，且显露于该第二表面，该导电孔位于该芯片内，且连接至该主动线路层；
(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；
(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；
(e)形成一第一重布层及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且通过该主动线路层电性连接至该导电孔，该第一重布层包括一保护层、一第一线路层及一球下金属层，该第一线路层位于该保护层内，该保护层具有一第一表面及一第二表面，该第二表面具有至少一第二开口，以显露部分该第一线路层，该球下金属层位于该第二开口内，且电性连接至该第一线路层，该第一凸块位于该第一重布层的该球下金属层上，且通过该第一重布层电性连接至该主动线路层及该导电孔；
(f)提供一第二载体；
(g)将该第一重布层的一表面设置于该第二载体；
(h)移除部分该芯片及部分该封胶体，以显露该导电孔于该芯片的第一表面，而形成一穿导孔；
(i)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔，该第二重布层包括一保护层、一第二线路层及一球下金属层，该第二线路层位于该保护层内，该保护层具有一第一表面及一第二表面，该第二表面具有至少一第二开口，以显露部分该第二线路层，该球下金属层位于该第二开口内，且电性连接至该第二线路层；及
(j)移除该第二载体。
2.如权利要求1的方法，其中该步骤(b)中，利用一黏胶将该芯片黏附于该第 一载体的表面，该步骤(d)中，更包括一移除该黏胶的步骤。
3.如权利要求1的方法，其中该步骤(g)中，利用一黏着剂将该第一重布层的表面设置于该第二载体，且该黏着剂包覆该第一凸块，该步骤(j)中，更包括一移除该黏着剂的步骤。
4.如权利要求1的方法，其中该步骤(j)之后，更包括一堆栈另一封装结构于该第二重布层上的步骤。
5.一种可堆栈式封装结构的制造方法，包括：
(a)提供一第一载体，该第一载体具有一表面；
(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面及一主动线路层，该主动线路层位于该芯片内，且显露于该第二表面；
(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；
(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；
(e)形成一第一重布层及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且电性连接至该主动线路层，该第一重布层包括一保护层、一第一线路层及一球下金属层，该第一线路层位于该保护层内，该保护层具有一第一表面及一第二表面，该第二表面具有至少一第二开口，以显露部分该第一线路层，该球下金属层位于该第二开口内，且电性连接至该第一线路层，该第一凸块位于该第一重布层的该球下金属层上，且通过该第一重布层电性连接至该主动线路层；
(f)提供一第二载体；
(g)将该第一重布层的一表面设置于该第二载体；
(h)移除部分该芯片及部分该封胶体；
(i)形成至少一穿导孔于该芯片内，其中该穿导孔连接至该主动线路层，且显露于该芯片的第一表面；
(j)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔，该第二重布层包括一保护层、一第二线路层及一球下金属层，该第二线路层位于该保护 层内，该保护层具有一第一表面及一第二表面，该第二表面具有至少一第二开口，以显露部分该第二线路层，该球下金属层位于该第二开口内，且电性连接至该第二线路层；及
(k)移除该第二载体。
6.如权利要求5的方法，其中该步骤(b)中，利用一黏胶设置该芯片于该第一载体的表面，该步骤(d)中，更包括一移除该黏胶的步骤。
7.如权利要求5的方法，其中该步骤(g)中，利用一黏着剂将该第一重布层的表面设置于该第二载体，且该黏着剂包覆该第一凸块，该步骤(k)中，更包括一移除该黏着剂的步骤。
8.如权利要求5的方法，其中该步骤(k)之后，更包括一堆栈另一封装结构于该第二重布层上的步骤。 
CN2010101194720A 2010-02-08 2010-02-08 可堆栈式封装结构的制造方法 Active CN102148167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101194720A CN102148167B (zh) 2010-02-08 2010-02-08 可堆栈式封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101194720A CN102148167B (zh) 2010-02-08 2010-02-08 可堆栈式封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN102148167A CN102148167A (zh) 2011-08-10
CN102148167B true CN102148167B (zh) 2013-03-27

Family

ID=44422340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101194720A Active CN102148167B (zh) 2010-02-08 2010-02-08 可堆栈式封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN102148167B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901252B2 (en) * 2019-09-16 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270616A (zh) * 2011-08-19 2011-12-07 日月光半导体制造股份有限公司 晶片级封装结构及其制造方法
CN103594451B (zh) * 2013-11-18 2016-03-16 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法
TWI578483B (zh) * 2016-01-11 2017-04-11 美光科技公司 包含不同尺寸的封裝穿孔的封裝上封裝構件
CN112180128B (zh) * 2020-09-29 2023-08-01 珠海天成先进半导体科技有限公司 一种带弹性导电微凸点的互连基板和基于其的kgd插座

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901252B2 (en) * 2019-09-16 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
CN102148167A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
TWI401753B (zh) 可堆疊式封裝結構之製造方法
USRE49045E1 (en) Package on package devices and methods of packaging semiconductor dies
US9698105B2 (en) Electronic device with redistribution layer and stiffeners and related methods
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
US20170236724A1 (en) Methods for making multi-die package with bridge layer
CN106169452A (zh) 半导体封装组件及其制造方法
CN106169459A (zh) 半导体封装组件及其形成方法
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN102148167B (zh) 可堆栈式封装结构的制造方法
US10242966B1 (en) Thin bonded interposer package
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN104037133B (zh) 一种圆片级芯片扇出封装方法及其封装结构
KR101569577B1 (ko) 패키지 온 패키지 구조물 및 이의 형성 방법
TW201906091A (zh) 半導體結構及其製作方法
CN103107099A (zh) 半导体封装以及封装半导体器件的方法
CN103426871B (zh) 一种高密度混合叠层封装结构及其制作方法
US20170012025A1 (en) Semiconductor packages and methods of manufacturing semiconductor packages
CN106449611A (zh) 半导体装置
TWI663781B (zh) 多頻天線封裝結構
US9564419B2 (en) Semiconductor package structure and method for manufacturing the same
KR20160019252A (ko) 반도체 디바이스의 제조 방법
US9728424B2 (en) Method of fabricating a packaged integrated circuit with through-silicon via an inner substrate
US9978736B1 (en) Method for manufacturing memory having stacked integrated circuit chip
CN109037089B (zh) 重布线层的测试方法
US8889486B2 (en) Methods and apparatus for package on package structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant