CN103515362B - 堆叠式封装器件和封装半导体管芯的方法 - Google Patents

堆叠式封装器件和封装半导体管芯的方法 Download PDF

Info

Publication number
CN103515362B
CN103515362B CN201210384449.3A CN201210384449A CN103515362B CN 103515362 B CN103515362 B CN 103515362B CN 201210384449 A CN201210384449 A CN 201210384449A CN 103515362 B CN103515362 B CN 103515362B
Authority
CN
China
Prior art keywords
metal column
substrate
package die
tube core
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210384449.3A
Other languages
English (en)
Other versions
CN103515362A (zh
Inventor
徐君蕾
刘重希
陆德源
何明哲
陈玉芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103515362A publication Critical patent/CN103515362A/zh
Application granted granted Critical
Publication of CN103515362B publication Critical patent/CN103515362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Abstract

公开了堆叠式封装(PoP)器件和封装半导体管芯的方法。在一个实施例中，PoP器件包括第一封装管芯和连接到第一封装管芯的第二封装管芯。金属柱连接到第一封装管芯。金属柱具有接近第一封装管芯的第一部分和设置在第一部分上方的第二部分。每一个金属柱连接到接近第二封装管芯的焊接接点。

Description

堆叠式封装器件和封装半导体管芯的方法
技术领域
本发明涉及半导体封装，具体而言，涉及堆叠式封装器件和封装半导体管芯的方法。
背景技术
半导体器件用于多种电子应用中，举例来说，诸如个人电脑、手机、数码相机和其它电子设备。通常通过在半导体衬底上方相继沉积绝缘或介电材料层、导电材料层和半导体材料层，以及使用光刻图案化各种材料层从而在其上形成电路部件和元件来制造半导体器件。
通过不断地缩小最小部件尺寸，半导体产业继续改进各种电子元件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的元件被集成到给定的区域中。在一些应用中，这些更小的电子元件也需要比过去的封装件更小的且利用更少面积的封装件。
堆叠式封装(PoP)技术日益普遍是由于它能够使得集成电路更密集地集成到小的整体封装件中。举例来说，PoP技术应用于许多高级手持式器件中，诸如智能手机。
本领域中需要改进的PoP封装技术。
发明内容
为了改进PoP封装技术，一方面，本发明提供了一种堆叠式封装(PoP)器件，包括：第一封装管芯；第二封装管芯，连接到所述第一封装管芯；以及多个金属柱，连接到所述第一封装管芯，所述多个金属柱中的每一个都包括接近所述第一封装管芯的第一部分和设置在所述第一部分上方的第二部分，其中，所述多个金属柱中的每一个都连接到接近所述第二封装管芯的焊接接点。
在所述的PoP器件中，所述多个金属柱具有柱形、锥形、阶梯形、插头形、字母“I”形或字母“T”形的截面形状。
在所述的PoP器件中，所述多个金属柱包含选自基本上由Cu；Cu合金；Cu、Ni和焊料的组合；Cu和焊料的组合；以及它们的组合所组成的组中的材料。
在所述的PoP器件中，所述多个金属柱中的每一个都具有约10μm到250μm的宽度。
所述的PoP器件还包括：设置在所述多个金属柱中的每一个金属柱的侧壁上方的保护层。
另一方面，本发明提供了一种堆叠式封装(PoP)器件，包括：第一封装管芯；第二封装管芯，连接到所述第一封装管芯；以及多个金属柱，连接到所述第一封装管芯，所述多个金属柱中的每一个都包括接近所述第一封装管芯的第一部分和设置在所述第一部分上方的第二部分，其中所述多个金属柱中的每一个都连接到接近所述第二封装管芯的焊接接点，并且所述多个金属柱中的每一个都具有字母“I”形的截面形状。
所述的PoP器件还包括：设置在所述多个金属柱中的每一个金属柱的侧壁上方的保护层，其中，所述保护层包含选自基本上由Sn、Au、CuGe、Cu、Ni、Pd、有机可焊性防腐剂(OSP)、以及它们的组合所组成的组中的材料。
所述的PoP器件还包括：设置在所述多个金属柱中的每一个金属柱的侧壁上方的保护层，其中，所述保护层包含选自基本上由Sn、Au、CuGe、Cu、Ni、Pd、有机可焊性防腐剂(OSP)、以及它们的组合所组成的组中的材料，其中，所述第一封装管芯包括与位于所述第一衬底中心区域中的第一衬底连接的第一管芯，其中，所述第一衬底包括在中心区域中设置的多个接触件，所述保护层设置在位于所述第一衬底中心区域中的所述多个接触件中的每一个接触件的侧壁上方，并且所述第一管芯通过多个导电凸块连接到所述多个接触件，所述多个导电凸块中的每一个导电凸块都接合到所述多个接触件中之一。
在所述的PoP器件中，所述多个金属柱的第一部分具有约1μm到60μm的高度，并且所述多个金属柱的第二部分具有约50μm到150μm的高度。
又一方面，本发明提供了一种封装半导体管芯的方法，所述方法包括：将第一管芯连接到第一衬底；在所述第一衬底的表面上形成多个金属柱的多个第一部分；在所述多个金属柱的所述多个第一部分中的每一个第一部分上方形成所述多个金属柱的第二部分；将第二管芯连接到第二衬底；以及将所述多个金属柱连接到所述第二衬底，其中所述多个金属柱中的每一个都具有字母“I”形的截面形状。
在所述的方法中，所述第一衬底包括底部衬底，所述第二衬底包括顶部衬底，其中在所述底部衬底的顶面上形成所述多个金属柱，所述方法还包括在所述顶部衬底的底面上形成多个焊球，其中，将所述多个金属柱连接到所述第二衬底包括将位于所述底部衬底的顶面上的所述多个金属柱中的每一个金属柱都连接到位于所述顶部衬底的底面上的焊球。
在所述的方法中，所述第一衬底包括顶部衬底，所述第二衬底包括底部衬底，其中在所述顶部衬底的底面上形成所述多个金属柱，所述方法还包括在所述底部衬底的顶面上形成多个焊球，其中，将所述多个金属柱连接到所述第二衬底包括将位于所述顶部衬底的底面上的所述多个金属柱中的每一个金属柱都连接到位于所述底部衬底的顶面上的焊球。
在所述的方法中，将所述多个金属柱连接到所述第二衬底包括在所述多个金属柱中的每一个金属柱的一部分上形成焊接接点。
在所述的方法中，所述多个金属柱包括多个第一金属柱，所述方法还包括在所述第二衬底的表面上形成多个第二金属柱的多个第一部分以及在所述多个第二金属柱的多个第一部分中的每一个第一部分的上方形成所述多个第二金属柱的第二部分，所述方法还包括在所述多个第一金属柱中的每一个第一金属柱上形成焊球，或者在所述多个第二金属柱中的每一个第二金属柱上形成焊球，其中，将所述多个金属柱连接到所述第二衬底包括使用在所述多个第一金属柱中的一个第一金属柱上形成的焊球或者在所述多个第二金属柱中的一个第二金属柱上形成的焊球将所述多个第一金属柱中的每一个第一金属柱都连接到所述多个第二金属柱中之一。
所述的方法还包括：在所述第一衬底的所述表面上方形成第一光刻胶层；使用第一光刻工艺在位于所述第一衬底的所述表面的周边区域中的所述第一光刻胶层中形成多个第一图案；使用第一镀层工艺在所述第一光刻胶层中的多个第一图案中形成所述多个金属柱的多个第一部分；在所述多个金属柱的多个第一部分上方以及在所述第一光刻胶层上方形成第二光刻胶层；使用第二光刻工艺在所述第二光刻胶层中形成多个第二图案，所述多个第二图案中的每一个都设置在所述多个金属柱的多个第一部分中之一的上方；使用第二镀层工艺在所述第二光刻胶层中的多个第二图案中形成所述多个金属柱的第二部分；以及去除所述第二光刻胶层和所述第一光刻胶层。
在所述的方法中，形成所述第二光刻胶层包括形成干膜光刻胶(DFR)。
在所述的方法中，形成所述第二光刻胶层包括形成干膜光刻胶(DFR)，其中，形成所述DFR包括在真空下将所述DFR轧制到所述多个金属柱的多个第一部分和所述第一光刻胶层上。
在所述的方法中，所述第一镀层工艺或所述第二镀层工艺包括电镀工艺或化学镀工艺。
在所述的方法中，将所述第一管芯连接到所述第一衬底包括形成第一封装管芯，将所述第二管芯连接到所述第二衬底包括形成第二封装管芯，所述方法还包括在所述第一封装管芯和所述第二封装管芯之间形成模塑料。
在所述的方法中，将所述第一管芯连接到所述第一衬底包括形成第一封装管芯，将所述第二管芯连接到所述第二衬底包括形成第二封装管芯，所述方法还包括在所述第一封装管芯和所述第二封装管芯之间形成模塑料，所述方法还包括使用激光钻孔工艺在与所述第二封装管芯的所述多个金属柱中的每一个金属柱接近的模塑料中形成开口，其中所述开口的侧壁具有曲面形、阶梯形、垂直形、曲线形或碗形的截面形状；或者所述方法还包括在将位于所述第一衬底上的所述多个金属柱连接到所述第二衬底之前，化学机械抛光或研磨所述模塑料。
附图说明
为了更全面地理解本发明及其优点，现在将参考结合附图所进行的以下描述，其中：
图1示出根据本发明的实施例将顶部封装管芯接合到其上设置有多个金属柱的底部封装管芯的方法的截面图；
图2是根据图1所示的方法封装的PoP器件的截面图；
图3示出根据另一实施例封装的PoP器件的截面图，其中在顶部封装管芯上设置金属柱；
图4是根据另一实施例封装的PoP器件的截面图，其中在顶部封装管芯和底部封装管芯上均设置金属柱；
图5示出根据又一实施例封装的PoP器件的截面图，其中金属柱具有锥形或阶梯形形状；
图6是图5所示的阶梯形金属柱的详视图；
图7示出根据另一实施例封装的PoP器件的截面图，其中金属柱具有插头形状(socket shape)；
图8是根据又一实施例封装的PoP器件的截面图，其中金属柱具有字母“I”的形状；
图9至图13示出根据本发明的实施例使用两步式镀层工艺在各阶段形成金属柱的方法的截面图；
图14和图15是根据本发明的实施例在第一光刻胶层和金属柱的第一部分上方形成第二光刻胶层的方法的实例的截面图；
图16至图18示出根据实施例在金属柱上方形成保护层以及在金属柱和底部管芯上方形成模塑料的方法的截面图；
图19至图21示出根据本发明的实施例在金属柱和底部管芯上方形成模塑料以及在金属柱上方的模塑料中形成开口从而可以与金属柱形成电连接的方法的截面图；
图22示出图21所示的位于金属柱上方的曲面开口的详视图；
图23和图24示出基于焊球尺寸和金属柱宽度可以用于确定图22中所示的曲面开口的角度的激光钻孔的各种角度的计算；
图25和图26示出根据其它实施例在位于金属柱上方的模塑料中形成开口的方法的截面图；
图27是根据实施例的包括封装在顶部衬底上方的多个顶部管芯的顶部封装管芯的实例；以及
图28是示出根据本发明的实施例封装多个半导体管芯的方法的流程图。
除非另有说明，不同附图中相应的数字和符号通常是指相应的部件。绘制附图用于清楚地示出实施例的相关方面且不必按比例绘制。
具体实施方式
在下面详细论述本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是制造和使用本发明的示例性具体方式，而不用于限制本发明的范围。
本发明的实施例涉及半导体器件的封装。在本文中将描述新型封装结构和在PoP封装件中封装多个半导体器件的方法。注意，为简化本发明，不是所有的元件标号都包括在随后的每一个附图中；而是，每一个附图包括与每个附图的描述最相关的元件标号。
图1示出根据本发明的实施例将第二(或顶部)封装管芯140接合到其上设置有多个金属柱102的第一(或底部)封装管芯120的方法的截面图。封装第一管芯110以形成第一封装管芯120，封装至少一个第二管芯128以形成第二封装管芯140。然后通过将位于第二封装管芯140的底面124上的焊球132接合到位于第一封装管芯120的顶面101上的金属柱102将第二封装管芯140与第一封装管芯120一起封装起来，从而形成PoP器件142，如图2所示，图2是根据图1所示的方法封装的PoP器件142的截面图。
参照图1，为了封装第一管芯110，将第一管芯110接合到衬底100。首先，提供第一衬底100。附图中仅示出了一个第一衬底100，然而，在第一衬底100上封装第一管芯110后，在包含多个第一衬底100的工件上加工若干个第一衬底100，之后切割工件。在一些实施例中，第一衬底100包括由绝缘材料或玻璃组成的中介层。在其它实施例中，第一衬底100包括诸如半导体晶圆的半导电材料。在一些实施例中，第一衬底100可以包括在其上形成的电子部件和元件，或者可选地，第一衬底100可以不包含电子部件和元件。
在俯视图中，在位于第一衬底100的周边区域中的第一衬底100的顶面上形成在第一衬底100的布线中包括开口的接合焊盘和/或迹线103。在俯视图中，在位于第一衬底100的中心区域中的第一衬底100的顶面上形成布线中包括开口的接合焊盘和/或迹线112。接合焊盘和/或迹线103示出在图9的详视图中。在第一衬底100的底面144上形成接合焊盘146(在图1中未示出，见图2)。在第一衬底100的底面144上可以将接合焊盘146布置成阵列或者布置成行或列(未示出)。作为实例，接合焊盘146可以完全占据底面144或者可以布置成各种图案，诸如用于球栅阵列(BGA)或连接盘栅格阵列(LGA)封装器件的图案。作为实例，接合焊盘和/或迹线103和112和接合焊盘146包含导电材料，诸如Al、Cu、Au、它们的合金、其他材料、或它们的组合和/或多层。可选地，接合焊盘和/或迹线103和112以及接合焊盘146可以包含其它材料。
在一些实施例中，第一衬底100可以任选地包括在其中形成的多个衬底通孔(TSV)(未示出)。TSV包含完全延伸穿过第一衬底100的导电材料或半导电材料，并且可以任选地衬有绝缘材料。TSV提供从第一衬底的底面到顶面的垂直电连接(例如，图1所示的视图中的Y轴连接)。
第一衬底100包括在一层或多层绝缘材料层内形成的布线156(见图9)。举例来说，在一些实施例中，布线156提供水平电连接(例如，图1所示的视图中的X轴连接)。布线156可以包括含有导电材料迹线的扇出区域，用于将第一管芯110的印迹扩展至第一衬底100的底面144的印迹，例如接合焊盘146的印迹。第一衬底100的布线156可以包括一层或多层再分配层(RDL)。RDL可以包括一层或多层绝缘层和布线层。RDL可以在其中设置或形成的金属化层中包括具有布线的层间电介质(ILD)。举例来说，布线156可以包括一个或多个通孔和/或导线。作为实例，可以使用一种或多种金属蚀刻工艺(subtractive etch process)、单镶嵌技术和/或双镶嵌技术在第一衬底100中形成布线156和TSV。布线156的一部分可以留在第一衬底100的顶面和底面上；例如，第一衬底100的部分布线156可以包括可与其它元件连接的接合焊盘和/或迹线103和112以及接合焊盘146。可选地，在其它实施例中，接合焊盘和/或迹线103和112以及接合焊盘146可以分开形成并且接合到部分布线156。
再次参照图1，根据本发明的实施例，将多个金属柱102接合到位于第一衬底100顶面上的接合焊盘和/或迹线103。使用将在本文中进一步描述的两步式镀层工艺形成多个金属柱102。金属柱102包括第一部分104和连接到第一部分104的第二部分106。第一部分104在垂直方向上的高度薄于第二部分106的高度。第一部分104直接设置在接合焊盘和/或迹线103的上方。第二部分106连接到每一个金属柱102的第一部分104并直接设置在每一个金属柱102的第一部分104的上方。在一些实施例中，金属柱102的高度具有约200μm或更小的尺寸d1。作为另一实例，在其它实施例中，尺寸d1可以为约90μm到190μm。在一些实施例中，金属柱102的宽度具有约10μm到250μm的尺寸d2。可选地，尺寸d1和d2可以包括其他值。
多个金属柱102包含诸如金属的导电材料。在一些实施例中，多个金属柱102包含Cu。在其它实施例中，金属柱102(例如，金属柱102的第一部分104和第二部分106)包含例如Cu；铜合金；Cu、Ni和焊料的组合；Cu和焊料的组合；和/或它们的组合。在截面图中，金属柱102可以具有柱形、锥形、阶梯形、插头形、字母“I”形或字母“T”形的形状，将在本文中进一步描述。例如，在图1和图2中金属柱具有柱形形状。可选地，金属柱102可以包含其它导电材料和/或金属并且金属柱102可以具有其它形状。在本文中将参照图9至图15进一步描述金属柱102的形成及其其它尺寸。
再次参照图1，将第一管芯110接合到第一衬底100。第一管芯110的集成电路或芯片将与第二管芯128a和任选地也与第三管芯128b(图1中未示出，见图27)一起封装在一个PoP器件142中。举例来说，第一管芯110可以包括具有半导体衬底的工件，该半导体衬底包含硅或其它半导体材料，并且可以通过绝缘层覆盖第一管芯110。第一管芯110可以包括在工件中和/或上方形成的一个或多个部件和/或电路(未示出)。第一管芯110可以包括导电层和/或半导体元件，例如晶体管、二极管、电容器等(在图中也未示出)。作为实例，第一管芯110可以包括逻辑电路、存储器件或其它类型的电路。第一管芯110可以包括在其底面上形成的多个接触件(未示出)。
可以在第一管芯110的底面上，例如在第一管芯110底面上的多个接触件上形成多个凸块114。作为实例，凸块114可以包括微凸块并且凸块114可能均包括在其上形成的焊帽(solder cap)116。凸块114在本文中也被称为导电凸块。然后将位于第一管芯110上的凸块114接合到位于第一衬底100的顶面上的接合焊盘和/或迹线112，如图1所示。举例来说，焊料回流工艺用于回流焊料凸块114上的焊帽116并将第一管芯110接合到第一衬底100，将凸块114电接合和机械接合到第一衬底100的接合焊盘和/或迹线112。可以可选地使用其它方法将凸块114接合到第一衬底100。在一些实施例中，使用倒装芯片迹线上接合(BOT)连接技术将第一管芯110接合到第一衬底100。可选地，可以使用其它倒装芯片连接技术和其它类型的接合焊盘和/或迹线112。
然后在工件上切割第一衬底100，与其它第一衬底100分开，形成第一封装管芯120。例如，在一些实施例中，第一封装管芯120在本文中也被称为底部封装管芯。在一些实施例中，底部封装管芯120包括在位于其底面144上的接合焊盘146上形成的多个焊球148，如图2所示。将多个金属柱102中的每一个都接合到位于底部封装管芯120的顶面101上的接合焊盘和/或迹线103。然后对第一封装管芯120实施最终测试。
接下来，提供第二封装管芯140。示出包括与第二衬底122一起封装的第二管芯128的第二封装管芯140的截面图。第二封装管芯的细节未在图1和图2中示出，见图27。第二封装管芯140包括设置在第二衬底122上方的第二管芯128，以及包括在其上形成有多个接合焊盘134的底面124。可以在第二封装管芯的顶面126，在第二管芯128上方形成模塑料130。接合焊盘134包括与第一封装管芯120上的金属柱102基本相同的印迹或布局。在图1和图2所示的实施例中，在接合焊盘134上形成多个焊球132。如图所示，可以任选地在部分焊球132之间以及在接合焊盘134的暴露部分上方形成绝缘材料136。
在第二衬底122的底面124上形成多个焊球132之后，在制造第二衬底122的工件(例如，包括第二衬底122的工件或带(strip))上，切割第二衬底122，与其它第二衬底122分开，形成第二封装管芯140。对第二封装管芯140实施最终测试。
降低第二封装管芯140直到焊球132连接到金属柱102。将位于第一衬底100(例如，包括底部衬底)的顶面101上的多个金属柱102中的每一个都连接到位于第二衬底122(例如，包括顶部衬底)的底面124上的焊球132。对焊球132进行回流，从而在接近第二封装管芯140的每一个金属柱102上形成焊接接点132’，如图2所示，图2是根据实施例封装的PoP器件142的截面图。在截面图中，焊接接点132’具有基本上为桶形的形状。在多个金属柱102中的每一个金属柱的一部分上形成焊接接点132’。多个金属柱102中的每一个金属柱至少部分地嵌入位于第二部分106的顶部区域的焊接接点132’中。在一些实施例中，焊接接点132’还可以在金属柱102的第一部分104的一部分的上方或者在金属柱102的整个第一部分104的上方延伸，未在图中示出。如图所示，多个金属柱102设置在第一封装管芯120和第二封装管芯140之间。焊接接点132’将第一封装管芯120的接合焊盘和/或迹线103与第二封装管芯140的接触件134电连接到一起，并且也将第一封装管芯120和第二封装管芯140机械地连接到一起。
如图2中虚线所示，在接合第一封装管芯和第二封装管芯之前，任选地可以在第一管芯110下方、在第一衬底100和第一管芯110之间施加底部填充材料150。例如，使用分配针沿着第一管芯110的一个或多个边缘施加底部填充材料150，但是也可以使用其它方法来形成底部填充材料150。在一些实施例中，底部填充材料150包括环氧树脂或聚合物，但是可以可选地使用其它材料。
仍如图2中虚线所示，也可以任选地在第一封装管芯120和第二封装管芯140之间形成模塑料152。可以在接合第一封装管芯120和第二封装管芯140之后形成模塑料152。可选地，在接合第一封装管芯120和第二封装管芯140之前，可以至少在金属柱102之间施加模塑料152，将在本文中参照图8、图18和图19进行进一步描述。例如，模塑料152可以包括对底部填充材料150所述的相似的材料。可选地，模塑料152可以包括其它材料。例如，在一些实施例中，底部填充材料150可以包括在第一管芯110的侧壁上方形成的第一模塑料，而模塑料152可以包括在第一模塑料150和第一管芯110的上方形成的第二模塑料。
如图2所示，可以任选地在第一衬底100的底面上形成多个焊球148。例如，在分割个体封装管芯120之前或之后，将焊球148接合到位于第一衬底100底部上的接合焊盘146。例如，可以使用球安装工艺，接着实施焊料回流工艺形成焊球148。可以可选地使用其它方法形成焊球148。
在图2所示的实施例中，在包括底部封装管芯的第一封装管芯120上形成金属柱102，在包括顶部封装管芯的第二封装管芯140上形成焊球132。可选地，可以在包括顶部封装管芯的第一封装管芯120上形成金属柱102，如图3所示，图3示出根据另一实施例封装的PoP器件142的截面图。在包括底部封装管芯的第二封装管芯140上形成焊球132(图3中未示出，见图1中的焊球132和焊球132回流工艺之后的图3中的焊接接点132’)。将位于第一衬底100(例如，包括顶部衬底)底面上的多个金属柱102中的每一个金属柱都连接到位于第二衬底122(例如，包括底部衬底)顶面上的焊球132。在用于将第一封装管芯120和第二封装管芯140接合到一起的焊料回流工艺之后，焊球132变为焊接接点132’。
在另一实施例中，在封装管芯120和140上均可以设置金属柱。例如，图4是根据另一实施例封装的PoP器件142的截面图，其中分别在第一封装管芯120和第二封装管芯140上设置金属柱102a和102b。金属柱102a在本文中也被称为第一金属柱102a，金属柱102b在本文中也被称为第二金属柱102b。在多个第一金属柱102a的每一个第一金属柱102a上或者在多个金属柱102b的每一个第二金属柱102b上形成焊球132(在图4中未示出，见图1中的焊球132和在焊球132的回流工艺之后的图4中的焊接接点132”)。例如，可以可选地在多个第一金属柱102a中的每一个第一金属柱102a上以及在多个第二金属柱102b中的每一个第二金属柱102b上形成焊球132。使用在多个第一金属柱102a中的一个第一金属柱102a上形成的焊球132和/或在多个第二金属柱102b中的一个第二金属柱102b上形成的焊球132将多个第一金属柱102a中的每一个第一金属柱102a都连接到多个第二金属柱102b中的一个第二金属柱102b，以及实施焊料回流工艺，形成图4中所示的焊接接点132”。
在图1至图4中所示的实施例中，金属柱102、102a和102b具有柱形形状。图5至图8示出根据其它实施例的金属柱102的各种可选的形状。在用于形成金属柱102的镀层工艺之前，可以使用光刻胶层(见图10至图12中的158和152)的光刻工艺控制金属柱102的形状。图5示出根据实施例封装的PoP器件142的截面图，其中金属柱102具有锥形或梯形形状。金属柱102的底部宽于顶部。如图5所示，金属柱102的侧壁可以是基本上直的，形成锥形形状。可选地，金属柱102的侧壁可以是阶梯状并具有梯形形状，如图6所示，图6是图5中虚线圈所示的金属柱102的详视图。
图7示出根据另一实施例封装的PoP器件142的截面图，其中金属柱102具有插头形状。插头形状的金属柱102的第二部分106具有促进粘附焊球132的较窄的顶部区域。在回流工艺之后，围绕插头形金属柱102的第二部分106的较窄顶部区域的边缘形成部分焊接接点132’。
图8是根据又一实施例封装的PoP器件的截面图，其中金属柱102具有字母“I”的形状。I形金属柱102的第二部分106也具有促进粘附焊球132的较窄的顶部区域。围绕金属柱102的第二部分106的较窄顶部区域的边缘形成部分焊接接点132’。作为实例，可以由焊料膜印刷焊球132，或者焊球132可以包括比本文所述其它实施例具有更小尺寸的球。举例来说，如果金属柱102的关键尺寸(CD)与焊球132的直径或焊料膜的宽度基本上相同，那么金属柱就可以形成“I”形。
图8还示出任选在将第一封装管芯120和第二封装管芯140连接到一起之前，可以在金属柱102的顶面和侧壁的上方形成的保护材料154(另见图16至图18，在本文中将进一步描述)。保护材料154包括在形成焊接接点132’的焊料回流工艺后至少保留在金属柱102的侧壁上的导电或有机材料。如图8所示，在焊料回流工艺之后，保护材料154的一部分也可以保留在金属柱102的顶面。
图8还示出了在第一封装管芯120和第二封装管芯140之间形成的模塑料152。在将第一封装管芯120和第二封装管芯140连接到一起之前，在第一封装管芯120上方形成模塑料152。从金属柱102的顶部区域去除部分模塑料152(参见图26所示的实施例及其描述)，从而可以与焊球132形成电连接和机械连接以形成焊接接点132’。
图8进一步示出在第一衬底100上形成的多个接触件155，其形成在第一衬底100的中心区域中。根据一些实施例，可以任选地在第一镀层工艺中与形成金属柱102的第一部分104同时形成接触件155(将在本文中参照图9至图13进一步描述)。如图所示，在这些实施例中将位于第一管芯110上的焊帽116连接到第一衬底100的接触件155。通过焊帽116将多个导电凸块114中的每一个导电凸块144连接到位于衬底100的中心区域中的多个接触件155中的一个接触件155。
图9至图13示出根据本发明的实施例使用两步式镀层工艺形成新型金属柱102的方法的截面图。首先提供本文先前所述的第一衬底100。示出对应于图1左侧的半个第一衬底100的一部分的视图。示出第一衬底100的详视图。接近第一衬底100的顶面设置布线层156，该布线层156包括在一层或多层绝缘层中形成的导线和/或通孔。作为实例，布线层156可以包括一层或多层再分配层(RDL)并且可以包括球下金属化(UBM)结构。作为另一实例，布线层156可以可选地包括在衬底100的一层或多层导电材料层中形成的多条导电材料迹线。布线层156的暴露部分包括接合焊盘和/或迹线103和112。
第一镀层工艺163(见图10)用于形成金属柱102的第一部分104。在第一镀层工艺中，在第一衬底100的表面(例如，在所示的实施例中为顶面101)的上方形成第一光刻胶层158，如图9所示。使用第一光刻工艺在位于第一衬底100表面101的周边区域中的第一光刻胶层158中形成多个第一图案160a，如图10所示。在一些实施例中，第一光刻工艺可以包括使用激光束或其它能量束直接地图案化第一光刻胶层158。在其它实施例中，第一光刻工艺可以包括通过将第一光刻胶层158暴露于穿过其上具有所需图案的光刻掩模(未示出)传输的或者由其上具有所需图案的光刻掩模反射的光或能量图案化第一光刻胶层158。然后对第一光刻胶层158进行显影，灰化并去除第一光刻胶层158的曝光(或未曝光的，取决于第一光刻胶层158是包括正性抗蚀剂还是负性抗蚀剂)部分，保留图10所示的第一光刻胶层158部分。第一光刻胶层158中的第一图案160a设置在布线层156的接合焊盘和/或迹线103的上方。
在一些实施例中，如图8示出的实施例所示，可以任选地在第一镀层工艺中与形成金属柱102的第一部分104同时在中心区域中形成接触件155。为了形成接触件155，在第一光刻工艺过程中，在位于第一衬底100表面101的中心区域中的第一光刻胶层158中还形成多个第二图案160b，如图10所示。第一光刻胶层158中的第二图案160b设置在布线层156的接合焊盘和/或迹线112的上方。
如图10所示，使用第一镀层工艺163在第一光刻胶层158中的多个第一图案160a中形成多个金属柱102的多个第一部分104。还如图10所示，也可以任选地在第一镀层工艺163中在第一光刻胶层158中的多个第二图案160b中同时形成多个接触件155。作为实例，第一镀层工艺163可以包括电镀工艺或化学镀工艺。可选地，可以使用其它类型的镀层工艺。
如图11所示，在多个金属柱102的多个第一部分104、接触件155以及第一光刻胶层158的上方形成第二光刻胶层162。如图12所示，使用第二光刻工艺在第二光刻胶层162中形成多个第二图案164。在第二光刻胶层162中形成的多个第二图案164中的每一个第二图案均设置在多个金属柱102的多个第一部分104中的一个第一部分的上方。
还如图12所示，使用第二镀层工艺165，在第二光刻胶层162中的多个第二图案164中形成多个金属柱102的多个第二部分106。第二镀层工艺165可以包括电镀工艺或化学镀工艺。例如，第二镀层工艺165可以包括与第一镀层工艺163相同类型的或不同类型的镀层工艺。如虚线所示，第二部分106可以部分地填充第二光刻胶层162中的第二图案164，或者第二部分106可以基本上完全填充第二光刻胶层162中的第二图案164。
根据实施例，在用于形成金属柱102的镀层工艺163和165之前，可以通过调整和选择用于图案化光刻胶层158和162的光刻工艺的各种参数来控制金属柱102的形状。例如，根据实施例可以对光学工艺(诸如用于形成第二光刻胶层162中的第二图案164的第二光刻工艺的电子束聚焦和曝光能量)进行控制以形成第二图案164，获得截面图中金属柱102的第二部分106的柱形、锥形、梯形、插头形、“I”形或“T”形形状。当第二镀层工艺165用于填充充分控制的第二图案164时，金属柱102填充第二光刻胶层162的形状，形成所需图案的金属柱102。同样地，可以控制金属柱102的第一部分104的形状来获得需要的形状。
然后，例如使用抗蚀剂剥离工艺，如图13所示去除第二光刻胶层162和第一光刻胶层158。在该实例中，由第一部分104和第二部分106形成的金属柱102的形状包括倒立的字母“T”形形状。第一部分104的高度具有尺寸d3，其中尺寸d3为约1μm到60μm。第二部分106的高度具有尺寸d4，其中尺寸d4为约50μm到150μm。尺寸d3和尺寸d4可以可选地包括其它值。金属柱102的总高度具有尺寸d1，其约等于d3+d4。第一部分104的宽度具有尺寸d2，第二部分106的宽度具有尺寸d5，在该实施例中，其中尺寸d2大于尺寸d5。在其它实施例中，尺寸d5可以与尺寸d2基本上相同，诸如图1至图4中所示的实施例。
图14和图15是根据实施例在第一光刻胶层158和金属柱102的第一部分104的上方(以及任选地在接触件155的上方)形成第二光刻胶层162的方法的实例的截面图。第二光刻胶层162可以包括干膜光刻胶(DFR)，但是可选地，第二光刻胶层162可以包括其它类型的抗蚀剂。在第一镀层工艺163未完全填充第一图案160a和第二图案160b的实施例中，当施加第二光刻胶层162时，在第一部分104和接触件155上方可能形成空隙，尤其在接近第一光刻胶层158的具有阶梯高度的角部。为避免这种空隙形成，在一些实施例中，在真空166下施加第二光刻胶层162，如图14所示。使用滚筒168对第二光刻胶层162的顶面施加压力，同时在真空166环境中在方向170上滚动滚筒168，如图15所示，将第二光刻胶层162层压到下面的材料。在真空166下轧制第二光刻胶层162有利于在第一部分104的顶面、接触件155以及第一光刻胶层158的上方不形成空隙，并且也会改进光刻效果。
在一些实施例中，第一光刻胶层158包括湿光刻胶。真空166环境的使用在这些实施例中是有利的，因为包括DFR的第二光刻胶层162可以靠近第一光刻胶层158放置，并且真空166可以使得第二光刻胶层162被拉向第一光刻胶层158上而不接触第二光刻胶层162，之后，使用滚筒168，使第二光刻胶层162在第一部分104、接触件155和第一光刻胶层158上实现非常紧密的接触。
图16至图18示出根据实施例在金属柱102的上方形成保护层154以及在金属柱102和第一管芯110的上方形成模塑料152的方法的截面图。作为实例，可选的保护层154包含诸如Sn、Au、CuGe、Cu、Ni、Pd、有机可焊性防腐剂(OSP)或它们的组合的材料。在一些实施例中，可以使用浸没工艺诸如浸锡(Sn)工艺或OSP工艺形成保护层154。也可以通过化学镀工艺诸如化学镀镍浸金(ENIG)工艺或化学镀镍钯浸金(ENEPIG)工艺形成保护层154。还可以使用化学汽相沉积(CVD)工艺形成保护层154，例如形成CuGe。保护层154的厚度可以为约10μm或更小，在一些实施例中可以为约1μm到2μm，取决于材料和形成工艺。可选地，保护层154可以包含其它材料，可以使用其它方法形成，并且可以包括其它尺寸。
可以任选地在位于衬底周边区域中的金属柱102的上方形成保护层154，并且也可以在位于第一管芯110的衬底的中心区域中的接触件155的上方同时形成保护层154，如图16所示。在其它实施例中，只在金属柱102上形成保护层154，如图17所示。为避免在接触件155上形成保护层154，将第一管芯110接合到位于衬底100上的接触件155，并且在第一管芯110下方施加底部填充材料150。然后，在位于衬底100周边区域中的金属柱102的侧壁和顶面的上方形成保护层154。在位于衬底100中心区域中的接触件155上形成保护层154的实施例中，将第一管芯110接合到其上形成有保护层154的接触件155，如图18所示。然后在衬底100上方、在第一管芯110上方以及在其上形成有保护层154的金属柱102之间形成模塑料152。如图所示，用于将焊帽116接合到接触件155的焊接工艺可能导致保护层154被去除或被在焊接工艺期间形成的焊接接点吸收。可选地，保护层154可以保留在接触件155的顶面上。
在用于将金属柱102接合到位于第二封装管芯140上的焊球132的后续加工步骤中，用于金属柱102顶面的焊接工艺可能同样地导致从金属柱102的顶面上方去除保护层154或者保护层154被在焊接工艺期间形成的焊接接点132’或132”吸收。可选地，在焊接工艺后，保护层154可以保留在金属柱102的顶面上，如图8示出的实施例所示。
在一些应用中，在第一封装管芯120和第二封装管芯140之间使用模塑料152是有利的，因为可以避免对底部填充材料150的需要。可选地，当使用模塑料152时，还可以在第一管芯110的下方使用底部填充材料150，如图2示出的实施例所示。
图19至图21、图25和图26示出根据本发明的实施例在金属柱102和第一管芯110的上方形成模塑料152，以及在位于金属柱102上方的模塑料152中形成开口从而可以与金属柱102形成电连接的方法的截面图。
在图19中，示出施加模塑料152之后的第一封装管芯120。作为实例，在一些实施例中，模塑料152可以包括液体模塑料(LMC)。可选地，模塑料152可以包括其它材料。模塑料152的顶面可以与第一管芯110的顶面基本上共面。可选地，模塑料152可以留在第一管芯110的顶面上方，如图19中虚线所示。在任一种情况下，如果模塑料152留在位于衬底100周边区域中的金属柱102的顶面上方，则需要去除模塑料152从而可以与第二封装管芯140上的焊球132形成电连接和机械连接。
图20示出从金属柱102的顶面去除模塑料152的一种方法，其中模塑料152中的开口172具有垂直形状。通过激光钻孔模塑料152形成开口172。在该实施例中，开口的侧壁174具有垂直形状。如图所示开口172可以略宽于金属柱102的顶面，或者可以包括其它尺寸，诸如与金属柱102的顶面的宽度基本相同或略小于金属柱102的顶面的宽度。
图21示出从金属柱102的顶面去除模塑料152的另一种方法，其中模塑料152中的开口172具有曲面或角形形状。也通过激光钻孔模塑料152形成开口172。在该实施例中，开口172的侧壁174具有可能基本上光滑的曲面形状。可选地，开口172的侧壁可以具有阶梯形形状，如图22中的详视图所示，图22示出图21虚线框中所示的位于金属柱102上方的阶梯形开口172。在一些实施例中，开口172的这种形状(以及本文中所描述的和将要描述的开口172的其它形状)可以用于延长渗湿路径，例如到金属柱102的渗湿路径，通过设计开口172从而使其等于或大于金属柱102的关键尺寸(CD)以防止接合颈缩。
例如，在图22中，金属柱的宽度标记为2L，其中L＝金属柱的宽度/2。图23和图24示出用于确定曲面侧壁174的角度θ的激光钻孔的各种角度的计算。基于金属柱102的CD和第二封装管芯140上的焊球132的尺寸确定开口172的侧壁174的角度θ。例如，可以使用图24中所示的几何概念(其中，角度α＝角度β)来计算开口172的侧壁174的角度θ。将这种几何概念应用到图22和图23中，使用方程式：
θ＝sine-1
焊球132的半径r和L可以用于确定θ，将上述方程式应用到图22和图23中的尺寸，得到方程式：
(L/r)＝L/r(180/π)，
在该实施例中，该方程式可以用于确定开口172的曲面侧壁174的最佳角度θ。可选地，可以使用其它方法确定角度θ。
图25示出从金属柱102的顶面去除模塑料152的另一种方法，其中模塑料152中的开口172具有弯曲形状。再次通过激光钻孔模塑料152形成开口172。在该实施例中，开口的侧壁174具有朝上的碗形形状，类似于第二封装管芯140上的焊球132的形状，这种形状也有利于阻止渗湿。
在其它实施例中，使用化学机械抛光(CMP)工艺和/或通过研磨从金属柱102上方在模塑料152中形成开口，使得金属柱102的顶面在模塑料152的顶面之上凸出，如图26所示。该实施例不需要对模塑料152钻孔。可以在CMP和/或研磨工艺中应用终点检测器来确定何时到达金属柱102的顶面。可以使模塑料152凹陷，使其比金属柱102的顶面低了尺寸d6，其中作为实例，尺寸d6为约几μm到数μm或更小。可选地，尺寸d6可以包括其它值。作为一个实例，图8中所示的实施例示出使用该实施例从金属柱102的顶面上方去除模塑料152的第一封装管芯120。作为另一实例，在一些实施例中，尺寸d6可以等于零，其中模塑料152的顶面与金属柱102的顶面基本共面。例如，在一些实施例中CMP工艺或研磨工艺可以用于去除一部分模塑料152并在第一管芯110和第二封装管芯140之间形成排气空间。
图27是根据实施例包括封装在第二衬底122上方的多个顶部管芯128a和128b的第二封装管芯140的实例。图27还示出了第二衬底122的更多细节。为了封装一个第二管芯128a或两个或更多个第二管芯128a和128b，提供第二衬底122，该第二衬底122可以包括与本文描述的第一衬底100相似的衬底并且其可以包括与第一衬底100相似的材料和部件。第二衬底122可以包括在带或工件(未示出)上形成的多个第二衬底122。第二衬底122可以包括与对第一衬底100描述的TSV和布线156相似的TSV 178和布线180。第二衬底122包括位于周边区域中的顶面上的接触焊盘176和位于底面上的接触件134。例如，接触焊盘176和接触件134可以包括对第一衬底100的接合焊盘和/或迹线103和112和接合焊盘146所描述的相似的材料。
接下来，提供第二管芯128a，举例来说，其可以包括与对第一管芯110所描述的管芯相似的管芯。将第二管芯128a接合到第二衬底122的顶面。第二管芯128a包括位于其周边区域中的顶面上的多个接触件182a。使用胶或粘合剂(未示出)将第二管芯128a接合到第二衬底122的顶面。然后沿着第二管芯128a的两个或多个边缘使用焊线184a将第二管芯128a电连接到第二衬底122。例如，可以沿着所有四个边缘将第二管芯128a引线接合到第二衬底122。通过使用焊线184a将位于第二管芯128a顶面上的接触件182a引线接合到位于第二衬底122顶面上的接触焊盘176，从而将第二管芯128a接合到第二衬底122的顶面。
在一些实施例中，只有一个第二管芯128a连接到第二衬底122，然后在第二管芯128a和第二衬底122的顶面(未在图27中示出)的上方形成模塑料6。在其它实施例中，两个第二管芯128a和128b连接在第二衬底122的上方，如图27所示。例如，多个第二管芯128a和128b(或三个或更多个第二管芯，未示出)可以在第二衬底122上方垂直堆叠起来。在其它实施例中，在第二衬底122的上方可以水平连接多个第二管芯128a和128b(或三个或更多个第二管芯)，在图中未示出。
第二管芯128b在本文中也被称为第三管芯。第三管芯128b连接在第二管芯128a的上方，例如，使用胶或粘合剂连接到第二管芯128a的顶面。使用焊线184b将位于第三管芯128b顶面上的接触件182b引线接合到位于第二衬底122顶面上的接触焊盘176。例如，将第三管芯128b引线接合到第二衬底122类似于本文描述的引线接合第二管芯128a与第二衬底122。可以在第二衬底122的顶面上形成两行或更多行接触焊盘176。如图27所示，将最内侧的接触焊盘176行引线接合到第二管芯128a，将最外侧的接触焊盘176行引线接合到第三管芯128b。在第三管芯128b和第二衬底122的暴露部分的上方形成模塑料186。举例来说，模塑料186包含保护焊线184a和184b的绝缘材料。例如，模塑料186可以包含对模塑料152所述的相似的材料。可选地，模塑料186可以包含其它材料。
例如，在一些实施例中，使用倒装芯片晶圆级封装(WLP)技术和引线接合工艺在第二衬底122上封装第二管芯128a和128b。可选地，可以使用其它类型的封装工艺在第二衬底122上封装第二管芯128a和128b。
在一些实施例中，第二衬底122在布线180中可以不包括RDL。在这些实施例中，可以使用焊线184a和184b形成全部的或一些的x轴或水平电连接。作为另一实例，在其它实施例中，第二衬底122在布线180中可以包括RDL。在这些实施例中，在RDL中可以形成全部的或一些的x轴或水平电连接。
在施加模塑料186之后，在第二衬底122的底面上形成多个焊球132，例如，将焊球132连接到接触件134，如图27所示。然后在制造第二衬底122的带或工件上切割第二衬底122使其与其它第二衬底122分开，从而形成第二封装管芯140。对第二封装管芯140实施最终测试。然后将第二封装管芯140的焊球132接合到本文描述的位于第一封装管芯120上的金属柱102，从而形成PoP封装件142，如图2、图4、图5、图7和图8所示。
图28是示出根据本发明的实施例封装多个半导体管芯(即第一管芯110、第二管芯128a和可选的第三管芯128b)的方法的流程图190。在步骤191中，将第一管芯110连接到第一衬底100。在步骤192中，在第一衬底100的表面101上形成金属柱102的第一部分104。在步骤193中，在金属柱102的第一部分104的上方形成金属柱102的第二部分106。在步骤194中，将第二管芯128连接到第二衬底122。在步骤195中，将金属柱102连接到第二衬底122。
在一些实施例中，本文描述的第二管芯128、128a和128b包括存储器件，诸如随机存取存储器(RAM)或其它类型的存储器件，并且第一管芯110包括逻辑器件。可选地，第二管芯128a和128b和第一管芯110可以包括其它功能电路。可以使用与将第一管芯110接合到第一衬底100的方法不同的方法将第二管芯128、128a和128b接合到第二衬底122。可选地，可以使用与将第二管芯128、128a和128b连接到第二衬底122的方法相同的方法将第一管芯110接合到第一衬底100。
作为实例，在一些实施例中，使用倒装芯片WLP技术和引线接合来封装第二管芯128、128a和128b，并且使用倒装芯片和BOT技术封装第一管芯110。作为另一实例，也可以使用倒装芯片和BOT技术封装第二管芯128、128a和128b。可选地，可以使用其它方法或技术封装第二管芯128、128a和128b和第一管芯110。
图2中所示的底部填充材料150和/或模塑料152也可以可选地包括在本文所描述的所有实施例中，在所有附图中均未示出。接合焊盘146和焊球148也都可以包括在本文所描述的每一个PoP封装件142的底部上，同样在每个附图中均未示出。如对图3所示的实施例所述的，本文描述的金属柱102的各种形状可以可选地形成在顶部封装管芯上，和/或如对图4所示的实施例所述的，可以可选地形成在顶部封装管芯和底部封装管芯上。在本文描述的每一个实施例中，保护层154可以包括或不包括在金属柱102上或者可以包括或不包括在金属柱102和接触件155上。而且，本文描述的位于金属柱102上方的模塑料152中的开口172的各种形状可以与本文描述的金属柱102的各种形状中的任何一种一起使用。
本发明的实施例包括在第一封装管芯120和第二封装管芯140之间的电连接(例如，焊接接点132’和132”)中使用新型镀金属柱102在一个PoP器件142中封装多个半导体器件(例如，第一管芯110、第二管芯128a和可选的第三管芯128b)的方法。本发明的实施例还包括具有本文描述的新型金属柱102的PoP器件142。
本发明的实施例的优点包括提供用于细间距PoP封装件142的新型工艺方法和使用新型镀金属柱102互连PoP封装管芯120和140的创新方法。使用新型的两步式镀层工艺形成金属柱102。可以按照封装设计师的需要改变镀层工艺163和165来形成不同的金属柱102形状，诸如本文描述的阶梯形、插头形、I形和其它形状，这提供了改进的结构强度，消除或减少了光刻不对准的可能性，并实现了细间距。金属柱102和封装方法实现了提高机械阻力并改进电迁移性能，使得在热应力或跌落试验后产生较少的焊接接点132’和132”裂缝并减少可靠性问题。本文描述的封装工艺采用较少的回流步骤减少热积存(例如，与焊球与焊球接点相比)，减少缺陷(诸如空隙和分层)并产生较少的污染，诸如排气。
通过使用新型镀金属柱102可实现改进的封装共面性。作为实例，对于20x20mm2PoP封装件142，使用本文描述的金属柱102可实现第一封装管芯120和第二封装管芯140之间的整个界面小于约6μm的共面性。在用于将第二封装管芯140接合到第一封装管芯120的焊料回流工艺之后，焊接接点132’和132”容易改变其最初的焊球132形状。通过作为额外的内部散热器，金属柱102还导致在顶部封装管芯140和底部封装管芯120之间减少加热。
由于工艺简化可以采用低成本生产包括本文描述的金属柱102的PoP封装件142，节约封装工艺方面的成本。焊球132的焊接材料可以利用发射减少量的阿尔法粒子的低阿尔法焊料，由于不需要金属表面处理进一步降低了制造成本。对焊球132使用低阿尔法焊料在封装环境和生产设备方面也提供了更安全的工作条件。例如，使用本文所述的封装技术和新型金属柱102可实现小于约0.0002每小时计数(cph)/cm2的阿尔法计数。
在焊接接点132’和132”中存在部分金属柱102有助于防止邻近的焊接接头132’和132”桥接。金属柱102增加了PoP封装件142的桥接窗口，减少或防止短路，提高了器件的产量，并实现了更细间距的PoP封装件142的发展。本文描述的新型PoP结构和设计很容易应用于半导体器件封装工艺流程中。本文描述的镀金属柱102和封装方法的各种特征和优点改进了封装件的可靠性并延长封装件的寿命。
在与第一镀层(金属柱102的第一部分104)同时形成接触件155的实施例中，通过避免额外的形成接触件155的制造步骤，进一步实现了降低成本。可选的保护层154保护金属柱102不发生氧化和受潮，并防止金属柱102在后续的热工艺后加工(诸如激光钻孔和模制)中退化。在一些实施例中，保护层154还促进了与后续形成的底部填充材料150和模塑料152的粘合，并阻止形成金属间化合物(IMC)，诸如Cu-Sn。
根据本发明的一个实施例，一种PoP器件包括第一封装管芯和连接到第一封装管芯的第二封装管芯。多个金属柱连接到第一封装管芯。多个金属柱中的每一个都包括接近第一封装管芯的第一部分和设置在第一部分上方的第二部分。多个金属柱中的每一个都连接到接近第二封装管芯的焊接接点。
根据另一实施例，一种PoP器件包括第一封装管芯和连接到第一封装管芯的第二封装管芯。多个金属柱连接到第一封装管芯。多个金属柱中的每一个都包括接近第一封装管芯的第一部分和设置在第一部分上方的第二部分。多个金属柱中的每一个都连接到接近第二封装管芯的焊接接点。多个金属柱中的每一个都具有字母“I”形的截面形状。
根据又一实施例，一种封装半导体管芯的方法包括将第一管芯连接到第一衬底，并且在第一衬底的表面上形成多个金属柱的多个第一部分。在多个金属柱的多个第一部分中的每一个第一部分上方形成多个金属柱的第二部分。该方法包括将第二管芯连接到第二衬底，并且将多个金属柱连接到第二衬底。多个金属柱中的每一个金属柱都具有字母“I”形的截面形状。
尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。例如，本领域技术人员可以很容易地理解本文所述的许多部件、功能、工艺和材料可以发生改变而仍保留在本发明的范围内。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的公开内容将很容易地理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (20)

1.一种堆叠式封装(PoP)器件，包括：
第一封装管芯，封装有第一管芯；
第二封装管芯，连接到所述第一封装管芯；
多个金属柱，连接到所述第一封装管芯，所述多个金属柱中的每一个都包括接近所述第一封装管芯的第一部分和设置在所述第一部分上方的第二部分，其中，所述多个金属柱中的每一个都连接到接近所述第二封装管芯的焊接接点，以及
保护层，设置在所述多个金属柱中的每一个金属柱的侧壁上方；
模塑料，形成在所述第一封装管芯和所述第二封装管芯之间，所述模塑料的顶面与所述第一管芯的顶面共面。
2.根据权利要求1所述的堆叠式封装器件，其中，所述多个金属柱具有柱形、锥形、阶梯形、插头形、字母“I”形或字母“T”形的截面形状。
3.根据权利要求1所述的堆叠式封装器件，其中，所述多个金属柱包含选自由Cu；Cu合金；Cu、Ni和焊料的组合；Cu和焊料的组合；以及它们的组合所组成的组中的材料。
4.根据权利要求1所述的堆叠式封装器件，其中，所述多个金属柱中的每一个都具有10μm到250μm的宽度。
5.一种堆叠式封装(PoP)器件，包括：
第一封装管芯，封装有第一管芯；
第二封装管芯，连接到所述第一封装管芯；以及
多个金属柱，连接到所述第一封装管芯，所述多个金属柱中的每一个都包括接近所述第一封装管芯的第一部分和设置在所述第一部分上方的第二部分，其中所述多个金属柱中的每一个都连接到接近所述第二封装管芯的焊接接点，并且所述多个金属柱中的每一个都具有字母“I”形的截面形状，保护层，设置在所述多个金属柱中的每一个金属柱的侧壁上方；
模塑料，形成在所述第一封装管芯和所述第二封装管芯之间，所述模塑料的顶面与所述第一管芯的顶面共面。
6.根据权利要求5所述的堆叠式封装器件，其中，所述保护层包含选自由Sn、Au、CuGe、Cu、Ni、Pd、有机可焊性防腐剂(OSP)、以及它们的组合所组成的组中的材料。
7.根据权利要求6所述的堆叠式封装器件，其中，所述第一封装管芯包括与位于第一衬底中心区域中的所述第一衬底连接的第一管芯，其中，所述第一衬底包括在所述中心区域中设置的多个接触件，其中，所述保护层设置在位于所述第一衬底中心区域中的所述多个接触件中的每一个接触件的侧壁上方，并且所述第一管芯通过多个导电凸块连接到所述多个接触件，所述多个导电凸块中的每一个导电凸块都接合到所述多个接触件中之一。
8.根据权利要求5所述的堆叠式封装器件，其中，所述多个金属柱的第一部分具有1μm到60μm的高度，并且所述多个金属柱的第二部分具有50μm到150μm的高度。
9.一种封装半导体管芯的方法，所述方法包括：
将第一管芯连接到第一衬底；
在所述第一衬底的表面上形成多个金属柱的多个第一部分；
在所述多个金属柱的所述多个第一部分中的每一个第一部分上方形成所述多个金属柱的第二部分；
在所述多个金属柱的侧壁上方形成保护层；
将第二管芯连接到第二衬底；以及
将所述多个金属柱连接到所述第二衬底，其中所述多个金属柱中的每一个都具有字母“I”形的截面形状，
将所述第一管芯连接到所述第一衬底包括形成第一封装管芯，将所述第二管芯连接到所述第二衬底包括形成第二封装管芯，所述方法还包括在所述第一封装管芯和所述第二封装管芯之间形成模塑料，所述模塑料的顶面与所述第一管芯的顶面共面。
10.根据权利要求9所述的封装半导体管芯的方法，其中，所述第一衬底包括底部衬底，所述第二衬底包括顶部衬底，其中在所述底部衬底的顶面上形成所述多个金属柱，所述方法还包括在所述顶部衬底的底面上形成多个焊球，其中，将所述多个金属柱连接到所述第二衬底包括将位于所述底部衬底的顶面上的所述多个金属柱中的每一个金属柱都连接到位于所述顶部衬底的底面上的焊球。
11.根据权利要求9所述的封装半导体管芯的方法，其中，所述第一衬底包括顶部衬底，所述第二衬底包括底部衬底，其中在所述顶部衬底的底面上形成所述多个金属柱，所述方法还包括在所述底部衬底的顶面上形成多个焊球，其中，将所述多个金属柱连接到所述第二衬底包括将位于所述顶部衬底的底面上的所述多个金属柱中的每一个金属柱都连接到位于所述底部衬底的顶面上的焊球。
12.根据权利要求9所述的封装半导体管芯的方法，其中，将所述多个金属柱连接到所述第二衬底包括在所述多个金属柱中的每一个金属柱的一部分上形成焊接接点。
13.根据权利要求9所述的封装半导体管芯的方法，其中，所述多个金属柱包括多个第一金属柱，所述方法还包括在所述第二衬底的表面上形成多个第二金属柱的多个第一部分以及在所述多个第二金属柱的多个第一部分中的每一个第一部分的上方形成所述多个第二金属柱的第二部分，所述方法还包括在所述多个第一金属柱中的每一个第一金属柱上形成焊球，或者在所述多个第二金属柱中的每一个第二金属柱上形成焊球，其中，将所述多个金属柱连接到所述第二衬底包括使用在所述多个第一金属柱中的一个第一金属柱上形成的焊球或者在所述多个第二金属柱中的一个第二金属柱上形成的焊球将所述多个第一金属柱中的每一个第一金属柱都连接到所述多个第二金属柱中之一。
14.根据权利要求9所述的封装半导体管芯的方法，还包括：
在所述第一衬底的所述表面上方形成第一光刻胶层；
使用第一光刻工艺在位于所述第一衬底的所述表面的周边区域中的所述第一光刻胶层中形成多个第一图案；
使用第一镀层工艺在所述第一光刻胶层中的多个第一图案中形成所述多个金属柱的多个第一部分；
在所述多个金属柱的多个第一部分上方以及在所述第一光刻胶层上方形成第二光刻胶层；
使用第二光刻工艺在所述第二光刻胶层中形成多个第二图案，所述多个第二图案中的每一个都设置在所述多个金属柱的多个第一部分中之一的上方；
使用第二镀层工艺在所述第二光刻胶层中的多个第二图案中形成所述多个金属柱的第二部分；以及
去除所述第二光刻胶层和所述第一光刻胶层。
15.根据权利要求14所述的封装半导体管芯的方法，其中，形成所述第二光刻胶层包括形成干膜光刻胶(DFR)。
16.根据权利要求15所述的方法，其中，形成所述干膜光刻胶包括在真空下将所述干膜光刻胶轧制到所述多个金属柱的多个第一部分和所述第一光刻胶层上。
17.根据权利要求14所述的封装半导体管芯的方法，其中，所述第一镀层工艺或所述第二镀层工艺包括电镀工艺或化学镀工艺。
18.根据权利要求9所述的封装半导体管芯的方法，还包括：使用激光钻孔工艺在与所述第二封装管芯的所述多个金属柱中的每一个金属柱接近的模塑料中形成开口，其中所述开口的侧壁具有曲面形、阶梯形、或垂直形的截面形状；或者所述方法还包括在将位于所述第一衬底上的所述多个金属柱连接到所述第二衬底之前，化学机械抛光所述模塑料。
19.根据权利要求9所述的封装半导体管芯的方法，还包括：使用激光钻孔工艺在与所述第二封装管芯的所述多个金属柱中的每一个金属柱接近的模塑料中形成开口，其中所述开口的侧壁具有曲面形、阶梯形、或垂直形的截面形状；或者所述方法还包括在将位于所述第一衬底上的所述多个金属柱连接到所述第二衬底之前，研磨所述模塑料。
20.根据权利要求9所述的封装半导体管芯的方法，还包括：使用激光钻孔工艺在与所述第二封装管芯的所述多个金属柱中的每一个金属柱接近的模塑料中形成开口，其中所述开口的侧壁具有碗形的截面形状；或者所述方法还包括在将位于所述第一衬底上的所述多个金属柱连接到所述第二衬底之前，化学机械抛光所述模塑料。
CN201210384449.3A 2012-06-25 2012-10-11 堆叠式封装器件和封装半导体管芯的方法 Active CN103515362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/532,402 US8981559B2 (en) 2012-06-25 2012-06-25 Package on package devices and methods of packaging semiconductor dies
US13/532,402 2012-06-25

Publications (2)

Publication Number Publication Date
CN103515362A CN103515362A (zh) 2014-01-15
CN103515362B true CN103515362B (zh) 2016-12-21

Family

ID=49773730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210384449.3A Active CN103515362B (zh) 2012-06-25 2012-10-11 堆叠式封装器件和封装半导体管芯的方法

Country Status (4)

Country Link
US (2) US8981559B2 (zh)
KR (1) KR101423388B1 (zh)
CN (1) CN103515362B (zh)
TW (1) TWI524499B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140159238A1 (en) * 2012-12-07 2014-06-12 Qualcomm Incorporated Package having thermal compression flip chip (tcfc) and chip with reflow bonding on lead
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI556402B (zh) * 2014-01-02 2016-11-01 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
TWI528469B (zh) * 2014-01-15 2016-04-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI550791B (zh) * 2014-01-16 2016-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
TWI557865B (zh) * 2014-01-29 2016-11-11 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
US20150255366A1 (en) * 2014-03-06 2015-09-10 Apple Inc. Embedded system in package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
TWI546932B (zh) * 2014-07-17 2016-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI549203B (zh) * 2014-11-26 2016-09-11 力成科技股份有限公司 防止中介導體橋接之半導體封裝件立體堆疊方法
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
CN104659021A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种三维圆片级扇出PoP封装结构及其制造方法
CN104659004A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种PoP封装结构及其制造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
CN104981092A (zh) * 2015-06-17 2015-10-14 三星半导体(中国)研究开发有限公司 表面镀层和包括该表面镀层的半导体封装件
US10049970B2 (en) 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
US9754906B2 (en) * 2015-06-25 2017-09-05 Advanced Semiconductor Engineering, Inc. Double plated conductive pillar package substrate
CN105097565B (zh) * 2015-06-30 2018-01-30 通富微电子股份有限公司 封装结构的形成方法
CN105097728B (zh) * 2015-06-30 2018-04-03 通富微电子股份有限公司 封装结构
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9881902B2 (en) * 2015-08-05 2018-01-30 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN115939112A (zh) * 2015-08-31 2023-04-07 太浩研究有限公司 用于多芯片封装的无机中介件
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
KR102462504B1 (ko) * 2015-11-19 2022-11-02 삼성전자주식회사 범프를 갖는 반도체 소자 및 그 형성 방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR20170082677A (ko) * 2016-01-06 2017-07-17 에스케이하이닉스 주식회사 관통 몰드 커넥터를 포함하는 반도체 패키지 및 제조 방법
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
TWI581676B (zh) * 2016-04-27 2017-05-01 矽品精密工業股份有限公司 電子封裝件及基板結構
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TW201806104A (zh) * 2016-08-10 2018-02-16 南茂科技股份有限公司 半導體封裝
US10658334B2 (en) * 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
TWI610409B (zh) * 2016-08-30 2018-01-01 南茂科技股份有限公司 半導體封裝及其製造方法
US10529666B2 (en) * 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
US11393762B2 (en) 2017-03-30 2022-07-19 Intel Corporation Formation of tall metal pillars using multiple photoresist layers
KR102358323B1 (ko) * 2017-07-17 2022-02-04 삼성전자주식회사 반도체 패키지
CN110199579B (zh) * 2017-09-14 2022-07-01 新电元工业株式会社 电子模块以及电子模块的制造方法
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
US20210013188A1 (en) * 2017-09-28 2021-01-14 Intel Corporation Package on active silicon semiconductor packages
US10734344B2 (en) * 2017-12-27 2020-08-04 Novatek Microelectronics Corp. Chip structure
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11626343B2 (en) * 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
US11410977B2 (en) * 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US10971446B2 (en) 2018-11-30 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019118466A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
KR102530319B1 (ko) 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
US11676922B2 (en) * 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
DE112020006322T5 (de) * 2019-12-24 2022-10-06 Nichia Corporation Verfahren zur herstellung einer lichtemittierenden vorrichtung undlichtemittierende vorrichtung
KR20210099244A (ko) 2020-02-03 2021-08-12 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010049A (en) * 2008-08-27 2010-03-01 Advanced Semiconductor Eng Package-on-package assembly and method for manufacturing substrate thereof
CN102270721A (zh) * 2010-06-07 2011-12-07 株式会社东芝 半导体发光器件以及其制造方法
TW201218335A (en) * 2010-10-29 2012-05-01 Advanced Semiconductor Eng Stacked semiconductor package, semiconductor package thereof and method for making a semiconductor package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US20070013042A1 (en) * 2005-06-20 2007-01-18 Nokia Corporation Electronic module assembly with heat spreader
KR100722634B1 (ko) 2005-10-06 2007-05-28 삼성전기주식회사 고밀도 반도체 패키지 및 그 제조 방법
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
KR100744151B1 (ko) 2006-09-11 2007-08-01 삼성전자주식회사 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
JP4917874B2 (ja) 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
JP2010050262A (ja) * 2008-08-21 2010-03-04 Panasonic Corp 半導体装置及びその製造方法
KR20100104910A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
TWI478312B (zh) 2009-05-25 2015-03-21 Unimicron Technology Corp 堆疊封裝結構
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20120012991A1 (en) * 2010-07-16 2012-01-19 Qualcomm Incorporated Integrated shielding for a package-on-package system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010049A (en) * 2008-08-27 2010-03-01 Advanced Semiconductor Eng Package-on-package assembly and method for manufacturing substrate thereof
CN102270721A (zh) * 2010-06-07 2011-12-07 株式会社东芝 半导体发光器件以及其制造方法
TW201218335A (en) * 2010-10-29 2012-05-01 Advanced Semiconductor Eng Stacked semiconductor package, semiconductor package thereof and method for making a semiconductor package

Also Published As

Publication number Publication date
CN103515362A (zh) 2014-01-15
US20130341786A1 (en) 2013-12-26
US20150187746A1 (en) 2015-07-02
KR101423388B1 (ko) 2014-07-24
US8981559B2 (en) 2015-03-17
US9397080B2 (en) 2016-07-19
TW201401482A (zh) 2014-01-01
KR20140000608A (ko) 2014-01-03
TWI524499B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN206657808U (zh) 电子装置
US10971483B2 (en) Semiconductor structure and manufacturing method thereof
CN206992089U (zh) 半导体装置
US9502391B2 (en) Semiconductor package, fabrication method therefor, and package-on package
CN105261609B (zh) 半导体器件封装件、封装方法和封装的半导体器件
TWI478302B (zh) 具堆疊功能之晶圓級半導體封裝件
CN104752367B (zh) 晶圆级封装结构及其形成方法
TWI538065B (zh) 半導體三維封裝體、半導體結構及其製作方法
CN108074828A (zh) 封装结构及其形成方法
JP2017041643A (ja) 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
CN108063094A (zh) 基于基板的扇出型晶圆级封装
CN105895596A (zh) 通过调整PoP封装件中的开口尺寸来减少裂痕
CN103545288A (zh) 堆叠的扇出半导体芯片
CN105225967B (zh) 封装半导体器件的方法和封装的半导体器件
CN103681360A (zh) 封装器件及方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
KR100345166B1 (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
CN206040641U (zh) 半导体装置
CN107785325A (zh) 半导体封装及其制造方法
US8723313B2 (en) Semiconductor package structure and method for manufacturing the same
TW201727850A (zh) 半導體裝置及其製造方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN105720018A (zh) 在缓冲层中具有开口的集成扇出结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant