KR100722634B1 - 고밀도 반도체 패키지 및 그 제조 방법 - Google Patents

고밀도 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100722634B1
KR100722634B1 KR1020050094037A KR20050094037A KR100722634B1 KR 100722634 B1 KR100722634 B1 KR 100722634B1 KR 1020050094037 A KR1020050094037 A KR 1020050094037A KR 20050094037 A KR20050094037 A KR 20050094037A KR 100722634 B1 KR100722634 B1 KR 100722634B1
Authority
KR
South Korea
Prior art keywords
package
chip
substrate
solder ball
plating
Prior art date
Application number
KR1020050094037A
Other languages
English (en)
Inventor
허석환
히데유키 니시다
강명삼
위유금
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050094037A priority Critical patent/KR100722634B1/ko
Application granted granted Critical
Publication of KR100722634B1 publication Critical patent/KR100722634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 POP(package on package) 구조에서 바텀(bottom) 패키지 또는 탑 패키지에 메탈 범프를 형성함으로써 바텀 패키지와 탑 패키지의 간격을 임의로 조절하여 바텀 패키지에도 복수의 IC칩을 실장할 수 있는 고밀도 반도체 패키지 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지는, 적어도 하나의 IC 칩이 실장되는 탑(top) 패키지; 상기 탑 패키지의 하면에 형성된 솔더볼; 적어도 하나의 IC 칩이 실장된 바텀(bottom) 패키지; 및 상기 바텀 패키지 상에 형성되며, 상기 솔더볼과 접속되는 메탈 범프를 포함한다.
POP, 패키지 온 패키지, 메탈 범프, 솔더볼, IC, 바텀, 탑

Description

고밀도 반도체 패키지 및 그 제조 방법{High density semiconductor package and the manufacturing method thereof}
도1a 내지 도1c는 종래의 POP 패키지의 단면을 나타낸다.
도2a 및 도2b는 종래의 POP 패키지의 단면을 나타낸다.
도3a 내지 도3f는 본 발명에 따른 반도체 패키지 중 바텀 패키지의 제조방법을 나타낸다.
도4a는 본 발명에 따른 반도체 패키지의 단면도이고, 도4b는 도4a의 부분 확대도이다.
*도면의 주요 부분에 대한 설명*
301 : 기판 302 :　도금 레지스트
303 : 범프 형성 위치 304 : 도금층
305 :　프리도금층 306a,306b : IC 칩
307a,307b,308a,308b : 와이어 본딩 패드
309 : EMC 310 : 솔더볼 패드
311 : 솔더볼 312 : 바텀 패키지
314 : 탑 패키지 315 : 솔더볼
본 발명은 고밀도 반도체 패키지 및 그 제조방법에 관한 것이다.
보다 구체적으로, 본 발명은 POP(package on package) 구조에서 바텀(bottom) 패키지 또는 탑 패키지에 메탈 범프를 형성함으로써 바텀 패키지와 탑 패키지의 간격을 임의로 조절하여 바텀 패키지에도 복수의 IC칩을 실장할 수 있는 고밀도 반도체 패키지 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 추세에 대응하고자 패키지의 추세가 기존의 기판 하나에 하나의 IC가 실장되는 추세에서 하나의 기판에 여러개의 IC를 실장하는 스택 패키지가 등장을 하게 되었다.
시장에서 요구하는 고성능, 고밀도 패키지를 실현하기 위한 방안과 그에 대한 수요가 증가하면서 패키지의 여러 방법중에 패키지 위에 패키지를 쌓는 POP(Package on package)가 좋은 대안으로 떠오르게 되었다.
POP를 구현하기 위해서는 전체 패키지의 두께가 관건인데 POP의 성능을 더욱더 고성능으로 제작을 하기위해서 바텀 패키지에 한개의 IC를 실장하는 상황에서 2개이상을 실장하고자 하는 요구가 발생하게 되었으며 바텀 패키지에 IC를 2개 이상 실장할 경우 두께가 증가하여 고밀도 POP 구현의 한계에 도달하게 되었다.
도1a 내지 도1c는 바텀 패키지에 한개의 IC칩이 실장된 종래의 POP 패키지의 단면을 나타낸다.
도1a는 바텀 패키지(101)의 단면을 나타낸다. 기판(102)의 하면에는 솔더볼(108) 및 솔더볼 패드(109) 어레이가 형성되어 있고, 상면에는 IC칩(103)이 실장되어 있으며, IC칩(103)은 와이어 본딩 패드(104,105)에 와이어(106)에 의해 연결되어 있다. IC칩(103)을 보호하기 위해 EMC(107)가 몰딩되어 있다.
도1b는 바텀 패키지(101) 위에 레이업될 탑(top) 패키지의 단면을 나타낸다. 탑 패키지는 바텀 패키지에 비해 높이 제약을 덜 받으므로, 복수의 IC칩(112a,112b,112c)가 실장되어 있고, IC칩(112a,112b,112c)은 와이어 본딩 패드(113a,113b,113c)와 와이어 본딩 패드(114a,114b,115c)에 의해 기판(111)에 접속되어 있고, 기판의 상부에는 IC칩(112a,112b,112c)을 보호하기 위해 EMC(115)가 몰딩되어 있다. 기판(111)의 하면에는 솔더볼(117) 및 솔더볼 패드(116) 어레이는 기판(111)의 외곽부에만 형성되어 있다.
도1c는 바텀 패키지(101)에 탑 패키지(110)에 실장된 POP 패키지의 단면을 나타낸다. 탑 패키지의 솔더볼(117)은 바텀 패키지(101)의 기판(102)에 접속된다.
도1c에 도시된 바와 같이, 바텀 패키지(101)에 실장되는 IC칩(103)의 두께는 탑 패키지(110)의 하면에 형성된 솔더볼(117)의 높이보다 클 수 없다.
도2a 및 도2b는 바텀 패키지에 복수의 IC칩이 실장된 POP 패키지의 문제점을 나타내는 단면도이다.
도2a는 2개 이상의 IC칩(203a,203b)을 실장한 바텀 패키지(201)의 단면을 나타낸다. 기판(202)의 하면에는 솔더볼(208) 및 솔더볼 패드 어레이가 형성되어 있고, 상면에는 IC칩(203a,203b)이 실장되어 있으며, IC칩(203a,203b)은 각각 와이어 본딩 패드(204a,204b,205a,205b)에 의해 기판(202)에 접속되어 있다. IC칩(203a,203b)을 보호하기 위해 EMC(206)가 몰딩되어 있다.
도2b와 같이 바텀 패키지(201)에 탑 패키지(110)를 실장하게 되면, IC칩(203a,203b) 두께에 대한 높이를 확보해 줘야 한다.
즉, 실장되어야 하는 IC칩수가 늘어남에 따라 바텀 패키지(201)와 탑 패키지(110) 사이의 간격을 늘릴 수 없는 문제점이 있는 것이다.
이를 위해서는 탑 패키지(110)의 하면에 형성되는 솔더볼 어레이의 크기를 늘리는 방법 밖에 없다.
그러나, 솔더볼 어레이의 크기를 크게하는 것은 한계가 있고, 또한 패키지에 솔더볼을 형성하기 위해서는 솔더볼 패드를 마련하여야 하는데, 그 패드 크기를 늘리는 것 자체가 패키지 기술의 추세인 미세 피치 구현에 역행하는 결과를 가져오고 패키지 소형화에 치명적인 장벽이 된다.
또한, 적층되는 IC칩수가 늘어나면서, 그에 따른 I/O 카운트(Input/Output count) 수에 대응하기 위해서는 그에 따른 공간 확보 문제도 발생한다.
바텀 패키지와 탑 패키지의 간격을 임의로 조절하여, 바텀 패키지에도 복수의 IC 칩을 실장할 수 있는 POP 구조가 요구된다.
본 발명은 상기한 문제점을 해결하고자 하는 것으로서, 바텀 패키지에도 임의의 수의 IC 칩을 실장할 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 바텀 패키지와 탑 패키지 사이의 간격을 임의로 상승시킬 수 있는 POP 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 늘어나는 I/O 카운트수에 대응할 수 있도록 미세 피치를 구현할 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 적어도 하나의 IC 칩이 실장되는 탑(top) 패키지; 상기 탑 패키지의 하면에 형성된 솔더볼; 적어도 하나의 IC 칩이 실장된 바텀(bottom) 패키지; 및 상기 바텀 패키지 상에 형성되며, 상기 솔더볼과 접속되는 메탈 범프를 포함한다.
본 발명의 또다른 실시예에 따른 반도체 패키지는, 적어도 하나의 IC 칩이 실장되는 탑(top) 패키지; 상기 탑 패키지의 하면에 형성된 메탈범프; 적어도 하나의 IC 칩이 실장된 바텀(bottom) 패키지; 및 상기 바텀 패키지 상에 형성되며, 상기 메탈 범프와 접속되는 솔더볼을 포함한다.
본 발명의 일 실시예에 따른 반도체 패키지 제조방법은, 적어도 하나의 IC칩이 실장되며, 하면에 솔더볼 어레이가 형성된 탑 패키지를 준비하는 단계; 바텀 패 키지 기판을 준비하는 단계; 상기 바텀 패키지 기판의 소정 위치에 메탈 범프를 형성하는 단계; 상기 바텀 패키지 기판에 적어도 하나의 IC칩을 실장하는 단계; 및 상기 탑 패키지의 솔더볼과 상기 메탈범프가 접속되도록 상기 탑패키지를 상기 바텀 패키지에 실장하는 단계를 포함한다.
본 발명의 또다른 실시예에 따른 반도체 패키지 제조방법은, 적어도 하나의 IC칩이 실장되며, 상면에 솔더볼이 형성된 바텀 패키지 기판을 준비하는 단계; 적어도 하나의 IC칩이 실장된 탑 패키지 기판을 준비하는 단계; 상기 탑 패키지 기판의 하면에 메탈 범프를 형성하는 단계; 및 상기 바텀 패키지의 솔더볼과 상기 메탈 범프가 접속되도록, 상기 탑 패키지를 상기 바텀 패키지에 실장하는 단계를 포함한다.
이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도3a 내지 도3f는 본 발명의 일 실시예에 따른 바텀 패키지의 제조방법을 나타낸다.
도3a에 도시된 바와 같이, 바텀(bottom) 패키지용 기판(301)을 준비하고, 그 위에 도금 레지스트(302) 예컨대 감광성 도금 레지스트인 드라이 필름을 도포한다.
바텀 패키지 기판(301)에는 IC칩을 실장하기 위한 전극 패드, 층간 연결을 위한 비아홀 및 솔더볼 어레이용 패드(미도시) 등이 형성되어 있다. 이들 전극 패드, 비아홀, 솔더볼 어레이용 패드들은 통상적인 동박적층판에 다양한 인쇄회로기판 제조기술을 이용하여 제조될 수 있다.
도3b에서, 도금 레지스트(302)를 노광 및 현상하여, 도금 레지스트(302)에 메탈 범프를 형성할 위치(303)를 패턴 형성한다. IC 칩을 기판(301)의 중앙에 실장하기 위해서 범프 형성 위치는 IC칩이 실장될 위치를 둘러싸도록 주변으로, 즉 기판의 외곽부분에 형성하는 것이 바람직하다.
도3c에서, 기판을 전해 또는 무전해 도금하여 범프 형성 위치(303)에 도금층(304)을 형성한다. 이때 도금되는 메탈로는 니켈 또는 구리가 바람직하다. 또한, 도금 방법은 기판(301)에는 사전에 메탈 범프용 패드를 마련하여, 이 패드를 시드 레이어로 사용하여 전해 도금을 행하는 것이 바람직하다.
그리고 나서, 도3d에서, 도금에 의해 형성된 도금층(304) 위에 솔더 또는 금도금을 행하여 프리 도금층(precoating layer)(305)을 형성하는 것이 바람직하다. 프리 도금층(304)은 메탈 범프(304+305)와 솔더볼 접속을 용이하게 하기 위한 처리용으로 행하는 것이다.
도3e에서, 도금 레지스트(302)를 제거하여, 메탈 범프(304+305)를 형성한다.
도3f에서, IC 칩(306a,306b)을 실장하여 바텀 패키지(312)를 완성한다. IC 칩(306a,306b)이 실장될 위치에 접착제로 IC 칩(306a)을 실장하고, 그 위에 스페이서를 적층한 뒤 IC 칩(306b)을 추가로 실장한다. 그리고 나서, IC 칩의 패드(307a,307b)와 기판 상의 패드(308a,308b)를 와이어로 각각 연결하고, EMC(309)로 몰딩하여 준다.
기판(301)의 하면에는 솔더볼 어레이 패드(310)가 마련되어 있고, 솔더볼 어레이 패드(310)에는 솔더볼 어레이(311)가 형성되어 있다. 솔더볼 어레이(311)는 POP를 완성한 후에 전체 패키지를 또다른 기판에 BGA(ball grid array) 실장하기 위한 것이다.
도4a는 본 발명의 실시예에 따라 도3a 내지 도3f에 도시된 방법에 따라 제조한 바텀 패키지(312)에 탑(top) 패키지(314)를 실장한 반도체 패키지의 단면을 나타낸다. 도4b는 도4a의 메탈 범프와 솔더볼의 접속부(313)를 확대한 사시도이다.
탑 패키지(314)는 통상적인 종래의 반도체 패키지와 동일한 방식으로 제조되며, 밑면에는 바텀 패키지(312)의 메탈 범프와 접속될 솔더볼 어레이(315)가 형성되어 있다. 도4a의 탑 패키지(314)에는 예시로서 IC칩 3개가 실장되어 있으며, 이들은 모두 와이어 본딩으로 탑 패키지 기판에 실장되어 있다. 이보다 더 많은 수의 IC 칩들도 실장할 수 있음은 물론이다.
밑면에 솔더볼 어레이(315)가 형성된 탑 패키지(314)에 레이업하고, 열을 가하여 솔더볼(315)과 메탈 범프의 프리 코팅층(305)을 접속시킨다.
이렇게 함으로써 바텀 패키지(312)에 복수의 IC 칩을 실장하여 두께가 두꺼워 지더라도, 그에 맞게 바텀 패키지(312)의 메탈 범프의 높이를 임의로 조절함으로써 탑 패키지(314) 하면의 솔더볼(315)의 크기를 더 크게할 필요없이 바텀 패키지(312)와 탑 패키지(314) 사이의 간격을 조절하여 고밀도의 반도체 패키지를 제조할 수 있으며, 기판이 더 고밀도화 되더라도 이에 대응하여 미세 피치의 기판을 제조할 수 있다.
실시예에 따라서는, 메탈 범프를 바텀 패키지에 형성하지 않고, 동일한 방법으로 탑 패키지의 하면에 형성하고, 그에 대응하는 바텀 패키지의 상면에 솔더볼 어레이를 형성할 수도 있다.
이 실시예의 경우에는 탑 패키지를 제조할 때 도3a 내지 도3f를 참조하여 설명한 방법에 따라 탑 패키지의 하면에 메탈 범프 어레이를 형성하고, 바텀 패키지의 상면에는 그에 대응하는 별도의 솔더볼 어레이를 마련함으로써 제조할 수 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, POP 구조에 있어서 바텀 패키지에도 임의의 수의 IC 칩을 실장할 수 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, 바텀 패키지와 탑 패키지 사이의 간격을 임의로 상승시킬 수 있다.
본 발명의 반도체 패키지 및 그 제조방법에 따르면, 늘어나는 I/O 카운트수에 대응할 수 있도록 미세 피치를 구현할 수 있다.
이상 본 발명을 실시예를 참조하여 설명하였으나, 이상의 설명한 실시예들은 하나의 예시로서, 본 발명의 범위는 이하의 특허청구범위에 의해 정해지고, 당업자들은 본 발명의 범위에 속하는 범위 내에서 위 실시예 들에 다양한 변형을 가할 수 있음을 이해할 것이며, 이들은 모두 본 발명의 범위에 포함된다.

Claims (12)

  1. IC 칩을 실장하고 있는 탑(top) 패키지;
    상기 탑 패키지의 하면에 형성된 솔더볼;
    적어도 하나 이상의 IC 칩이 상부에 적층된 IC칩을 실장하고 있으며, 전극 패드를 구비하고 있는 바텀(bottom) 패키지; 및
    상기 바텀 패키지의 전극 패드상에 형성되며, 상기 솔더볼과 접속되는 메탈 범프;
    를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 메탈 범프는 동도금층 및 프리도금층으로 구성된 반도체 패키지.
  3. 제2항에 있어서,
    상기 프리도금층은 솔더 또는 금으로 이루어진 반도체 패키지.
  4. 제1항에 있어서,
    상기 바텀 패키지의 메탈 범프는 상기 IC 칩 주위를 둘러싸도록 배치된 반도체 패키지.
  5. IC 칩을 실장하고 있으며, 하면에 전극 패드가 형성되어 있는 탑 패키지;
    상기 탑 패키지의 하면에 형성된 메탈범프;
    적어도 하나 이상의 IC 칩이 상부에 적층된 IC칩을 실장하고 있는 바텀 패키지; 및
    상기 바텀 패키지 상에 형성되며, 상기 메탈 범프와 접속되는 솔더볼;
    을 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 메탈 범프는 동도금층 및 프리도금층으로 구성된 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 프리도금층은 솔더 또는 금으로 이루어진 반도체 패키지.
  8. 제5항에 있어서,
    상기 바텀 패키지의 메탈 범프는 상기 IC 칩 주위를 둘러싸도록 배치된 반도체 패키지.
  9. 적어도 하나의 IC칩이 실장되며, 하면에 솔더볼 어레이가 형성된 탑 패키지를 준비하는 단계;
    전극 패드가 형성되어 있는 바텀 패키지 기판을 준비하는 단계;
    상기 바텀 패키지 기판의 상기 전극 패드에 메탈 범프를 형성하는 단계;
    상기 바텀 패키지 기판에 적어도 하나 이상의 IC칩이 적층된 IC칩을 실장하는 단계;
    상기 탑 패키지의 솔더볼과 상기 메탈범프가 접속되도록 상기 탑패키지를 상기 바텀 패키지에 실장하는 단계
    를 포함하는 반도체 패키지 제조방법.
  10. 제9항에 있어서,
    상기 메탈 범프를 형성하는 단계는,
    상기 바텀 패키지 기판에 도금 레지스트 패턴을 형성하는 단계;
    상기 바텀 패키지 기판을 도금하는 단계;
    상기 도금에 의해 형성된 도금층 위에 프리도금을 하는 단계; 및
    상기 도금 레지스트 패턴을 제거하는 단계;
    를 포함하는 반도체 패키지 제조방법.
  11. 적어도 하나의 IC칩이 상부에 적층된 IC칩이 실장되며, 상면에 솔더볼이 형성된 바텀 패키지 기판을 준비하는 단계;
    적어도 하나의 IC칩이 실장되어 있으며, 하면에 전극 패드가 형성되어 있는 탑패키지 기판을 준비하는 단계;
    상기 탑 패키지 기판의 하면의 전극패드에 메탈 범프를 형성하는 단계; 및
    상기 바텀 패키지의 솔더볼과 상기 메탈 범프가 접속되도록, 상기 탑 패키지를 상기 바텀 패키지에 실장하는 단계;
    를 포함하는 반도체 패키지 제조방법.
  12. 제11항에 있어서,
    상기 메탈 범프를 형성하는 단계는,
    상기 탑 패키지 기판에 도금 레지스트 패턴을 형성하는 단계;
    상기 탑 패키지 기판을 도금하는 단계;
    상기 도금에 의해 형성된 도금층 위에 프리도금을 하는 단계; 및
    상기 도금 레지스트 패턴을 제거하는 단계;
    를 포함하는 반도체 패키지 제조방법.
KR1020050094037A 2005-10-06 2005-10-06 고밀도 반도체 패키지 및 그 제조 방법 KR100722634B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094037A KR100722634B1 (ko) 2005-10-06 2005-10-06 고밀도 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094037A KR100722634B1 (ko) 2005-10-06 2005-10-06 고밀도 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100722634B1 true KR100722634B1 (ko) 2007-05-28

Family

ID=38278456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094037A KR100722634B1 (ko) 2005-10-06 2005-10-06 고밀도 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100722634B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
US8759958B2 (en) 2009-02-20 2014-06-24 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101423388B1 (ko) * 2012-06-25 2014-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US9401320B2 (en) 2014-03-07 2016-07-26 Ibiden Co., Ltd. Combined substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613541A (ja) * 1992-03-02 1994-01-21 Motorola Inc 積層可能な三次元マルチチップ半導体デバイスとその製法
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
KR20040057640A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 비지에이 패키지의 적층 방법
JP2004247637A (ja) 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR20050055427A (ko) * 2003-12-08 2005-06-13 주식회사 하이닉스반도체 적층형 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613541A (ja) * 1992-03-02 1994-01-21 Motorola Inc 積層可能な三次元マルチチップ半導体デバイスとその製法
JPH07221262A (ja) * 1994-02-07 1995-08-18 Hitachi Ltd 半導体モジュール
KR20040057640A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 비지에이 패키지의 적층 방법
JP2004247637A (ja) 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR20050055427A (ko) * 2003-12-08 2005-06-13 주식회사 하이닉스반도체 적층형 반도체 패키지

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759958B2 (en) 2009-02-20 2014-06-24 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101423388B1 (ko) * 2012-06-25 2014-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9397080B2 (en) 2012-06-25 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR102026227B1 (ko) * 2012-12-13 2019-11-04 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
US9401320B2 (en) 2014-03-07 2016-07-26 Ibiden Co., Ltd. Combined substrate

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7417299B2 (en) Direct connection multi-chip semiconductor element structure
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
JP5127213B2 (ja) スタック型半導体パッケージ
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US8053349B2 (en) BGA package with traces for plating pads under the chip
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US9510453B2 (en) Package carrier
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20100288541A1 (en) Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
US20070132072A1 (en) Chip package and coreless package substrate thereof
JP4730426B2 (ja) 実装基板及び半導体モジュール
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US20080230892A1 (en) Chip package module
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US20100052186A1 (en) Stacked type chip package structure
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
JP6419500B2 (ja) 半導体パッケージ
US11961793B2 (en) Semiconductor package including a redistribution substrate and a method of fabricating the same
US11688674B2 (en) Printed circuit board and electronic component package
CN116130448A (zh) 电子封装件及其封装基板
US20070284717A1 (en) Device embedded with semiconductor chip and stack structure of the same
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
KR20110067510A (ko) 패키지 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13