JP2004247637A - 電子部品の三次元実装構造および方法 - Google Patents
電子部品の三次元実装構造および方法 Download PDFInfo
- Publication number
- JP2004247637A JP2004247637A JP2003037827A JP2003037827A JP2004247637A JP 2004247637 A JP2004247637 A JP 2004247637A JP 2003037827 A JP2003037827 A JP 2003037827A JP 2003037827 A JP2003037827 A JP 2003037827A JP 2004247637 A JP2004247637 A JP 2004247637A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- mounting
- component
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】表面実装工程のみの少ない工程で３次元実装構造を実現できる製造方法。
【解決手段】基板１上に配置された半田付けパッド５に、印刷等により半田ペースト６を供給する。次に、パッド５上に電子部品２を搭載する。次に、電子部品２の上に重ねるように、ボールグリッドアレイやチップサイズパッケージのようなフェイスダウン実装型の半導体装置４が搭載される。半導体装置４の下面に設けられた入出力端子には、電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を予め取り付けておき、これらの半田バンプ３を電子部品２が搭載されたパッド５の周囲のパッド５に載置する。次に、一括リフローを行うことにより電子部品２およびバンプ３をパッド５に半田付けし、電子部品の三次元実装構造を完成する。
【選択図】 図２
【解決手段】基板１上に配置された半田付けパッド５に、印刷等により半田ペースト６を供給する。次に、パッド５上に電子部品２を搭載する。次に、電子部品２の上に重ねるように、ボールグリッドアレイやチップサイズパッケージのようなフェイスダウン実装型の半導体装置４が搭載される。半導体装置４の下面に設けられた入出力端子には、電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を予め取り付けておき、これらの半田バンプ３を電子部品２が搭載されたパッド５の周囲のパッド５に載置する。次に、一括リフローを行うことにより電子部品２およびバンプ３をパッド５に半田付けし、電子部品の三次元実装構造を完成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の三次元実装構造および方法に関し、特に電子部品を実装した基板上に半田バンプを用いてＬＳＩ等の電子部品を重ねて搭載する電子部品の三次元実装構造および方法に関する。
【０００２】
【従来の技術】
電子部品の実装方法では、小実装面積で、且つ低い製造原価で電子部品を三次元実装することが重要な要素となっている。
【０００３】
この目的のために、従来は電子部品を搭載した配線基板の上側に重ねるＬＳＩのベアチップをフェイスアップで配置し、ベアチップ上面のパッドと配線基板上のパッドとをワイヤーボンディング（以降「Ｗ／Ｂ」と称す）により接続して、ＬＳＩと配線基板との電気的接続を行っていた。
【０００４】
また、配線基板に搭載したボールグリッドアレイ型パッケージと配線基板との間に電子部品を実装する構造が特許文献１に開示されている。これはボールグリッドアレイ型パッケージの基板の下面の中央部分のパッドに電子部品の端子を取り付け、周辺部分のパッドに半田ボールを設けておき、この電子部品および半田ボールの位置をマザーボードのプリント基板上のパッドに合わせて、このボールグリッドアレイ型パッケージをマザーボードのプリント基板に載せ、電子部品の他の端子および半田ボールをマザーボードのプリント基板上のパッドにリフロー半田付けするものである。
【０００５】
【特許文献１】
特開２００１‐２０３４３５号公報（段落０００７〜００１１、図１〜図３）
【０００６】
【発明が解決しようとする課題】
上述のベアチップをフェイスアップで配置し、Ｗ／Ｂする実装構造では、ワイヤー接続用のボンディングパッドをチップ外形よりも外側に配置しなければならないため、ＬＳＩのベアチップ面積よりも実装占有面積が拡大するという問題がある。また、Ｗ／Ｂの場合、ＬＳＩの端子と基板上のボンディングパッドを１ピンずつ接続する工法であるため、ピン数が多いＬＳＩほどＷ／Ｂ工程のリードタイムが長くなるという問題がある。さらに、ベアチップを使用する実装工法であるため、良品保証されたベアチップ（以降「ＫＧＤ」と称す）の入手が問題となる。すなわち、非常に限られたＬＳＩ以外はＫＧＤとして流通していないため、ベアチップユーザーはＫＧＤである限られたＬＳＩのみを使用するか、あるいはＫＧＤでないことを承知のうえで使用するかの何れかとなる問題がある。
【０００７】
特許文献１に開示された実装構造は、ベアチップおよびＷ／Ｂを用いることはないが、電子部品をボールグリッドアレイ型パッケージのプリント基板に取り付けてから、さらにマザーボードのプリント基板に半田付けしなければならず、電子部品の取り付けに２回の半田付け作業が必要となる欠点がある。
【０００８】
そこで、本発明の目的は、表面実装工程のみの少ない工程で３次元実装を実現し、短いリードタイムで、低い製造原価での電子部品の高密度実装が可能となる。
【０００９】
【課題を解決するための手段】
請求項１に係る発明の電子部品の三次元実装構造は、基板＜図１の１＞と、この基板の上面に設けられたパッド＜図１の５＞のいずれかに半田付けされた１または２以上の内側部品＜図１の２＞と、この内側部品を覆うようにして前記基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプ＜図１の３＞を介して前記基板に搭載された外側部品＜図１の４＞とを含むことを特徴とする。
【００１０】
請求項２に係る発明の電子部品の三次元実装構造は、第（Ｎ‐１）の基板＜図５の１２＞と、この第（Ｎ‐１）の基板の上面に設けられたパッド＜図５の５＞のいずれかに半田付けされた１または２以上の内側部品＜図５の１１＞と、この内側部品を覆うようにして前記第（Ｎ‐１）の基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプ＜図５の１０＞を介して前記第（Ｎ‐１）の基板に搭載された第Ｎの基板＜図５の１＞と、
第（Ｍ‐１）の基板＜図５の１＞と、この第（Ｍ‐１）の基板の上面に設けられたパッド＜図５の５＞のいずれかに半田付けされた１または２以上の内側部品＜図５の９＞と、この内側部品を覆うようにして前記第（Ｍ‐１）の基板の上面に設けられた他のパッドにのいずれかに半田付けされたバンプ＜図５の６＞を介して前記第（Ｍ‐１）の基板に搭載された外側部品＜図５の４＞とを含むことを特徴とする。
【００１１】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００１２】
請求項３に係る発明は、請求項１または２に係る発明の電子部品の三次元実装構造において、内側部品は薄型半導体装置＜図４の９＞であることを特徴とする。
【００１３】
請求項４に係る発明は、請求項１または２に係る発明の電子部品の三次元実装構造において、外側部品は、半導体装置＜図１の４＞であることを特徴とする。
【００１４】
請求項５に係る発明は、請求項１ないし３のいずれかに係る発明の電子部品の三次元実装構造において、前記バンプは、核と、この核の周囲の少なくともパッドに接する部分を覆う半田濡れ性の良い被覆材とを含むことを特徴とする。
【００１５】
請求項６に係る発明の電子部品の三次元実装方法は、基板＜図２の１＞の上面に設けたパッド＜図２の５＞に半田ペースト＜図２の６＞を塗布する半田供給工程＜図２（ａ）＞と、この半田供給工程の次に内側部品＜図２の２＞を前記パッドのいずれかの位置に載置する内側部品搭載工程＜図２（ｂ）＞と、この内側部品搭載工程の次に外側部品＜図２の４＞の下面に設けたバンプ＜図２の３＞を前記パッドの他のいずれかの位置に載置する外側部品搭載工程＜図２（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記パッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記パッドの他のいずれかに半田付けするリフロー工程＜図２（ｄ）＞とを含むことを特徴とする。
【００１６】
請求項７に係る発明の電子部品の三次元実装方法は、第（Ｎ‐１）の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｎ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｎ‐１）半田供給工程の次に内側部品＜図５の１１＞を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程＜図２（ｃ）＞と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程＜図２（ｄ）＞と、
第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の３＞を前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する外側部品搭載工程＜図２の（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２の（ｄ）＞とを含むことを特徴とする。
【００１７】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００１８】
請求項８に係る発明の電子部品の三次元実装方法は、第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の６＞を前記第（Ｍ‐１）の基板の上面に設けた前記パッドの他のいずれかの位置に載置する外側部品搭載工程＜図２（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２（ｄ）＞と、
第（Ｎ‐１）の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペーストを塗布する第（Ｎ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｎ‐１）半田供給工程の次に内側部品＜図５の１１＞を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程＜図２（ｂ）＞と、第Ｎリフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程＜図２（ｃ）＞と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程＜図２（ｄ）＞とを含むことを特徴とする。
【００１９】
ここに、Ｍは３以上の一定の整数を表し、Ｎは（Ｍ‐１）から２までの連続する整数を表す。
【００２０】
請求項９に係る発明の電子部品の三次元実装方法は、Ｍを整数の３とした場合に、
第１の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第１半田供給工程＜図２（ａ）＞と、この第１半田供給工程の次に内側部品＜図５の１１＞を前記第１の基板の上面に設けた前記パッドのいずれかの位置に載置する第１内側部品搭載工程＜図２（ｂ）＞と、前記第１内側部品搭載工程の次に第２の基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第１の基板の上面に設けたパッドの他のいずれかの位置に載置する第２基板搭載工程＜図２（ｃ）＞と、この第２基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第１の基板の上面に設けたパッドのいずれかに半田付けし前記第２基板の下面に設けたバンプを前記第１の基板の上面に設けたパッドの他のいずれかに半田付けする第１リフロー工程＜図２（ｄ）＞と、
第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペーストを塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、第（Ｍ‐２）リフロー工程の後でこの第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の６＞を前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第（Ｍ‐１）外側部品搭載工程＜図２（ｃ）＞と、この第（Ｍ‐１）外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２（ｄ）＞とを含み、
Ｍを４以上の一定の整数とした場合に前記第１リフロー工程および前記第（Ｍ‐１）リフロー工程に、
第（Ｎ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｎ‐１）半田供給工程と、この第（Ｎ‐１）半田供給工程の次に内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程と、第（Ｎ‐２）リフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程を加えることを特徴とする。
【００２１】
ここに、Ｎは３から（Ｍ‐１）までの連続する整数を表す。
【００２２】
請求項１０に係る発明の電子部品の三次元実装方法は、第１の基板〜第（Ｍ‐１）の基板＜図１の１＞それぞれの上面に設けたパッド＜図１の５＞に半田ペースト＜図２の６＞を塗布する半田供給工程＜図２（ａ）＞と、この次に内側部品＜図１の２＞を前記１の基板〜第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する内側部品搭載工程＜図２（ｂ）＞と、第（Ｎ‐１）の基板の上面に設けられたパッドの他のいずれかに第Ｎの基板の下面に設けられたバンプ＜＞が位置するようにし、さらに第（Ｍ‐１）の基板の上面に設けられたパッドの他のいずれかに外側部品＜図１の４＞の下面に設けたバンプ＜図１の３＞が位置するようにして前記第１〜第（Ｍ‐１）の基板および前記外側基板を積載する積載工程と、この次に前記第１の基板の上に積載した前記第２の基板〜第（Ｍ‐１）の基板および前記外側部品の下面に設けられたバンプならびに全ての内側部品をリフロー半田付けにより同時に対応するパッドに半田付けするリフロー工程とを含むことを特徴とする。
【００２３】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の第１の実施の形態の電子部品の三次元実装構造の断面図である。
【００２６】
図１において、基板１に半導体装置４が複数の半田バンプ３を介して搭載されている。半田バンプ３は、半導体装置４のインタポーザ基板の下面の周辺部に取り付けられ、基板１の上面に設けられたパッド５に半田付けされている。基板１の上面の半導体装置４の下側で半田バンプ３に囲まれた部分に設けられたパッド５には複数のコンデンサや抵抗等の電子部品２が搭載されている。
【００２７】
図２に、図１に示した電子部品の三次元実装構造の製造フローを示す。
【００２８】
図２（ａ）に示すように、基板１（リジット基板のほかフレキシブル基板またはセラミック基板等からなり、種々の基板が適用可能である。）上に配置された半田付けパッド５に、印刷等により半田ペースト６を供給する。
【００２９】
次に図２（ｂ）に示すように、パッド５上に電子部品２を搭載する。
【００３０】
次に図２（ｃ）に示すように、電子部品２の上に重ねるように、ボールグリッドアレイやチップサイズパッケージのようなフェイスダウン実装型の半導体装置４が搭載される。この半導体装置４の下面に設けられた入出力端子には、電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を予め取り付けておき、これらの半田バンプ３を電子部品２が搭載されたパッド５の周囲のパッド５に載置する。
【００３１】
次に、一括リフローを行うことにより電子部品２およびバンプ３をパッド５に半田付けし、図２（ｄ）に示す電子部品の三次元実装構造を完成する。
【００３２】
以上により、表面実装工程のみで、しかも一度のリフロー工程で電子部品の三次元実装が可能となる。
【００３３】
なお、本実施の形態において、半田バンプ３の替わりに銅（Ｃｕ）や樹脂を核に持ち、その周囲に半田や金（Ａｕ）等の半田濡れ性が良いメッキを施したバンプを使用しても良い。
【００３４】
なお、電気部品２と半導体装置４の下面が接触しても、通常、半導体装置４の下面の配線には絶縁被膜が設けられているため問題ないが、十分な安全を確保するために電気部品２と半導体装置４との間にわずかな隙間が得られるように半田バンプ３の高さを設定してもよい。半田リフロー時に基板１と半導体装置４の電子部品２の高さ以上の間隔を保つために、半田バンプ３にその高さ以上の直径の硬質の核を有するものを用いることができる。または、半導体装置４と基板１との間に半田バンプ３のほかに、電気部品２の高さ以上の高さのスペーサを設けることも出来る。
【００３５】
図１に示した第１の実施の形態では、本発明を外側部品としてフェイスダウン実装型の半導体装置４に適応したが、半導体装置４の替わりにそれ以外の電子部品についても適応することができる。そのような構成の本発明の第２の実施の形態を図３に示す。
【００３６】
図３において、電子部品２を実装した基板１に電子部品８を実装した基板７が重ねられて実装されている。図３に示す電子部品の三次元実装構造の製造は、次のように行う。
【００３７】
基板７上に電子部品８を搭載してリフロー半田付けし、基板７の下面に上述の電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を搭載してリフロー半田付けすることにより１つのモジュールとする。
【００３８】
一方、基板１に電子部品２を搭載して図２（ｂ）の状態にした基板１の電子部品２の上に、電子部品８を実装したモジュールを重ねるように搭載し、リフローを行うことにより、電子部品２およびバンプ３を一括してパッド５に半田付けする。このように、半導体装置以外の電子部品を外側部品としても３次元実装が可能となる。
【００３９】
図１に示した第１の実施の形態の電子部品の三次元実装構造で、電子部品２の替わりに半導体装置を基板１に実装することも出来る。そのような構成の本発明の第３の実施の形態の電子部品の三次元実装構造を図４に示す。
【００４０】
図４において、基板１にウェハーレベルＬＧＡ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）等の薄型半導体装置９が実装され、半導体装置９に重ねて半導体装置４が実装されている。この製造は、基板１に設けられたパッド５上に半田ペーストを供給し、半導体装置９を下面に設けたランドの位置を対応する基板１のパッド５に合わせて基板１に載置してから、半導体装置４を半田バンプ１３が対応するパッド５の位置に合うように半導体装置９に重ねて基板１に搭載し、半導体装置４および９を一括して基板１のパッドにリフロー半田付けする。このように、リフローによる表面実装工程のみでＬＳＩ等の半導体装置の三次元実装が可能となる。
【００４１】
図５は、本発明の第４の実施の形態の電子部品の三次元実装構造の断面図である。
【００４２】
図５の三次元実装構造は、図４に示した電子部品の三次元実装構造の基板１の下面に新たに半田バンプ１０を取り付け、これを薄型半導体装置１１が搭載されたパッド５を備えた基板１２上に搭載し、一括リフローにより半田付けを行うことにより、表面実装工程のみで得られる３段の半導体装置の三次元実装構造である。
【００４３】
なお、図５の三次元実装構造の製造は、半田バンプ１０が取り付けられた基板１に半導体装置９および半田バンプ３を有する半導体装置４を搭載してこれらをリフロー半田付けして一体化し、この一体化したものを基板１２上に搭載してリフロー半田付けするようにすることも出来る。
【００４４】
また、基板１２に半導体装置１１を載せてから半田バンプ１０付の基板１を載せ、半導体装置１１および基板１を基板１２に一括リフロー半田付けして一体化する。この一体化されたものの基板１の上に半導体装置９を載せてから半田バンプ１３付の半導体装置４を載せ、半導体装置９および４を一括リフロー半田付けするようにしても良い。
【００４５】
さらに、予め、半導体装置４に半田バンプ１３を取り付け、基板１に半田バンプ１０を取り付けておき、基板１２に半導体装置１１および基板１を載せ、この基板１の上に半導体装置９および４を載せ、これらを一括、同時にリフロー半田付けするようにしても良い。
【００４６】
また、基板を３段以上に重ね、最上段の半導体装置を含めて４段以上に重ねた三次元実装構造も可能である。もっとも、最上段に半導体装置を実装する替わりに、図３に示すように複数の電子部品を搭載した基板を実装するようにも出来る。すなわち、外側部品としては、半導体装置のほかにも種々の部品を実装できる。
【００４７】
また、４段以上の三次元実装の製造方法も様々に行うことが出来る。例えば、上の段から順に半田付けしていくように、最上段の半導体装置または基板を上から２番目の基板にリフロー半田付けして一体化し、この一体化したものを上から３番目の基板にリフロー半田付けして一体化し、さらにこれを上から４番目の基板にリフロー半田付けする………というようにも出来るし、逆に１番下の段から順に半田付けしていくことも出来る。また、全段を積み重ねて同時にリフロー半田付けすることも出来る。また、全段を複数ブロックに分けてブロックごとにリフロー半田付けして一体化した後に、これらブロック相互を半田付けして全体の実装構造を完成させることも出来る。
【００４８】
また、各段の基板の間に内側部品として、半導体装置および半導体装置以外の電子部品を種々の組み合わせで実装することが出来る。
【００４９】
【発明の効果】
本発明の電子部品の三次元実装構造および方法は、電子部品を搭載した基板を複数段に積み重ねることにより、電子部品の高密度実装構造が可能となり、しかも内側部品を格段の基板の上面に設けられたパッドに半田付けすることにより、表面実装工程のみの少ない工程で３次元実装を実現し、短いリードタイムで、低い製造原価での電子部品の高密度実装を製造できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電子部品の三次元実装構造の断面図である。
【図２】図１に示した電子部品の三次元実装構造の製造フローを示す断面図である。
【図３】本発明の第２の実施の形態の電子部品の三次元実装構造の断面図である。
【図４】本発明の第３の実施の形態の電子部品の三次元実装構造の断面図である。
【図５】本発明の第４の実施の形態の電子部品の三次元実装構造の断面図である。
【符号の説明】
１ 基板
２ 電子部品
３ 半田バンプ
４ 半導体装置
５ パッド
６ 半田ペースト
７ 基板
８ 電子部品
９ 半導体装置
１０ 半田バンプ
１１ 半導体装置
１２ 基板
１３ 半田バンプ
【発明の属する技術分野】
本発明は、電子部品の三次元実装構造および方法に関し、特に電子部品を実装した基板上に半田バンプを用いてＬＳＩ等の電子部品を重ねて搭載する電子部品の三次元実装構造および方法に関する。
【０００２】
【従来の技術】
電子部品の実装方法では、小実装面積で、且つ低い製造原価で電子部品を三次元実装することが重要な要素となっている。
【０００３】
この目的のために、従来は電子部品を搭載した配線基板の上側に重ねるＬＳＩのベアチップをフェイスアップで配置し、ベアチップ上面のパッドと配線基板上のパッドとをワイヤーボンディング（以降「Ｗ／Ｂ」と称す）により接続して、ＬＳＩと配線基板との電気的接続を行っていた。
【０００４】
また、配線基板に搭載したボールグリッドアレイ型パッケージと配線基板との間に電子部品を実装する構造が特許文献１に開示されている。これはボールグリッドアレイ型パッケージの基板の下面の中央部分のパッドに電子部品の端子を取り付け、周辺部分のパッドに半田ボールを設けておき、この電子部品および半田ボールの位置をマザーボードのプリント基板上のパッドに合わせて、このボールグリッドアレイ型パッケージをマザーボードのプリント基板に載せ、電子部品の他の端子および半田ボールをマザーボードのプリント基板上のパッドにリフロー半田付けするものである。
【０００５】
【特許文献１】
特開２００１‐２０３４３５号公報（段落０００７〜００１１、図１〜図３）
【０００６】
【発明が解決しようとする課題】
上述のベアチップをフェイスアップで配置し、Ｗ／Ｂする実装構造では、ワイヤー接続用のボンディングパッドをチップ外形よりも外側に配置しなければならないため、ＬＳＩのベアチップ面積よりも実装占有面積が拡大するという問題がある。また、Ｗ／Ｂの場合、ＬＳＩの端子と基板上のボンディングパッドを１ピンずつ接続する工法であるため、ピン数が多いＬＳＩほどＷ／Ｂ工程のリードタイムが長くなるという問題がある。さらに、ベアチップを使用する実装工法であるため、良品保証されたベアチップ（以降「ＫＧＤ」と称す）の入手が問題となる。すなわち、非常に限られたＬＳＩ以外はＫＧＤとして流通していないため、ベアチップユーザーはＫＧＤである限られたＬＳＩのみを使用するか、あるいはＫＧＤでないことを承知のうえで使用するかの何れかとなる問題がある。
【０００７】
特許文献１に開示された実装構造は、ベアチップおよびＷ／Ｂを用いることはないが、電子部品をボールグリッドアレイ型パッケージのプリント基板に取り付けてから、さらにマザーボードのプリント基板に半田付けしなければならず、電子部品の取り付けに２回の半田付け作業が必要となる欠点がある。
【０００８】
そこで、本発明の目的は、表面実装工程のみの少ない工程で３次元実装を実現し、短いリードタイムで、低い製造原価での電子部品の高密度実装が可能となる。
【０００９】
【課題を解決するための手段】
請求項１に係る発明の電子部品の三次元実装構造は、基板＜図１の１＞と、この基板の上面に設けられたパッド＜図１の５＞のいずれかに半田付けされた１または２以上の内側部品＜図１の２＞と、この内側部品を覆うようにして前記基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプ＜図１の３＞を介して前記基板に搭載された外側部品＜図１の４＞とを含むことを特徴とする。
【００１０】
請求項２に係る発明の電子部品の三次元実装構造は、第（Ｎ‐１）の基板＜図５の１２＞と、この第（Ｎ‐１）の基板の上面に設けられたパッド＜図５の５＞のいずれかに半田付けされた１または２以上の内側部品＜図５の１１＞と、この内側部品を覆うようにして前記第（Ｎ‐１）の基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプ＜図５の１０＞を介して前記第（Ｎ‐１）の基板に搭載された第Ｎの基板＜図５の１＞と、
第（Ｍ‐１）の基板＜図５の１＞と、この第（Ｍ‐１）の基板の上面に設けられたパッド＜図５の５＞のいずれかに半田付けされた１または２以上の内側部品＜図５の９＞と、この内側部品を覆うようにして前記第（Ｍ‐１）の基板の上面に設けられた他のパッドにのいずれかに半田付けされたバンプ＜図５の６＞を介して前記第（Ｍ‐１）の基板に搭載された外側部品＜図５の４＞とを含むことを特徴とする。
【００１１】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００１２】
請求項３に係る発明は、請求項１または２に係る発明の電子部品の三次元実装構造において、内側部品は薄型半導体装置＜図４の９＞であることを特徴とする。
【００１３】
請求項４に係る発明は、請求項１または２に係る発明の電子部品の三次元実装構造において、外側部品は、半導体装置＜図１の４＞であることを特徴とする。
【００１４】
請求項５に係る発明は、請求項１ないし３のいずれかに係る発明の電子部品の三次元実装構造において、前記バンプは、核と、この核の周囲の少なくともパッドに接する部分を覆う半田濡れ性の良い被覆材とを含むことを特徴とする。
【００１５】
請求項６に係る発明の電子部品の三次元実装方法は、基板＜図２の１＞の上面に設けたパッド＜図２の５＞に半田ペースト＜図２の６＞を塗布する半田供給工程＜図２（ａ）＞と、この半田供給工程の次に内側部品＜図２の２＞を前記パッドのいずれかの位置に載置する内側部品搭載工程＜図２（ｂ）＞と、この内側部品搭載工程の次に外側部品＜図２の４＞の下面に設けたバンプ＜図２の３＞を前記パッドの他のいずれかの位置に載置する外側部品搭載工程＜図２（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記パッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記パッドの他のいずれかに半田付けするリフロー工程＜図２（ｄ）＞とを含むことを特徴とする。
【００１６】
請求項７に係る発明の電子部品の三次元実装方法は、第（Ｎ‐１）の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｎ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｎ‐１）半田供給工程の次に内側部品＜図５の１１＞を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程＜図２（ｃ）＞と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程＜図２（ｄ）＞と、
第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の３＞を前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する外側部品搭載工程＜図２の（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２の（ｄ）＞とを含むことを特徴とする。
【００１７】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００１８】
請求項８に係る発明の電子部品の三次元実装方法は、第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の６＞を前記第（Ｍ‐１）の基板の上面に設けた前記パッドの他のいずれかの位置に載置する外側部品搭載工程＜図２（ｃ）＞と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２（ｄ）＞と、
第（Ｎ‐１）の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペーストを塗布する第（Ｎ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｎ‐１）半田供給工程の次に内側部品＜図５の１１＞を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程＜図２（ｂ）＞と、第Ｎリフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程＜図２（ｃ）＞と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程＜図２（ｄ）＞とを含むことを特徴とする。
【００１９】
ここに、Ｍは３以上の一定の整数を表し、Ｎは（Ｍ‐１）から２までの連続する整数を表す。
【００２０】
請求項９に係る発明の電子部品の三次元実装方法は、Ｍを整数の３とした場合に、
第１の基板＜図５の１２＞の上面に設けたパッド＜図５の５＞に半田ペースト＜図２の６＞を塗布する第１半田供給工程＜図２（ａ）＞と、この第１半田供給工程の次に内側部品＜図５の１１＞を前記第１の基板の上面に設けた前記パッドのいずれかの位置に載置する第１内側部品搭載工程＜図２（ｂ）＞と、前記第１内側部品搭載工程の次に第２の基板＜図５の１＞の下面に設けたバンプ＜図５の１０＞を前記第１の基板の上面に設けたパッドの他のいずれかの位置に載置する第２基板搭載工程＜図２（ｃ）＞と、この第２基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第１の基板の上面に設けたパッドのいずれかに半田付けし前記第２基板の下面に設けたバンプを前記第１の基板の上面に設けたパッドの他のいずれかに半田付けする第１リフロー工程＜図２（ｄ）＞と、
第（Ｍ‐１）の基板＜図５の１＞の上面に設けたパッド＜図５の５＞に半田ペーストを塗布する第（Ｍ‐１）半田供給工程＜図２（ａ）＞と、この第（Ｍ‐１）半田供給工程の次に内側部品＜図５の９＞を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程＜図２（ｂ）＞と、第（Ｍ‐２）リフロー工程の後でこの第（Ｍ‐１）内側部品搭載工程の次に外側部品＜図５の４＞の下面に設けたバンプ＜図５の６＞を前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第（Ｍ‐１）外側部品搭載工程＜図２（ｃ）＞と、この第（Ｍ‐１）外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程＜図２（ｄ）＞とを含み、
Ｍを４以上の一定の整数とした場合に前記第１リフロー工程および前記第（Ｍ‐１）リフロー工程に、
第（Ｎ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｎ‐１）半田供給工程と、この第（Ｎ‐１）半田供給工程の次に内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程と、第（Ｎ‐２）リフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程を加えることを特徴とする。
【００２１】
ここに、Ｎは３から（Ｍ‐１）までの連続する整数を表す。
【００２２】
請求項１０に係る発明の電子部品の三次元実装方法は、第１の基板〜第（Ｍ‐１）の基板＜図１の１＞それぞれの上面に設けたパッド＜図１の５＞に半田ペースト＜図２の６＞を塗布する半田供給工程＜図２（ａ）＞と、この次に内側部品＜図１の２＞を前記１の基板〜第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する内側部品搭載工程＜図２（ｂ）＞と、第（Ｎ‐１）の基板の上面に設けられたパッドの他のいずれかに第Ｎの基板の下面に設けられたバンプ＜＞が位置するようにし、さらに第（Ｍ‐１）の基板の上面に設けられたパッドの他のいずれかに外側部品＜図１の４＞の下面に設けたバンプ＜図１の３＞が位置するようにして前記第１〜第（Ｍ‐１）の基板および前記外側基板を積載する積載工程と、この次に前記第１の基板の上に積載した前記第２の基板〜第（Ｍ‐１）の基板および前記外側部品の下面に設けられたバンプならびに全ての内側部品をリフロー半田付けにより同時に対応するパッドに半田付けするリフロー工程とを含むことを特徴とする。
【００２３】
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
【００２４】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２５】
図１は、本発明の第１の実施の形態の電子部品の三次元実装構造の断面図である。
【００２６】
図１において、基板１に半導体装置４が複数の半田バンプ３を介して搭載されている。半田バンプ３は、半導体装置４のインタポーザ基板の下面の周辺部に取り付けられ、基板１の上面に設けられたパッド５に半田付けされている。基板１の上面の半導体装置４の下側で半田バンプ３に囲まれた部分に設けられたパッド５には複数のコンデンサや抵抗等の電子部品２が搭載されている。
【００２７】
図２に、図１に示した電子部品の三次元実装構造の製造フローを示す。
【００２８】
図２（ａ）に示すように、基板１（リジット基板のほかフレキシブル基板またはセラミック基板等からなり、種々の基板が適用可能である。）上に配置された半田付けパッド５に、印刷等により半田ペースト６を供給する。
【００２９】
次に図２（ｂ）に示すように、パッド５上に電子部品２を搭載する。
【００３０】
次に図２（ｃ）に示すように、電子部品２の上に重ねるように、ボールグリッドアレイやチップサイズパッケージのようなフェイスダウン実装型の半導体装置４が搭載される。この半導体装置４の下面に設けられた入出力端子には、電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を予め取り付けておき、これらの半田バンプ３を電子部品２が搭載されたパッド５の周囲のパッド５に載置する。
【００３１】
次に、一括リフローを行うことにより電子部品２およびバンプ３をパッド５に半田付けし、図２（ｄ）に示す電子部品の三次元実装構造を完成する。
【００３２】
以上により、表面実装工程のみで、しかも一度のリフロー工程で電子部品の三次元実装が可能となる。
【００３３】
なお、本実施の形態において、半田バンプ３の替わりに銅（Ｃｕ）や樹脂を核に持ち、その周囲に半田や金（Ａｕ）等の半田濡れ性が良いメッキを施したバンプを使用しても良い。
【００３４】
なお、電気部品２と半導体装置４の下面が接触しても、通常、半導体装置４の下面の配線には絶縁被膜が設けられているため問題ないが、十分な安全を確保するために電気部品２と半導体装置４との間にわずかな隙間が得られるように半田バンプ３の高さを設定してもよい。半田リフロー時に基板１と半導体装置４の電子部品２の高さ以上の間隔を保つために、半田バンプ３にその高さ以上の直径の硬質の核を有するものを用いることができる。または、半導体装置４と基板１との間に半田バンプ３のほかに、電気部品２の高さ以上の高さのスペーサを設けることも出来る。
【００３５】
図１に示した第１の実施の形態では、本発明を外側部品としてフェイスダウン実装型の半導体装置４に適応したが、半導体装置４の替わりにそれ以外の電子部品についても適応することができる。そのような構成の本発明の第２の実施の形態を図３に示す。
【００３６】
図３において、電子部品２を実装した基板１に電子部品８を実装した基板７が重ねられて実装されている。図３に示す電子部品の三次元実装構造の製造は、次のように行う。
【００３７】
基板７上に電子部品８を搭載してリフロー半田付けし、基板７の下面に上述の電子部品２の実装高さと同等以上の高さを持つ半田バンプ３を搭載してリフロー半田付けすることにより１つのモジュールとする。
【００３８】
一方、基板１に電子部品２を搭載して図２（ｂ）の状態にした基板１の電子部品２の上に、電子部品８を実装したモジュールを重ねるように搭載し、リフローを行うことにより、電子部品２およびバンプ３を一括してパッド５に半田付けする。このように、半導体装置以外の電子部品を外側部品としても３次元実装が可能となる。
【００３９】
図１に示した第１の実施の形態の電子部品の三次元実装構造で、電子部品２の替わりに半導体装置を基板１に実装することも出来る。そのような構成の本発明の第３の実施の形態の電子部品の三次元実装構造を図４に示す。
【００４０】
図４において、基板１にウェハーレベルＬＧＡ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）等の薄型半導体装置９が実装され、半導体装置９に重ねて半導体装置４が実装されている。この製造は、基板１に設けられたパッド５上に半田ペーストを供給し、半導体装置９を下面に設けたランドの位置を対応する基板１のパッド５に合わせて基板１に載置してから、半導体装置４を半田バンプ１３が対応するパッド５の位置に合うように半導体装置９に重ねて基板１に搭載し、半導体装置４および９を一括して基板１のパッドにリフロー半田付けする。このように、リフローによる表面実装工程のみでＬＳＩ等の半導体装置の三次元実装が可能となる。
【００４１】
図５は、本発明の第４の実施の形態の電子部品の三次元実装構造の断面図である。
【００４２】
図５の三次元実装構造は、図４に示した電子部品の三次元実装構造の基板１の下面に新たに半田バンプ１０を取り付け、これを薄型半導体装置１１が搭載されたパッド５を備えた基板１２上に搭載し、一括リフローにより半田付けを行うことにより、表面実装工程のみで得られる３段の半導体装置の三次元実装構造である。
【００４３】
なお、図５の三次元実装構造の製造は、半田バンプ１０が取り付けられた基板１に半導体装置９および半田バンプ３を有する半導体装置４を搭載してこれらをリフロー半田付けして一体化し、この一体化したものを基板１２上に搭載してリフロー半田付けするようにすることも出来る。
【００４４】
また、基板１２に半導体装置１１を載せてから半田バンプ１０付の基板１を載せ、半導体装置１１および基板１を基板１２に一括リフロー半田付けして一体化する。この一体化されたものの基板１の上に半導体装置９を載せてから半田バンプ１３付の半導体装置４を載せ、半導体装置９および４を一括リフロー半田付けするようにしても良い。
【００４５】
さらに、予め、半導体装置４に半田バンプ１３を取り付け、基板１に半田バンプ１０を取り付けておき、基板１２に半導体装置１１および基板１を載せ、この基板１の上に半導体装置９および４を載せ、これらを一括、同時にリフロー半田付けするようにしても良い。
【００４６】
また、基板を３段以上に重ね、最上段の半導体装置を含めて４段以上に重ねた三次元実装構造も可能である。もっとも、最上段に半導体装置を実装する替わりに、図３に示すように複数の電子部品を搭載した基板を実装するようにも出来る。すなわち、外側部品としては、半導体装置のほかにも種々の部品を実装できる。
【００４７】
また、４段以上の三次元実装の製造方法も様々に行うことが出来る。例えば、上の段から順に半田付けしていくように、最上段の半導体装置または基板を上から２番目の基板にリフロー半田付けして一体化し、この一体化したものを上から３番目の基板にリフロー半田付けして一体化し、さらにこれを上から４番目の基板にリフロー半田付けする………というようにも出来るし、逆に１番下の段から順に半田付けしていくことも出来る。また、全段を積み重ねて同時にリフロー半田付けすることも出来る。また、全段を複数ブロックに分けてブロックごとにリフロー半田付けして一体化した後に、これらブロック相互を半田付けして全体の実装構造を完成させることも出来る。
【００４８】
また、各段の基板の間に内側部品として、半導体装置および半導体装置以外の電子部品を種々の組み合わせで実装することが出来る。
【００４９】
【発明の効果】
本発明の電子部品の三次元実装構造および方法は、電子部品を搭載した基板を複数段に積み重ねることにより、電子部品の高密度実装構造が可能となり、しかも内側部品を格段の基板の上面に設けられたパッドに半田付けすることにより、表面実装工程のみの少ない工程で３次元実装を実現し、短いリードタイムで、低い製造原価での電子部品の高密度実装を製造できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電子部品の三次元実装構造の断面図である。
【図２】図１に示した電子部品の三次元実装構造の製造フローを示す断面図である。
【図３】本発明の第２の実施の形態の電子部品の三次元実装構造の断面図である。
【図４】本発明の第３の実施の形態の電子部品の三次元実装構造の断面図である。
【図５】本発明の第４の実施の形態の電子部品の三次元実装構造の断面図である。
【符号の説明】
１ 基板
２ 電子部品
３ 半田バンプ
４ 半導体装置
５ パッド
６ 半田ペースト
７ 基板
８ 電子部品
９ 半導体装置
１０ 半田バンプ
１１ 半導体装置
１２ 基板
１３ 半田バンプ
Claims (10)
- 基板と、この基板の上面に設けられたパッドのいずれかに半田付けされた１または２以上の内側部品と、この内側部品を覆うようにして前記基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプを介して前記基板に搭載された外側部品とを含むことを特徴とする電子部品の三次元実装構造。
- 第（Ｎ‐１）の基板と、この第（Ｎ‐１）の基板の上面に設けられたパッドのいずれかに半田付けされた１または２以上の内側部品と、この内側部品を覆うようにして前記第（Ｎ‐１）の基板の上面に設けられた他のパッドのいずれかに半田付けされたバンプを介して前記第（Ｎ‐１）の基板に搭載された第Ｎの基板と、
第（Ｍ‐１）の基板と、この第（Ｍ‐１）の基板の上面に設けられたパッドのいずれかに半田付けされた１または２以上の内側部品と、この内側部品を覆うようにして前記第（Ｍ‐１）の基板の上面に設けられた他のパッドにのいずれかに半田付けされたバンプを介して前記第（Ｍ‐１）の基板に搭載された外側部品とを含むことを特徴とする電子部品の三次元実装構造。
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。 - 内側部品は薄型半導体装置であることを特徴とする請求項１または２に記載の電子部品の三次元実装構造。
- 外側部品は、半導体装置であることを特徴とする請求項１ないし３のいずれかに記載の電子部品の三次元実装構造。
- 前記バンプは、核と、この核の周囲の少なくともパッドに接する部分を覆う半田濡れ性の良い被覆材とを含むことを特徴とする請求項１ないし４のいずれかに記載の電子部品の三次元実装構造。
- 基板の上面に設けたパッドに半田ペーストを塗布する半田供給工程と、この半田供給工程の次に内側部品を前記パッドのいずれかの位置に載置する内側部品搭載工程と、この内側部品搭載工程の次に外側部品の下面に設けたバンプを前記パッドの他のいずれかの位置に載置する外側部品搭載工程と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記パッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記パッドの他のいずれかに半田付けするリフロー工程とを含むことを特徴とする電子部品の三次元実装方法。
- 第（Ｎ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｎ‐１）半田供給工程と、この第（Ｎ‐１）半田供給工程の次に内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程と、この第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程と、
第（Ｍ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｍ‐１）半田供給工程と、この第（Ｍ‐１）半田供給工程の次に内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する外側部品搭載工程と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程とを含むことを特徴とする電子部品の三次元実装方法。
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。 - 第（Ｍ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｍ‐１）半田供給工程と、この第（Ｍ‐１）半田供給工程の次に内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程と、この第（Ｍ‐１）内側部品搭載工程の次に外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けた前記パッドの他のいずれかの位置に載置する外側部品搭載工程と、この外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程と、
第（Ｎ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｎ‐１）半田供給工程と、この第（Ｎ‐１）半田供給工程の次に内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程と、第Ｎリフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程とを含むことを特徴とする電子部品の三次元実装方法。
ここに、Ｍは３以上の一定の整数を表し、Ｎは（Ｍ‐１）から２までの連続する整数を表す。 - Ｍを整数の３とした場合に、
第１の基板の上面に設けたパッドに半田ペーストを塗布する第１半田供給工程と、この第１半田供給工程の次に内側部品を前記第１の基板の上面に設けた前記パッドのいずれかの位置に載置する第１内側部品搭載工程と、前記第１内側部品搭載工程の次に第２の基板の下面に設けたバンプを前記第１の基板の上面に設けたパッドの他のいずれかの位置に載置する第２基板搭載工程と、この第２基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第１の基板の上面に設けたパッドのいずれかに半田付けし前記第２基板の下面に設けたバンプを前記第１の基板の上面に設けたパッドの他のいずれかに半田付けする第１リフロー工程と、
第（Ｍ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｍ‐１）半田供給工程と、この第（Ｍ‐１）半田供給工程の次に内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｍ‐１）内側部品搭載工程と、第（Ｍ‐２）リフロー工程の後でこの第（Ｍ‐１）内側部品搭載工程の次に外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第（Ｍ‐１）外側部品搭載工程と、この第（Ｍ‐１）外側部品搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｍ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記外側部品の下面に設けたバンプを前記第（Ｍ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｍ‐１）リフロー工程とを含み、Ｍを４以上の一定の整数とした場合に前記第１リフロー工程および前記第（Ｍ‐１）リフロー工程に、
第（Ｎ‐１）の基板の上面に設けたパッドに半田ペーストを塗布する第（Ｎ‐１）半田供給工程と、この第（Ｎ‐１）半田供給工程の次に内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する第（Ｎ‐１）内側部品搭載工程と、第（Ｎ‐２）リフロー工程の後で前記第（Ｎ‐１）内側部品搭載工程の次に第Ｎの基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかの位置に載置する第Ｎ基板搭載工程と、この第Ｎ基板搭載工程の次にリフロー半田付けにより同時に前記内側部品を前記第（Ｎ‐１）の基板の上面に設けたパッドのいずれかに半田付けし前記第Ｎ基板の下面に設けたバンプを前記第（Ｎ‐１）の基板の上面に設けたパッドの他のいずれかに半田付けする第（Ｎ‐１）リフロー工程を加えることを特徴とする電子部品の三次元実装方法。
ここに、Ｎは３から（Ｍ‐１）までの連続する整数を表す。 - 第１の基板〜第（Ｍ‐１）の基板それぞれの上面に設けたパッドに半田ペーストを塗布する半田供給工程と、この次に内側部品を前記１の基板〜第（Ｍ‐１）の基板の上面に設けたパッドのいずれかの位置に載置する内側部品搭載工程と、第（Ｎ‐１）の基板の上面に設けられたパッドの他のいずれかに第Ｎの基板の下面に設けられたバンプが位置するようにし、さらに第（Ｍ‐１）の基板の上面に設けられたパッドの他のいずれかに外側部品の下面に設けたバンプが位置するようにして前記第１〜第（Ｍ‐１）の基板および前記外側基板を積載する積載工程と、この次に前記第１の基板の上に積載した前記第２の基板〜第（Ｍ‐１）の基板および前記外側部品の下面に設けられたバンプならびに全ての内側部品をリフロー半田付けにより同時に対応するパッドに半田付けするリフロー工程とを含むことを特徴とする電子部品の三次元実装方法。
ここに、Ｍは３以上の一定の整数を表し、Ｎは２から（Ｍ‐１）までの連続する整数を表す。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037827A JP2004247637A (ja) | 2003-02-17 | 2003-02-17 | 電子部品の三次元実装構造および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037827A JP2004247637A (ja) | 2003-02-17 | 2003-02-17 | 電子部品の三次元実装構造および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247637A true JP2004247637A (ja) | 2004-09-02 |
Family
ID=33022515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037827A Pending JP2004247637A (ja) | 2003-02-17 | 2003-02-17 | 電子部品の三次元実装構造および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247637A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156797A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| KR100722634B1 (ko) | 2005-10-06 | 2007-05-28 | 삼성전기주식회사 | 고밀도 반도체 패키지 및 그 제조 방법 |
| JP2008016785A (ja) * | 2006-06-30 | 2008-01-24 | Taiyo Yuden Co Ltd | 樹脂封止回路装置 |
| JP2008147628A (ja) * | 2006-12-07 | 2008-06-26 | Stats Chippac Inc | 多層半導体パッケージ |
| JP2008294330A (ja) * | 2007-05-28 | 2008-12-04 | Shinko Electric Ind Co Ltd | チップ内蔵基板 |
| JP2009527115A (ja) * | 2006-02-16 | 2009-07-23 | ヴァレオ システム ドゥ コントロール モトゥール | コンポーネントを順序付けて固定することによる電子モジュールの生産方法 |
| JP2010272896A (ja) * | 2010-09-08 | 2010-12-02 | Ricoh Co Ltd | プリント配線板 |
| CN116744548A (zh) * | 2022-09-20 | 2023-09-12 | 荣耀终端有限公司 | 电路板组件及其加工方法、电子设备 |
-
2003
- 2003-02-17 JP JP2003037827A patent/JP2004247637A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156797A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| KR100722634B1 (ko) | 2005-10-06 | 2007-05-28 | 삼성전기주식회사 | 고밀도 반도체 패키지 및 그 제조 방법 |
| JP2009527115A (ja) * | 2006-02-16 | 2009-07-23 | ヴァレオ システム ドゥ コントロール モトゥール | コンポーネントを順序付けて固定することによる電子モジュールの生産方法 |
| JP2008016785A (ja) * | 2006-06-30 | 2008-01-24 | Taiyo Yuden Co Ltd | 樹脂封止回路装置 |
| JP2008147628A (ja) * | 2006-12-07 | 2008-06-26 | Stats Chippac Inc | 多層半導体パッケージ |
| JP2008294330A (ja) * | 2007-05-28 | 2008-12-04 | Shinko Electric Ind Co Ltd | チップ内蔵基板 |
| JP2010272896A (ja) * | 2010-09-08 | 2010-12-02 | Ricoh Co Ltd | プリント配線板 |
| CN116744548A (zh) * | 2022-09-20 | 2023-09-12 | 荣耀终端有限公司 | 电路板组件及其加工方法、电子设备 |
| CN116744548B (zh) * | 2022-09-20 | 2024-05-10 | 荣耀终端有限公司 | 电路板组件及其加工方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8405231B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| US20080138934A1 (en) | Method of manufacturing multi-stack package | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| US6100113A (en) | Very thin multi-chip-package and method of mass producing the same | |
| JP2017038075A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| US20100091472A1 (en) | Semiconductor package | |
| US6104088A (en) | Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board | |
| US20040171193A1 (en) | Semiconductor device and its manufacturing method | |
| JP2009094434A (ja) | 半導体装置およびその製造方法 | |
| US10804190B2 (en) | Multi-chip module and method for manufacturing same | |
| US7435624B2 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
| JP2004247637A (ja) | 電子部品の三次元実装構造および方法 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US8878346B2 (en) | Molded SiP package with reinforced solder columns | |
| JP2003069181A (ja) | 電子機器装置及びその製造方法 | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2006041061A (ja) | 半導体装置 | |
| KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| KR102002786B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH09130000A (ja) | 両面配線基板およびそれを用いた半導体装置 | |
| KR100411810B1 (ko) | 플립기술을이용한크기형반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A02 | Decision of refusal |
Effective date: 20070508 Free format text: JAPANESE INTERMEDIATE CODE: A02 |