JP2008016785A - 樹脂封止回路装置 - Google Patents

樹脂封止回路装置 Download PDF

Info

Publication number
JP2008016785A
JP2008016785A JP2006207092A JP2006207092A JP2008016785A JP 2008016785 A JP2008016785 A JP 2008016785A JP 2006207092 A JP2006207092 A JP 2006207092A JP 2006207092 A JP2006207092 A JP 2006207092A JP 2008016785 A JP2008016785 A JP 2008016785A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
chip electronic
underfill
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006207092A
Other languages
English (en)
Other versions
JP4963890B2 (ja
Inventor
Takehiko Kai
岳彦 甲斐
Michio Muraida
道夫 村井田
Masaya Shimamura
雅哉 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2006207092A priority Critical patent/JP4963890B2/ja
Publication of JP2008016785A publication Critical patent/JP2008016785A/ja
Application granted granted Critical
Publication of JP4963890B2 publication Critical patent/JP4963890B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】アンダーフィルと部品間またはアンダーフィルと基板間で剥離が発生しても、半田の再溶融によって半田の溶融流出による短絡が起こることを防止する手段を提供する。
【解決手段】半導体装置3と配線基板2との接合は半田バンプ8で行われ、またはアンダーフィル6が形成されている部分のチップ電子部品4と配線基板2との接合は半田9によって行われる。半田バンプ8及び半田9に用いる材料に1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田を用いる。
【選択図】図1

Description

本発明は、コンデンサ、インダクタ、抵抗器等のチップ電子部品を実装した回路基板上に、半導体装置を実装して、外装樹脂にて封止した回路装置に関するものである。
近年、電子機器の小型化及び高機能化に伴い、各種の機能をモジュール化した回路装置が採用されている。このような回路装置は、例えば、特開2005−123909号公報にあるように、配線基板上にIC等の半導体装置とコンデンサ、インダクタや抵抗器等のチップ電子部品とを実装して構成される。半導体装置は半田バンプやAuバンプ等でフリップチップ実装される。
また、近年では、さらなる小型化を目的として、例えば特開2002−246745号公報に示すように、部品を実装した基板にスペーサーを配置してその上に別の基板を積み重ねて半導体装置を実装する方法や、特開2004−247637号公報に示すように、フリップチップ実装用の半田バンプをスペーサーとして、チップ部品を実装したその上に半導体装置を実装する三次元実装が採用されている。
また、半導体装置としてはベアチップIC(シリコンウェハから切り出したままのICチップ)やCSP(Chip−Size−Package)等の再配線されたICが用いられている。
特開2005−123909号公報 特開2002−246745号公報 特開2004−247637号公報
半導体装置を配線基板に実装した場合、半導体装置と配線基板との間に空間が生じる。例えばバンプによるフリップチップ実装では、バンプの高さ分の空間が生じる。また、三次元実装の場合、半導体装置下のチップ電子部品間の空間が生じる。回路装置を外装用樹脂で被覆する場合、外装用樹脂の粘度やフィラー含有量によっては、上記のような空間に樹脂が充填されないことがあった。回路装置にかかる機械応力や熱応力を緩和するためにこの空間に樹脂を充填することが必要であるため、外装用樹脂に用いる樹脂よりも低粘度かつ低フィラー充填率の樹脂をアンダーフィルとして用い、上記のような空間への樹脂の充填が行われてきた。
しかしながら、このアンダーフィル用の樹脂は、外装用樹脂よりも低粘度かつ低フィラー充填率であるため、硬化時の収縮率が大きい。また、硬化後も回路装置として実装される際のリフロー(二次リフロー)時の熱によってアンダーフィル用の樹脂は収縮しようとするが、その際の収縮も外装用樹脂よりも大きくなる。そのため、図3に示すように、アンダーフィル6用の樹脂とチップ電子部品4との界面及びアンダーフィル6用の樹脂と配線基板2との界面で剥離が発生してしまう。
このような剥離が発生した場合、二次リフロー時にチップ電子部品4を配線基板2に接合している半田9が再溶融し、この剥離部分に半田の溶融流出10が起こる。流れ出した半田は、他のチップ電子部品または半導体装置3の端子に達して短絡を起こしてしまう。
このような問題を解消するために、フリップチップ実装の場合では、図4に示すように、アンダーフィル6の必要な半導体装置3とチップ電子部品4との間隔Gを空けて、チップ電子部品4にアンダーフィル6がかからないようにする方法がある。しかし、この間隔Gにより回路装置1の小型化が困難になってしまうという問題があった。また、アンダーフィル6をチップ電子部品4にかからないようにするために樹脂の粘度やフィラー充填率、塗布量等の調整に高い精度が要求されるため、コストがかかるという問題があった。
本発明は、上記のような問題を解決して、二次リフロー時の短絡の発生が少なく、より小型の樹脂封止回路装置を低コストで得るものである。
本発明は、第一の発明として、配線基板と、前記配線基板上に実装された半導体装置と、前記半導体装置の周囲に配置されたランドに半田接合された1つ以上のチップ電子部品と、前記半導体装置及び前記チップ電子部品を被覆する外装樹脂と、を有する樹脂封止回路装置において、前記半導体装置の下面と前記配線基板との空間と、前記チップ電子部品の少なくとも一部に接する部分と、にアンダーフィルが形成されており、前記アンダーフィルが形成されている部分の前記チップ電子部品の半田接合に、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田が用いられていることを特徴とする樹脂封止回路装置を提案する。この発明に用いられる半田は、一度目の加熱のよって溶融する溶融成分と、この溶融成分と合金化する母材を含むもので、一度目の溶融により溶融成分と母材が全てまたは部分的に合金化し、溶融成分がなくなるかまたは減少することによって、全体として溶融温度が高くなって溶融しにくくなるものである。
上記第一の発明によれば、半導体装置周囲のチップ電子部品にアンダーフィルがかからないようにするための間隔を必要としないので、より小型化された回路装置を得ることができる。また、二次リフロー時に半田の再溶融が起こりにくいので、アンダーフィルに剥離が生じても、半田の溶融流出による短絡の発生を防止することができる。
また、本発明では、第二の発明として、配線基板と、前記配線基板上のランドに半田接合された1つ以上のチップ電子部品と、前記チップ電子部品の一部の上に実装された半導体装置と、前記半導体装置及び前記チップ電子部品とを被覆する外装樹脂と、を有する樹脂封止回路装置において、前記半導体装置の下面と前記配線基板との間にアンダーフィルが形成されており、前記アンダーフィルが形成されている部分の前記チップ電子部品の半田接合に、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田が用いられていることを特徴とする樹脂封止回路装置を提案する。
上記第二の発明によれば、三次元実装の半導体装置の下に実装されているチップ電子部品の間に充填されたアンダーフィルに剥離が生じても、半田の溶融流出による短絡の発生を防止することができる。
以上のように、本発明によれば、アンダーフィルの形成に、粘度やフィラー充填率、塗布量等に高い精度を要求されず、アンダーフィルがチップ電子部品にかからないようにする必要もないので、樹脂封止回路装置を低コストで得ることができる。また、チップ電子部品にアンダーフィルがかからないようにするための間隔を必要としないので、より小型化された回路装置を得ることができる。また、二次リフロー時に半田の再溶融が起こりにくいので、アンダーフィルに剥離が生じても、半田の溶融流出による短絡を生じない。
本発明に係る樹脂封止回路装置の第一の実施形態を、以下に説明する。図1は樹脂封止回路装置の横式断面図である。回路装置1は、配線基板2上に半導体装置3及びチップ電子部品4を実装している。半導体装置3は、配線基板2上に形成されているランド7とバンプ8で接合され、チップ電子部品4はランド7とリフロー半田9によって接合されている。半導体装置3と配線基板2の間の空間に、アンダーフィル6が形成されており、このアンダーフィル6は半導体装置3付近のチップ電子部品4にかかっている。半導体装置3チップ電子部品4及びアンダーフィル6が形成されている面には、さらに外装樹脂5が被覆されている。配線基板2の外周部には外部回路と接続するための導電端子(図示せず)が形成されている。
チップ電子部品4は、例えば整合回路やフィルター回路などを形成するために回路基板2上に必要種類のものが必要個数実装される。しかし、回路基板2上に実装されるチップ電子部品4は一個でも良い。
外装樹脂5とアンダーフィル6は、例えばエポキシ樹脂などの熱硬化性樹脂に、シリカやアルミナ等のフィラーを充填したものを用いる。アンダーフィル6には、例えば粘度は外装樹脂5の70%、フィラー充填率は外装樹脂5の70%など、外装樹脂5よりも低粘度かつ低フィラー充填率のものを用いる。アンダーフィル6は、図1に示すように、半導体装置3と配線基板2との間の空間及びその周囲に形成されるが、配線基板2の部品実装面全面に形成しても良い。
半導体装置3と配線基板2との接合は、バンプ8で行われる。バンプ接合としては、例えば超音波接合によるAuバンプや、リフローによる半田バンプ接合が挙げられる。また、チップ電子部品4と配線基板2との接合は、リフローによる半田9によって行われる。ここで、半田バンプによる半導体装置3の接合及びチップ電子部品4の接合に用いる半田として、本発明では1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田を用いる。具体的に言えば、配線基板2上に半導体装置3及びチップ電子部品4を実装するときのリフロー(一次リフロー)では通常のリフロー温度である290℃以下詳しくは250℃付近の温度で溶融し、回路装置として外部回路に実装されるときのリフロー(二次リフロー)では合金化して融点が上昇して溶融しにくくなる半田を用いる。
このような半田材としては、例えば溶融成分としてSn−Ag−Cu系合金粉、母材としてCu粉を混合させた接合材が挙げられる。このような半田材は、アンダーフィル6が形成される領域にある半導体装置3とチップ電子部品4の接合のみにもちいても足りるが、全部の部品の実装に用いても良い。
上記の構成であれば、まず、二次リフロー時に半田の再溶融が起こらないので、半田の溶融流出による短絡が防止される。また、アンダーフィル6の剥離が起こっても半田の溶融流出の発生がない。そのためアンダーフィル6の形成に関して粘度やフィラー充填率、塗布量等に高い精度を要求しなくてもよく、全面に形成してもよくなる。これにより、回路装置1の製造コストを低減することが可能となる。また、半導体装置3とチップ電子部品4を近接させて実装してもよくなるので、回路装置1をより小型化することが可能となる。
なお、配線基板2は、通常ランド7の部分を除いてソルダーレジストが形成されている。これにより、接合部に供給した半田の過剰な配線部への濡れ拡がりや、配線間の絶縁性低下を防止することができる。しかし、半田ペーストを印刷供給する際に、ソルダーレジストによって生ずる段差によって、印刷性が悪化する場合がある。この様な場合、本発明で使用している半田の使用により過剰な配線部への濡れ拡がりを少なくすることができるため、配線基板2として配線同士または配線とランドが近接している部分や配線とランドとの境界付近以外のソルダーレジストを除去したものを用いることができる。この様な配線基板を用いることによってレジストの段差による印刷性の低下を防止することや配線基板の製造コストの削減が可能となる。
次に、本発明に係る樹脂封止回路装置の第二の実施形態を、以下に説明する。図2は三次元実装で構成された樹脂封止回路装置の模式断面図である。回路装置11は、配線基板12上に複数のチップ電子部品14が実装している。この複数のチップ電子部品14のうちの一部の上に半導体装置13がダイアタッチフィルム等の接着フィルム(図示せず)によって実装されている。この半導体装置13は、配線基板2上に形成されているランド17とワイヤ18で電気的に接続されている。チップ電子部品14はランド17とリフロー半田19によって接合されている。半導体装置3と配線基板2の間の空間に、アンダーフィル16が形成されており、このアンダーフィル16は半導体装置3の下のチップ電子部品14を覆っている。半導体装置13、チップ電子部品14及びアンダーフィル16が形成されている面には、さらに外装樹脂15が被覆されている。配線基板12の外周部には外部回路と接続するための導電端子(図示せず)が形成されている。
本実施形態では、半導体装置13の下のチップ電子部品14と、配線基板12との接合に用いられる半田19として、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田を用いる。半導体装置13の下はアンダーフィル16が形成されるので、従来の半田では半田の溶融流出による短絡が起こる可能性がある。よって、1度目の加熱による融点よりも再度加熱した時の融点が高くなる半田を用いることによってこのような問題を解決することができる。
以上より、本発明によれば、短絡等の故障の少ない信頼性の高い小型の樹脂封止回路装置を低コストで得ることができる。なお、本発明の実施形態は上記の例に限定されるものではなく、本発明の範囲内で、1度目の加熱による融点よりも再度加熱した時の融点が高くなる半田とアンダーフィルの組み合わせであれば種々の変形例も含まれる。
樹脂封止回路装置の模式断面図である。 三次元実装で構成された樹脂封止回路装置の模式断面図である。 従来の樹脂封止回路装置の問題点を示す断面の拡大図である。 従来の樹脂封止回路装置の問題点を示す断面の拡大図である。
符号の説明
1、11 回路装置
2、12 配線基板
3、13 半導体装置
4、14 チップ電子部品
5、15 外装樹脂
6、16 アンダーフィル
7、17 ランド
8 バンプ
9、19 半田
10 半田の溶融流出
18 ワイヤ

Claims (2)

  1. 配線基板と、前記配線基板上に実装された半導体装置と、前記半導体装置の周囲に配置されたランドに半田接合された1つ以上のチップ電子部品と、前記半導体装置及び前記チップ電子部品を被覆する外装樹脂と、を有する樹脂封止回路装置において、
    前記半導体装置の下面と前記配線基板との空間と、前記チップ電子部品の少なくとも一部に接する部分と、にアンダーフィルが形成されており、
    前記アンダーフィルが形成されている部分の前記チップ電子部品の半田接合に、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田が用いられていることを特徴とする樹脂封止回路装置。
  2. 配線基板と、前記配線基板上のランドに半田接合された1つ以上のチップ電子部品と、前記チップ電子部品の一部の上に実装された半導体装置と、前記半導体装置及び前記チップ電子部品を被覆する外装樹脂と、を有する樹脂封止回路装置において、
    前記半導体装置の下面と前記配線基板との間にアンダーフィルが形成されており、
    前記アンダーフィルが形成されている部分の前記チップ電子部品の半田接合に、1度目の加熱による溶融温度よりも再度加熱した時の溶融温度が高くなる半田が用いられていることを特徴とする樹脂封止回路装置。
JP2006207092A 2006-06-30 2006-06-30 樹脂封止回路装置 Expired - Fee Related JP4963890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006207092A JP4963890B2 (ja) 2006-06-30 2006-06-30 樹脂封止回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006207092A JP4963890B2 (ja) 2006-06-30 2006-06-30 樹脂封止回路装置

Publications (2)

Publication Number Publication Date
JP2008016785A true JP2008016785A (ja) 2008-01-24
JP4963890B2 JP4963890B2 (ja) 2012-06-27

Family

ID=39073491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006207092A Expired - Fee Related JP4963890B2 (ja) 2006-06-30 2006-06-30 樹脂封止回路装置

Country Status (1)

Country Link
JP (1) JP4963890B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002254195A (ja) * 2000-12-25 2002-09-10 Tdk Corp はんだ付け用組成物及びはんだ付け方法
JP2004128288A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004247637A (ja) * 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002254195A (ja) * 2000-12-25 2002-09-10 Tdk Corp はんだ付け用組成物及びはんだ付け方法
JP2004128288A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
JP2004247637A (ja) * 2003-02-17 2004-09-02 Nec Saitama Ltd 電子部品の三次元実装構造および方法

Also Published As

Publication number Publication date
JP4963890B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
US8039307B2 (en) Mounted body and method for manufacturing the same
TWI419300B (zh) 內建電子零件之基板及其製造方法
KR20030078854A (ko) 반도체 장치
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP6547745B2 (ja) 半導体装置およびその製造方法
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2006303442A (ja) プリップチップ方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP2009200067A (ja) 半導体チップおよび半導体装置
EP3301712B1 (en) Semiconductor package assembley
JP4963890B2 (ja) 樹脂封止回路装置
JPH11168116A (ja) 半導体チップ用電極バンプ
KR20110013902A (ko) 패키지 및 그 제조방법
JP4688443B2 (ja) 半導体装置の製造方法
JP2007142187A (ja) 半導体装置
JP2001307555A (ja) 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板
JP4561969B2 (ja) 半導体装置
TWI508243B (zh) 封裝結構及其製造方法
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JP2011071378A (ja) 半導体装置
JP2014103382A (ja) 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2009129975A (ja) 半導体装置及びその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

R150 Certificate of patent or registration of utility model

Ref document number: 4963890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees