JP2008103395A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2008103395A
JP2008103395A JP2006282601A JP2006282601A JP2008103395A JP 2008103395 A JP2008103395 A JP 2008103395A JP 2006282601 A JP2006282601 A JP 2006282601A JP 2006282601 A JP2006282601 A JP 2006282601A JP 2008103395 A JP2008103395 A JP 2008103395A
Authority
JP
Japan
Prior art keywords
chip
semiconductor module
interposer
connection
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006282601A
Other languages
English (en)
Inventor
Yoshihide Nishiyama
佳秀 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006282601A priority Critical patent/JP2008103395A/ja
Publication of JP2008103395A publication Critical patent/JP2008103395A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】低抵抗化及び小型化を実現できる半導体モジュールを提供する。
【解決手段】インターポーザー１０の第１面１０ａ上に、能動面を対向させてＩＣチップ１２が実装される。ＩＣチップ１２は、裏面１２ｂ側に受動部品１４’が搭載される接続パッド１８を有し、インターポーザー１０は、第１面１０ａに導電接続部２１を有する。ＩＣチップ１２の裏面１２ｂとインターポーザー１０の第１面１０ａとを結ぶ傾斜面４１と、傾斜面４１を介して接続パッド１８と導電接続部２１とを電気的に接続する接続配線２５とを備える。
【選択図】図１

Description

本発明は、半導体モジュール及びその製造方法に関するものである。
従来の半導体モジュールは、インターポーザー上にＩＣチップ（半導体素子）、抵抗、コンデンサ及びコイル等の受動部品を平面的に配置した構成となっている。また、ＩＣチップに至っては、複数のＩＣチップを積層構造とすることにより小型化が図られており、ＩＣチップとインターポーザーとの電気的な接続方法として、ワイヤーボンディングもしくは貫通電極により行なうことが一般的に用いられる方法であった。
特許文献１には、モジュール基材上にベアチップ半導体とボンディング対応の電極を有する受動部品を実装し、これらのチップの電極上に設けたバンプによってマザーボードに接続する方法が開示されている。
また、特許文献２には、はんだバンプをキャリア上に設けることで各ＩＣチップを各接続パッドでキャリアに接合できるような構成が開示されている。
さらに、特許文献３には、半導体装置と該半導体装置を実装する配線基板との電気的な接続を、配線基板に形成された貫通電極により行なうことが開示されている。
特開平１１−２２００８９号公報 特開平５−２０６３７９号公報 特開２００２−３５９３４１号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
近年、ＩＣチップ及び受動部品の高集積化に伴いＩＣチップ等の外部接続端子が狭小化、狭ピッチ化される傾向にあり、それに従いインターポーザー上に形成される配線パターンも狭ピッチ化される傾向にある。このような構成では、半導体モジュールとしての小型化を図ることは困難であるとともに、配線間の短絡の虞もあることから品質信頼性の問題もあった。
ＩＣチップを高密度実装することを目的として、複数のＩＣチップを一つのＩＣパッケージに３次元的に納めるシステムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ；ＳｉＰ）の実用化が進められてきている。このＳＩＰ技術は、超小型化を必須とする携帯電話やデジタルカメラなどのモバイル製品を中心に急速に広まってきており、異機種チップの混載や大容量メモリの搭載等を可能とすることにより、機器の小型軽量化を図ることができるというものである。
最近においては、ＳＩＰ技術を応用してＩＣチップ上に複数の受動部品を搭載した形態が提案され始めている。この構成では、搭載した受動部品の電極とインターポーザーの電極とがワイヤーボンディングにより接続されている。しかしながら、受動部品の上部に設けられた電極上からボンディングワイヤが直接配されることから、ボンディングワイヤのループ高さ分だけ半導体モジュールの厚みが増していた。
また、ボンディングワイヤは線径が微小であるため、電気抵抗が大きくなるという問題もある。
このようなことから、電気抵抗値を小さくしつつ半導体モジュールの薄型化（小型化）を図ることが課題となっていた。
本発明は、以上のような点を考慮してなされたもので、低抵抗化及び小型化を実現できる半導体モジュール及びその製造方法を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の半導体モジュールは、インターポーザーの第１面上に、能動面を対向させてＩＣチップが実装された半導体モジュールであって、前記ＩＣチップは、裏面側に受動部品が搭載される接続パッドを有し、前記インターポーザーは、前記第１面に導電接続部を有し、前記ＩＣチップの裏面と前記インターポーザーの第１面とを結ぶ傾斜面と、前記傾斜面を介して前記接続パッドと前記導電接続部とを電気的に接続する接続配線とを備えることを特徴とするものである。
従って、本発明の半導体モジュールでは、接続パッドと導電接続部とがＩＣチップの裏面、傾斜面、インターポーザーの第１面に沿って形成された接続配線によって電気的に接続されるため、ボンディングワイヤを用いた場合のように、ループ高さ分だけ厚さが増加することがなく薄型化を実現できるとともに、ボンディングワイヤと比較して接続配線の断面積を大きくできるため、電気抵抗値を小さくすることも可能になる。
加えて、本発明では、段差があるＩＣチップの裏面とインターポーザーの第１面との間に傾斜面を設け、この傾斜面に接続配線が形成されることから接続配線が屈曲せず、応力集中による断線等が生じることなく、信頼性の高い半導体モジュールを得ることが可能になる。
また、本発明では、前記ＩＣチップと前記インターポーザーとが、異方性導電性フィルム、異方性導電性ペースト、非導電性ペースト、アンダーフィル材のうちのいずれかからなる接合材により接合される構成を採用できる。
これにより、本発明では、ＩＣチップがインターポーザーにフリップチップ実装される場合、アンダーフィル材を除くこれら樹脂系接合材（ＡＣＦ、ＡＣＰ、ＮＣＰ）からなる接合材を介してＩＣチップがインターポーザー上に密着固定される。したがって、ＩＣチップのインターポーザーに対する接合強度を向上させることができる。導電性粒子を含むＡＣＦ、ＡＣＰにより、フリップチップ実装時に熱圧着することで、圧着部分、つまり、ＩＣチップとインターポーザーとの接続部分における接続方向に対しては導電性を示す一方、接続部分に直交する方向に対しては絶縁性という電気的異方性を示すことになる。電気的異方性は、ＩＣチップ及びインターポーザーの電極端子間に少なくとも一つの導電性粒子が存在することによって可能となる。これらのことから、対向するＩＣチップ及びインターポーザーの電極端子同士を電気的に導通させるだけでなく、接続部分を機械的に固定することができる。一方、ＮＣＰは非導電性であるので、接続してはいけないインターポーザーの電極とＩＣチップの電極端子との絶縁保護を図ることができる。
また、接合材としてアンダーフィル材を用いる場合には、ＩＣチップ及びインターポーザー間に生じる熱膨張係数の相違により生じる応力を吸収することができる。これにより、ヒートサイクル等の熱的応力に対する接続信頼性の向上、及び衝撃や折り曲げ等の物理的応力に対する接続信頼性の向上を図ることができる。
前記傾斜面としては、前記接合材で形成される構成も好適に採用できる。
この場合、前記接合材は、少なくとも前記傾斜面で絶縁性を有する構成が好ましい。
これにより、本発明では、傾斜面を形成するための樹脂等を別途塗布する必要がなくなり、製造効率の向上に寄与できる。また、本発明では、傾斜面が絶縁性を有することにより、複数の接続配線を形成した場合でも、短絡を防止することができる。
また、本発明では、前記ＩＣチップ及び前記受動部品を封止するモールド材を有する構成も好適に採用できる。
これにより、本発明では、ＩＣチップ及び受動部品をモールド材によって封止することでパッケージ化されることから、ＩＣチップ及び受動部品に対する機械的又は化学的な保護が得られるとともに、取り扱いも容易となる。
一方、本発明の半導体モジュールの製造方法は、インターポーザーの第１面上に、能動面を対向させてＩＣチップが実装された半導体モジュールの製造方法であって、前記ＩＣチップの裏面側に受動部品が搭載される接続パッドを形成する工程と、導電接続部が形成された前記インターポーザー上の前記第１面に前記ＩＣチップを搭載する工程と、前記ＩＣチップの裏面と前記インターポーザーの第１面とを結ぶ傾斜面を形成する工程と、前記傾斜面を介して前記接続パッドと前記導電接続部とを電気的に接続する接続配線を形成する工程と、を有することを特徴とするものである。
従って、本発明の半導体モジュールの製造方法では、接続パッドと導電接続部とがＩＣチップの裏面、傾斜面、インターポーザーの第１面に沿って形成された接続配線によって電気的に接続されるため、ボンディングワイヤを用いた場合のように、ループ高さ分だけ厚さが増加することがなく薄型化を実現できるとともに、ボンディングワイヤと比較して接続配線の断面積を大きくできるため、電気抵抗値を小さくすることも可能になる。
加えて、本発明では、段差があるＩＣチップの裏面とインターポーザーの第１面との間に傾斜面を設け、この傾斜面に接続配線が形成されることから接続配線が屈曲せず、応力集中による断線等が生じることなく、信頼性の高い半導体モジュールを得ることが可能になる。
前記ＩＣチップと前記インターポーザーとしては、異方性導電性フィルム、異方性導電性ペースト、非導電性ペースト、アンダーフィル材のうちのいずれかからなる接合材により接合される構成を好適に採用できる。
これにより、本発明では、ＩＣチップがインターポーザーにフリップチップ実装される場合、アンダーフィル材を除くこれら樹脂系接合材（ＡＣＦ、ＡＣＰ、ＮＣＰ）からなる接合材を介してＩＣチップがインターポーザー上に密着固定される。したがって、ＩＣチップのインターポーザーに対する接合強度を向上させることができる。導電性粒子を含むＡＣＦ、ＡＣＰにより、フリップチップ実装時に熱圧着することで、圧着部分、つまり、ＩＣチップとインターポーザーとの接続部分における接続方向に対しては導電性を示す一方、接続部分に直交する方向に対しては絶縁性という電気的異方性を示すことになる。電気的異方性は、ＩＣチップ及びインターポーザーの電極端子間に少なくとも一つの導電性粒子が存在することによって可能となる。これらのことから、対向するＩＣチップ及びインターポーザーの電極端子同士を電気的に導通させるだけでなく、接続部分を機械的に固定することができる。一方、ＮＣＰは非導電性であるので、接続してはいけないインターポーザーの電極とＩＣチップの電極端子との絶縁保護を図ることができる。
また、接合材としてアンダーフィル材を用いる場合には、ＩＣチップ及びインターポーザー間に生じる熱膨張係数の相違により生じる応力を吸収することができる。これにより、ヒートサイクル等の熱的応力に対する接続信頼性の向上、及び衝撃や折り曲げ等の物理的応力に対する接続信頼性の向上を図ることができる。
また、本発明では、前記ＩＣチップと前記インターポーザーとの接合時に、前記ＩＣチップと前記インターポーザーとの間から前記接合材を溢出させて、前記傾斜面を形成する手順も好適に採用できる。
これにより、本発明では、傾斜面を形成するための樹脂等を別途塗布する工程を設ける必要がなくなり、製造効率の向上に寄与できる。また、本発明では、傾斜面に絶縁性を保持させることにより、複数の接続配線を形成した場合でも、短絡を防止することができる。
さらに、本発明では、導電性材料を含む液状体を塗布して、前記接続パッド及び前記接続配線を一括的に形成する工程を有する手順も好適に採用できる。
これにより、本発明では、接続パッド及び接続配線をそれぞれ個別に形成する工程を設ける必要がなくなり、製造効率の向上に寄与できる。
また、本発明では、液状の第２接合材を介して前記接続パッドと前記受動部品とを接合する工程と、導電性材料を含む液状体を塗布して前記接続配線を形成する工程と、前記第２接合材と前記接続配線形成材料を含む液状体とを一括して硬化させる工程とを有する手順も好適に採用できる。
これにより、本発明では、第２接合材を硬化させて接続パッド２に受動部品を固定させる工程と、接続配線を硬化させる工程をそれぞれ個別に設ける必要がなくなり、製造効率の向上に寄与できる。
前記第２接合材の塗布方法としては、印刷法、液滴吐出法、及びディスペンス法の少なくとも一つを選択することができる。
また、接続配線の形成方法としては、印刷法、液滴吐出法、及びディスペンス法の少なくとも一つを用いることができる。
また、本発明では、ＩＣウエハをダイシングして複数の前記ＩＣチップを形成する工程を有する手順も好適に採用できる。
これにより、本発明では、一枚のＩＣウエハに複数のＩＣチップを一括して形成できるため、複数のＩＣを効果的に短時間で形成でき、製造効率の向上に寄与できる。
以下、本発明の半導体モジュール及びその製造方法の実施の形態を、図１ないし図６を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図１は、本実施の形態における半導体モジュールの構成を示す斜視図であって、図２は、半導体モジュールの概略構成を示す側断面図である。また、図３は、接続配線の態様を示す拡大平面図である。
本実施形態の半導体モジュール１は、図１に示すように、インターポーザー１０と、ＩＣチップ１２と、複数の受動部品１４，１４’と、さらにこれらＩＣチップ１２及び受動部品１４，１４’を埋め込むようにして、インターポーザー１０の主面（第１面）１０ａ全体に形成されるモールド材１６とからなるシステムインパッケージ（ＳｉＰ）の構成をなすものである。ＩＣチップ１２上に搭載される受動部品１４’は、後述する配線方式によりインターポーザー１０と電気的に接続されている。
インターポーザー１０は平面視矩形状を呈し、その主面１０ａの略中央に、能動面１２ａ側を対向させたＩＣチップ１２が実装されている。ＩＣチップ１２は、インターポーザー１０の長辺より短い長辺を有する平面視矩形状を呈しており、その長辺をインターポーザー１０の長辺に沿わせた方向で搭載されている。ＩＣチップ１２は、上述したように、その能動面１２ａをインターポーザー１０の主面１０ａと対向させた状態でフリップチップ実装され、能動面１２ａ及び主面１０ａ間に介在する接合材１５によって、インターポーザー１０上へと固定されている。
インターポーザー１０の主面１０ａには、ＩＣチップ１２の他にも複数の受動部品１４が搭載されている。これら受動部品１４は、ＩＣチップ１２の周辺部に配置されるとともにインターポーザー１０の各辺に沿って配列されている。さらに、ＩＣチップ１２及び受動部品１４とは干渉しない位置に、水晶振動子等の発振素子２４が搭載されている。このような発振素子２４を用いた発振回路を形成することで、半導体モジュール１の発振動作が安定化される。
また、ＩＣチップ１２の能動面１２ａと逆側に位置する裏面１２ｂ上には、複数の受動部品１４’が搭載されている。
ＩＣチップ１２に搭載される受動部品１４’は、ＩＣチップ１２の二つの長辺に沿って配置され、接続配線２５を介してインターポーザー１０側と電気的な接続が得られる構成となっている。
ここで、受動部品１４，１４’は、例えば、プルダウン抵抗やプルアップ抵抗等の抵抗、カップリングコンデンサ等のコンデンサ、コイル、インダクタであって、これら受動部品１４，１４’は、図１に示すように一対の電極１４ａ，１４ａを有したものである。
次に、図１〜３に基づいて半導体モジュール１の構成についてより詳しく説明する。
インターポーザー１０は、例えばガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）のような汎用樹脂を主体として構成された配線基板であって、各種電子機器のマザーボードに実装する際の中継基板として機能するものである。
図２に示すように、インターポーザー１０の裏面１０ｂ側には、後述の主面１０ａ側における所定のインターポーザー側接続パッド部１９及び接続パッド２１に接続された電極部２７が形成されており、それぞれの電極部２７上にバンプボール等を接続することで構成される電極端子２６を複数有している。このインターポーザー１０の電極端子２６が、半導体モジュール１の外部接続端子として機能することになる。
インターポーザー１０の主面１０ａ（上面）には、配線（図示略）及びＩＣチップ接続用電極２２が形成されている。さらに、このＩＣチップ接続用電極２２を避けるようにして、受動部品１４を搭載するためのインターポーザー側接続パッド部１９と、接続配線２５によりＩＣチップ１２との電気的な接続を得るための接続パッド（導電接続部）２１とが形成されている。
インターポーザー側接続パッド部１９は、図１に示すように、搭載すべき受動部品１４の数に応じて主面１０ａの周縁に配列されている。インターポーザー側接続パッド部１９は、Ａｌ（アルミニウム）やＡｕ（金）等より平面視矩形状に形成される一対の電極パッド１９ａ，１９ａにより構成されてなるものである。そして、各電極パッド１９ａ，１９ａは、その配置方向をインターポーザー１０の各辺に沿わせた状態で互いに所定間隔をおいて配置されている。このインターポーザー側接続パッド部１９の構成材料については、インターポーザー側接続パッド部１９に必要とされる電気的特性及び物理的特性に応じて適宜変更が可能である。また、接続配線２５の材質によっても適宜変更可能となっている。
このようなインターポーザー側接続パッド部１９上に受動部品１４が搭載されるのであるが、このとき、受動部品１４は、その各電極１４ａ，１４ａが一対の電極パッド１９ａ，１９ａにそれぞれ接続するような方向で配置される。そのため、電極パッド１９ａ，１９ａの配置間隔を受動部品１４の電極１４ａ，１４ａの位置に合わせて適宜設定されるようにする。
図２に示すように、受動部品１４はインターポーザー側接続パッド部１９上に供給される接着材５を介して搭載されている。接着材５としては、無鉛はんだや導電性を有する樹脂等が用いられ、印刷法、ディスペンス（定量吐出）及びインクジェット法のいずれかにてインターポーザー側接続パッド部１９上に供給される。このような材料を用いることにより、受動部品１４の各電極１４ａ，１４ａが、各インターポーザー側接続パッド部１９の電極パッド１９ａ，１９ａとそれぞれ電気的に接続されるとともに、インターポーザー１０に対して受動部品１４が機械的に固定されることになる。なお、接着材５に関して、環境に配慮する意味では無鉛はんだが好ましい。
接続パッド２１は、図１及び図２に示すように、Ａｌ又はＡｕ等から例えば平面視矩形状に形成され、インターポーザー１０の主面１０ａの二つの長辺に沿うとともに少なくともインターポーザー側接続パッド部１９よりも内方側（ＩＣチップ１２の近傍）に配置されている。本実施形態における接続パッド２１は、後述の接続配線２５と同様の材料であることが好ましい。
そして、インターポーザー１０には、これらＩＣチップ接続用電極２２、インターポーザー側接続パッド部１９及び接続パッド２１を露出させるようにして主面１０ａ全体を覆う絶縁層２が設けられている。本実施形態における絶縁層２は、ＳｉＯ２等により０．１μｍ〜１．０μｍ程度の厚さで形成されている。
このような構成をなすインターポーザー１０の主面１０ａ上にＩＣチップ１２が搭載される。
ＩＣチップ１２は、図１及び図２に示すように、シリコンにより所定の厚さを有して平面視矩形状に形成され、その能動面１２ａ側にトランジスタやメモリ部、その他の電子部品からなる集積回路（不図示）が形成されてなるものである。能動面１２ａには、複数の電極端子１３が形成されている。電極端子１３は、能動面１２ａに形成された不図示の電極上の所定箇所に、金バンプ若しくははんだバンプ等が形成されることにより構成され、断面視において円形状又は正方形状を呈している。そして、これら電極端子１３の下方には集積回路が形成されないようになっている。
一方、ＩＣチップ１２の能動面１２ａとは反対側の面（裏面１２ｂ）には、その周縁に、複数のＩＣチップ側接続パッド部（接続パッド）１８と、パッド間配線１７とが形成されている。ＩＣチップ側接続パッド部１８は、上記したインターポーザー側接続パッド部１９と同様の構成をなしている。パッド間配線１７は、複数のＩＣチップ側接続パッド部１８のうちのいずれかを繋ぐようにして形成されている。
ＩＣチップ側接続パッド部１８は、Ａｌ（アルミニウム）やＡｕ（金）等より平面視矩形状に形成される一対の電極パッド１８ａ，１８ａを有してなり、各電極パッド１８ａ，１８ａの配置方向が裏面１２ｂの二つの長辺に沿うようにして配列されている。このＩＣチップ側接続パッド部１８の構成材料についても、ＩＣチップ側接続パッド部１８に必要とされる電気的特性及び物理的特性に応じて適宜変更が可能であるとともに、後述する接続配線２５の材質によっても適宜変更可能となっている。
そして、このようなＩＣチップ側接続パッド部１８には、当該ＩＣチップ側接続パッド部１８上に供給される接着材（第２接合材）５を介して受動部品１４’が搭載されている。このとき、図３に示すように、受動部品１４’の各電極１４ａ，１４ａがＩＣチップ側接続パッド部１８の各電極パッド１８ａ，１８ａにそれぞれ接続されるようにして配置される。
また、図１に示すように、ＩＣチップ１２の裏面１２ｂには、所定のＩＣチップ側接続パッド部１８間を繋ぐようにして配されるパッド間配線１７が形成されている。パッド間配線１７は、金、銀、銅、ニッケルのうちのいずれか１つ、或いは２つ以上を組み合わせてなる材料から構成され、めっき法、印刷法、インクジェット法、スパッタ法、ディスペンス法のいずれかにより形成されたものである。ここで例えば、パッド間配線１７の構成材料をニッケル−金とした場合、本実施形態においては、ニッケルが５．０μｍ、金が０．２〜１．０μｍ程度の厚みを有して形成される。このような材料を用いることで、安価に且つ接続信頼性に優れた配線を形成することができる。
なお、必要に応じてパッド間配線１７の表面にレジスト（絶縁層）を設けてもよく、これにより、電流リークの発生、酸素や水分等による浸食等が防止されるので安定した接続が可能となる。
このようなＩＣチップ１２は、電極端子１３がインターポーザー１０側のＩＣチップ接続用電極２２に対して接続されるように、インターポーザー１０上に実装されている。ＩＣチップ１２は、能動面１２ａ側に形成された電極端子１３とインターポーザー１０側のＩＣチップ接続用電極２２とが接続することによって、インターポーザー１０側との電気的な導通を得ている。そして、ＩＣチップ１２は、ＩＣチップ１２の能動面１２ａとインターポーザー１０の主面１０ａとの隙間に充填される接合材１５を介してインターポーザー１０へと固定された構成となっている。
接合材１５には、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）及び非導電性ペースト（ＮＣＰ：Non-Conductive Paste）、アンダーフィル材のうちのいずれかが用いられている。
ここで、ＡＣＦ、ＡＣＰを用いる場合には、含まれる導電性粒子により、ＩＣチップ１２の電極端子１３とインターポーザー１０のＩＣチップ接続用電極２２との接続部分における接続方向に対しては導電性を示す一方、接続部分に直交する方向に対しては絶縁性という電気的異方性を示すことになる。電気的異方性は、ＩＣチップ１２の電極端子１３とインターポーザー１０のＩＣチップ接続用電極２２との間に少なくとも一つの導電性粒子が存在することによって可能となる。そのため、対向する電極端子１３及びＩＣチップ接続用電極２２同士を電気的に導通させるだけでなく、接続部分が機械的に固定される。
また、接合材１５としてＮＣＰ及びアンダーフィル材を用いる場合には、電極端子１３及びＩＣチップ接続用電極２２との接続を保持した状態で、ＩＣチップ１２及びインターポーザー１０を固定させることができる。また、ＮＣＰ及びアンダーフィル材は非導電性であるので、接続されてはならないインターポーザー１０側の電極とＩＣチップ１２側の電極との絶縁保護を図ることができる。
このようにして、ＩＣチップ１２がインターポーザー１０に対してフリップチップ実装されることによって、ＩＣチップ１２の能動面１２ａがインターポーザー１０側と電気的に接続されている。
また、ＩＣチップ１２の周囲には、シリコン等、絶縁性を有する樹脂材で裾拡がり形状で形成された裾部４０が全周に亘って設けられている。この裾部４０は、ＩＣチップ１２の裏面１２ｂとインターポーザー１０の主面１０ａとを結ぶ傾斜面４１を有している。この傾斜面４１は、ＩＣチップ１２の裏面１２ｂの端縁を起端とし、後述する接続パッド２１よりもＩＣチップ１２側でインターポーザー１０の主面１０ａに接面するように形成されている。
そして、上記の接続配線２５は、一端がＩＣチップ側接続パッド部１８に接続され、図１乃至図３に示すように、ＩＣチップ１２の裏面１２ｂ、裾部４０の傾斜面４１及びインターポーザー１０の主面１０ａに沿って延びて配置され、他端が接続パッド２１に接続されている。接続配線２５としては、パッド間配線１７と同様に、金、銀、銅、ニッケルのうちのいずれか１つ、或いは２つ以上を組み合わせてなる材料から構成され、めっき法、印刷法、インクジェット法、スパッタ法、ディスペンス法のいずれかにより形成されたものである。
なお、本実施形態では裾部４０は、ＩＣチップ１２の周囲に全周に亘って設けられているが、接続配線２５が配置されない領域でのＩＣチップ１２の端縁については必ずしも設ける必要はない。
モールド材１６は、ＩＣチップ１２、受動部品１４，１４’及び発振素子２４の全てを埋め込むようにして、インターポーザー１０の主面１０ａ上に形成されている。モールド材１６としては、所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものを使用する。このように、モールド材１６によって、ＩＣチップ１２、受動部品１４，１４’及び発振素子２４を封止することにより、これらＩＣチップ１２、受動部品１４，１４’及び発振素子２４に対する機械的又は化学的な保護を得ることができる。
このような構成の半導体モジュール１は、インターポーザー１０に接続される電極端子２６を介して各種電子機器のマザーボードに実装されることになる。
なお、ＩＣチップ接続用電極２２及び電極部２７は、主面１０ａ及び裏面１０ｂの周辺部にそれぞれ形成される電極素子から引き廻された再配置配線の一部が電極として機能するものである。本実施形態において、電極素子及び再配置配線についての説明は省略してあるがこれは従来公知の構成である。
次に、本実施形態の半導体モジュールの製造方法について説明する。
図４は、ＩＣチップの基体（基板本体）となるシリコンＩＣウェハ及びインターポーザーの基体となる配線基板を示す斜視図である。また、図５，６は、本実施の形態における半導体モジュールの製造手順を示す工程図である。
半導体モジュール１を製造するには、まず、ＩＣチップ１２を製造する必要がある。そのため、まず最初にＩＣチップ１２の製造方法について、図４に基づいて説明し、適宜図２を参照する。
ＩＣチップ１２は、ウエハの状態において一括して配線、ＩＣチップ側接続パッド部１８及びバンプ等の形成を行ってから個々のＩＣチップに分離する、いわゆるＷ−ＣＳＰ（Wafer level Chip Scale Package）技術を利用して形成される。
ＩＣチップ１２を製造するにあたっては、まず、図４に示すような単結晶シリコンからなるシリコンＩＣウエハ４を用意する。そして、その主面４ａ（ＩＣチップ１２の能動面１２ａに相当）に集積回路及び電極を形成し、その後、集積回路、電極を覆うようにしてシリコンＩＣウエハ４上にパッシベーション膜を一面に形成する。このシリコンＩＣウエハ４は、ダイシングラインＬによって区画される複数のＩＣチップ形成領域３を有してなるものである。そして、裏面４ｂにおけるＩＣチップ形成領域３毎に所定数の電極端子１３（図２参照）が存在するように構成される。なお、図４において、集積回路、電極、パッシベーション膜の図示は省略するものとする。
そして、図２に示すように、電極端子１３を、主面４ａの各ＩＣチップ形成領域３の周辺部に位置する不図示の電極上に、金バンプ若しくははんだバンプ等を公知の方法で所定高さに一括形成する。また、その高さは適宜設定されるものとするが、全てのバンプの高さを均一として所定パターンで形成する。
次に、シリコンＩＣウエハ４の裏面４ｂ（ＩＣチップ１２の裏面１２ｂに相当）側において、ＩＣチップ形成領域３毎にパッド間配線１７及びＩＣチップ側接続パッド部１８を形成し、必要に応じてパッド間配線１７上にレジストを形成する。その後、シリコンＩＣウエハ４をダイシングラインＬに沿ってダイシング（切断）することによって、図２に示すようなＩＣチップ１２（ただし、受動部品１４は搭載されていない）が複数形成される。このようにして、ＩＣチップ１２を用意する。
次に、半導体モジュール１を製造するには、上記したＩＣチップ１２、複数の受動部品１４，１４’を揃え、さらに、図４に示すような、複数のインターポーザー１０を多面取り可能な配線基板３０（インターポーザーシート）を用意する。
配線基板３０は、ダイシングラインＬによって区画される複数のインターポーザー領域３１を有してなるもので、その主面３０ａには、インターポーザー領域３１毎に所定数の接続パッド、インターポーザー側接続パッド部が形成されている。一方、裏面３０ｂには電極端子が既に形成されているものとする。図４において、電極端子、接続パッド、インターポーザー側接続パッド部の図示は省略する。
以下の説明において、半導体モジュール１の製造工程の説明をより分かり易くするために、図４とともに図５，６を参照し、配線基板３０上における１つのインターポーザー領域３１における構成に着目して説明する。ここで、図５，６に示す工程図は、配線基板３０上における１つのインターポーザー領域３１における構成を中心に図示してある。
まず、図４及び図５（ａ）に示すように、配線基板３０の主面３０ａにおける各インターポーザー領域３１の所定箇所にフリップチップ方式でＩＣチップ１２を実装し、ＩＣチップ１２の電極端子１３と配線基板３０のＩＣチップ接続用電極２２とを接続する。その後、図５（ｂ）に示すように、ＩＣチップ１２と配線基板３０との隙間に、本実施形態においては、アンダーフィル樹脂（アンダーフィル材）からなる接合材１５を充填する。続いて、加熱及び硬化させることにより、ＩＣチップ１２側の電極端子１３と配線基板３０側のＩＣチップ接続用電極２２とが接合して導通が得られる。接合材１５としてアンダーフィル樹脂を用いることにより、熱的応力、物理的応力に対して接続信頼性が保持される。また、低温且つ短時間で硬化させることができるので、他の電子部品へ与える影響を低く抑えることができる。
また、電極端子１３とＩＣチップ接続用電極２２との接続は、配線基板３０上に異方性導電性樹脂又は非導電性樹脂等からなる接合材を予め塗布しておき、この接合材を加熱或いは溶融させることによっても可能となる。このとき、加熱加圧及び超音波振動を印加することにより、ＩＣチップ１２の電極端子１３が配線基板３０側の所定のＩＣチップ接続用電極２２上にある接合材を排除し、ＩＣチップ１２側の電極端子１３が配線基板３０側のＩＣチップ接続用電極２２と接合または接触することにより導通が得られる。
この場合は、アンダーフィル樹脂による接合材１５を充填する工程が不要となる。
次に、図５（ｃ）に示すように、ＩＣチップ１２の周囲に絶縁性の樹脂材をスクリーン印刷等により塗布して裾部４０を形成する。樹脂材の塗布方法としては、上記した印刷法、ディスペンス（定量吐出）及びインクジェット法等を用いることができる。また、樹脂材としては、傾斜面４１の形状が保持できる程度の大きさの粘度を有するものを用いることが好ましい。また、傾斜面４１の形状を保持するために、予備的に乾燥を行ってもよい。
続いて、図６（ａ）に示すように、ＩＣチップ１２のＩＣチップ側接続パッド部１８及び配線基板３０のインターポーザー側接続パッド部１９上に接着材５を供給するとともに、ＩＣチップ側接続パッド部１８及び接続パッド２１を接続する接続配線２５の形成材料を含む液状体を塗布する。接着材５の供給方法としては、上記した印刷法、ディスペンス（定量吐出）及びインクジェット法のいずれかにてＩＣチップ側接続パッド部１８及びインターポーザー側接続パッド部１９上に供給するものとする。
また、接続配線２５の形成材料を含む液状体を塗布する方法としては、ここではスクリーン印刷を用い、ＩＣチップ側接続パッド部１８、ＩＣチップ１２の裏面１２ｂ、裾部４０の傾斜面４１及びインターポーザー１０の主面１０ａ、及びインターポーザー側接続パッド部１９上に、銀ペーストを塗布配置する。
そして、図６（ｂ）に示すように、接着材５の上に受動部品１４，１４’をそれぞれ搭載（接合）し、受動部品１４’及びＩＣチップ側接続パッド部１８、受動部品１４及びインターポーザー側接続パッド部１９を接着材５を介して電気的に接続させる。なお、受動部品１４，１４’の搭載には、既存のＳＭＴ(Surface Mounting Technology)マウンターやダイボンダーを用いることができる。
この後、例えば３００℃／６０分加熱することにより、接着材５及び接続配線２５を一括して硬化させる。
これにより、受動部品１４’，１４がそれぞれＩＣチップ側接続パッド部１８、インターポーザー側接続パッド部１９上に固定されるとともに、ＩＣチップ側接続パッド部１８と接続パッド２１とを電気的に接続する接続配線２５が成膜され、この接続配線２５を介して受動部品１４’とＩＣチップ１２（インターポーザー１０）とが電気的に接続される。
次に、配線基板３０をモールド金型（図示略）に装着して、図２に示したように、ＩＣチップ１２及び受動部品１４，１４’を埋め込むようにして、配線基板３０の主面３０ａ上をモールド材１６で封止する。モールド金型へモールド材１６を注入させる方法は、サイドゲートとよばれる通路から溶融しながら流し込むトランスファモールド方式が一般的であって、このような方式を用いてＩＣチップ１２や受動部品１４，１４’をモールド材１６で封止してパッケージ化する。モールド材１６としては、所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものを使用する。
モールド材１６の形成方法としては、上記したモールド金型によるものではなく、スピンコートによる成膜やドライフィルム等を貼着することによっても可能である。
その後、配線基板３０をダイシングラインＬに沿ってダイシングする。具体的には、ダイヤモンドブレード４０を用いて切断するものとしており、ダイシングにより配線基板３０を個片化することにより、図１及び図２に示すような半導体モジュール１が複数得られる。
なお、配線基板３０をダイシングした後にモールド材１６による封止を行ってもよい。
以上、説明したように、本実施形態では、接続配線２５によってＩＣチップ側接続パッド部１８と接続パッド２１とを電気的に接続するため、ワイヤーボンディングを用いた場合のように、ループ高さ分だけ半導体モジュールの厚みが増すことを防止できるとともに、線径が微小であるため電気抵抗が大きくなってしまうことを防止でき、電気抵抗値が抑えられた小型（薄型）の半導体モジュールを得ることができる。
また、本実施形態では、段差が生じるＩＣチップ１２の裏面１２ｂと、インターポーザー１０の主面１０ａとの間に接続配線２５を形成するにあたって、裾部４０により傾斜面４１を形成し、この傾斜面４１上に接続配線２５を成膜しているため、接続配線２５の屈曲する角度が鈍角になり、接続配線２５への応力集中を緩和することができる。従って、本実施形態では、接続配線２５に断線等が生じることを抑制でき、信頼性の高い半導体モジュールを製造することが可能になる。
さらに、本実施形態では、裾部４０を絶縁材で形成することにより、傾斜面４１に複数の接続配線２５を設けることが可能になり、高密度化を実現できる。
また、本実施形態では、ＩＣチップ１２とインターポーザー１０との接合にアンダーフィル材からなる接合材１５を用いることにより、ＩＣチップ１２及びインターポーザー１０間に生じる熱膨張係数の相違により生じる応力を吸収することができる。これにより、ヒートサイクル等の熱的応力に対する接続信頼性の向上、及び衝撃や折り曲げ等の物理的応力に対する接続信頼性の向上を図ることができる。
また、本実施形態では、接着材５及び接続配線２５を一括して硬化させているため、接続配線２５の焼成工程と、受動部品１４，１４’の固定工程とを個別に実施する必要がなくなり、生産性の向上に寄与できる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、樹脂材をＩＣチップ１２の周囲に塗布して裾部４０を形成する手順としたが、これに限定されるものではなく、例えばＩＣチップ１２と配線基板３０（インターポーザー１０）との隙間に、アンダーフィル樹脂からなる接合材１５を充填する際に、周辺部に塗布する接合材１５を所定量多くし、ＩＣチップ１２を配線基板３０に接合した際に接合材１５をＩＣチップ１２の周囲に溢出させて裾部４０を形成する手順としてもよい。
この場合、裾部４０（すなわち傾斜面４１）を形成するための工程を別途設ける必要がなくなり、さらなる生産性の向上に寄与できる。
また、上記実施形態では、接着材５及び接続配線２５を一括して硬化させることで生産性の向上を図っているが、この他にも、Ａｇ等の導電性材料を含む液滴を吐出することで、ＩＣチップ側接続パッド部１８、接続配線２５を同一工程で塗布形成し、その後、一括的に焼成する手順としても、製造効率を向上させることができる。
また、上記実施形態では、接続配線２５を印刷法により形成する手順としたが、これに限定されるものではなく、液滴吐出法やめっき法にて形成してもよい。
本実施形態に係る半導体モジュールの概略構成を示す斜視図である。 図１のＡ−Ａ’線視断面図である。 本実施形態に係る半導体モジュールの要部を示す拡大平面図である。 シリコンＩＣウエハ及びインターポーザーの基体となる配線基板を示す斜視図である。 本実施の形態における半導体モジュールの製造手順を示す工程図である。 本実施の形態における半導体モジュールの製造手順を示す工程図である。
符号の説明
１…半導体モジュール、 ５…接着材（第２接合材）、 １０…インターポーザー、 １０ａ…主面（第１面）、 １２…ＩＣチップ、 １２ａ…能動面、 １２ｂ…裏面、 １４，１４’…受動部品、 １５…接合材、 １６…モールド材、 １８…ＩＣチップ側接続パッド部（接続パッド）、 ２１…接続パッド（導電接続部）、 ２５…接続配線、 ４１…傾斜面

Claims (13)

  1. インターポーザーの第１面上に、能動面を対向させてＩＣチップが実装された半導体モジュールであって、
    前記ＩＣチップは、裏面側に受動部品が搭載される接続パッドを有し、
    前記インターポーザーは、前記第１面に導電接続部を有し、
    前記ＩＣチップの裏面と前記インターポーザーの第１面とを結ぶ傾斜面と、
    前記傾斜面を介して前記接続パッドと前記導電接続部とを電気的に接続する接続配線とを備えることを特徴とする半導体モジュール。
  2. 請求項１記載の半導体モジュールにおいて、
    前記ＩＣチップと前記インターポーザーとは、異方性導電性フィルム、異方性導電性ペースト、非導電性ペースト、アンダーフィル材のうちのいずれかからなる接合材により接合されることを特徴とする半導体モジュール。
  3. 請求項２記載の半導体モジュールにおいて、
    前記傾斜面は、前記接合材で形成されることを特徴とする半導体モジュール。
  4. 請求項２記載の半導体モジュールにおいて、
    前記接合材は、少なくとも前記傾斜面で絶縁性を有することを特徴とする半導体モジュール。
  5. 請求項１から４のいずれかに記載の半導体モジュールにおいて、
    前記ＩＣチップ及び前記受動部品を封止するモールド材を有することを特徴とする半導体モジュール。
  6. インターポーザーの第１面上に、能動面を対向させてＩＣチップが実装された半導体モジュールの製造方法であって、
    前記ＩＣチップの裏面側に受動部品が搭載される接続パッドを形成する工程と、
    導電接続部が形成された前記インターポーザー上の前記第１面に前記ＩＣチップを搭載する工程と、
    前記ＩＣチップの裏面と前記インターポーザーの第１面とを結ぶ傾斜面を形成する工程と、
    前記傾斜面を介して前記接続パッドと前記導電接続部とを電気的に接続する接続配線を形成する工程と、
    を有することを特徴とする半導体モジュールの製造方法。
  7. 請求項６記載の半導体モジュールの製造方法において、
    前記ＩＣチップと前記インターポーザーとは、異方性導電性フィルム、異方性導電性ペースト、非導電性ペースト、アンダーフィル材のうちのいずれかからなる接合材により接合されることを特徴とする半導体モジュールの製造方法。
  8. 請求項７記載の半導体モジュールの製造方法において、
    前記ＩＣチップと前記インターポーザーとの接合時に、前記ＩＣチップと前記インターポーザーとの間から前記接合材を溢出させて、前記傾斜面を形成することを特徴とする半導体モジュールの製造方法。
  9. 請求項６から８のいずれかに記載の半導体モジュールの製造方法において、
    導電性材料を含む液状体を塗布して、前記接続パッド及び前記接続配線を一括的に形成する工程を有することを特徴とする半導体モジュールの製造方法。
  10. 請求項６から８のいずれかに記載の半導体モジュールの製造方法において、
    液状の第２接合材を介して前記接続パッドと前記受動部品とを接合する工程と、
    導電性材料を含む液状体を塗布して前記接続配線を形成する工程と、
    前記第２接合材と前記接続配線形成材料を含む液状体とを一括して硬化させる工程とを有することを特徴とする半導体モジュールの製造方法。
  11. 請求項６から１０のいずれかに記載の半導体モジュールの製造方法において、
    前記第２接合材を印刷法、液滴吐出法、及びディスペンス法の少なくとも一つで塗布することを特徴とする半導体モジュールの製造方法。
  12. 請求項６から１１のいずれかに記載の半導体モジュールの製造方法において、
    前記接続配線を印刷法、液滴吐出法、及びディスペンス法の少なくとも一つを用いて形成することを特徴とする半導体モジュールの製造方法。
  13. 請求項６から１２のいずれかに記載の半導体モジュールの製造方法において、
    ＩＣウエハをダイシングして複数の前記ＩＣチップを形成する工程を有することを特徴とする半導体モジュールの製造方法。
JP2006282601A 2006-10-17 2006-10-17 半導体モジュール及びその製造方法 Withdrawn JP2008103395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006282601A JP2008103395A (ja) 2006-10-17 2006-10-17 半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006282601A JP2008103395A (ja) 2006-10-17 2006-10-17 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008103395A true JP2008103395A (ja) 2008-05-01

Family

ID=39437524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006282601A Withdrawn JP2008103395A (ja) 2006-10-17 2006-10-17 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008103395A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518432A (ja) * 2010-01-26 2013-05-20 日本テキサス・インスツルメンツ株式会社 Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518432A (ja) * 2010-01-26 2013-05-20 日本テキサス・インスツルメンツ株式会社 Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア

Similar Documents

Publication Publication Date Title
JP4149377B2 (ja) 半導体装置の製造方法
JP3813797B2 (ja) 半導体装置の製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
TW558818B (en) Semiconductor device and its manufacturing method
US7633144B1 (en) Semiconductor package
JP4105409B2 (ja) マルチチップモジュールの製造方法
US6841884B2 (en) Semiconductor device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
US8703533B2 (en) Semiconductor package and method for manufacturing the same
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008021711A (ja) 半導体モジュールならびにその製造方法
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR101088814B1 (ko) 플립 칩 패키지 및 그의 제조방법
JP2001007257A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105