JP2013518432A - Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア - Google Patents

Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア Download PDF

Info

Publication number
JP2013518432A
JP2013518432A JP2012551156A JP2012551156A JP2013518432A JP 2013518432 A JP2013518432 A JP 2013518432A JP 2012551156 A JP2012551156 A JP 2012551156A JP 2012551156 A JP2012551156 A JP 2012551156A JP 2013518432 A JP2013518432 A JP 2013518432A
Authority
JP
Japan
Prior art keywords
tsv
wafer
die
stacked
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012551156A
Other languages
English (en)
Other versions
JP2013518432A5 (ja
Inventor
好美 高橋
ムルツザ マスード
ダン ラジブ
エス チャウハン サティエンデュラ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2013518432A publication Critical patent/JP2013518432A/ja
Publication of JP2013518432A5 publication Critical patent/JP2013518432A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

シリコン貫通ビア（ＴＳＶ）ウエハを用いてスタックされた電子的部品を形成する方法が、第１ディボンデング温度を有する第１接着性材料（２０６）を用いてＴＳＶウエハ（２０２）の上側に第１キャリアウエハ（２０５）を搭載することを含む。ＴＳＶウエハは、その下側から薄くされて薄くされたＴＳＶウエハ（２０２’）を形成する。第１ディボンデング温度より高い第２ディボンデング温度を有する第２接着性材料（２０７）を用いて、ＴＳＶウエハ（２０２’）の下側に第２キャリアウエハ（２１５）が搭載される。薄くされたＴＳＶウエハ（２０２’）はそれから第１キャリアウエハ（２０５）を取り除くため、前記第１ディボンデング温度を超える温度まで加熱される。スタックされた電子的部品を形成するため、少なくとも１つの個片化されたＩＣダイが、薄くされたＴＳＶウエハの上面上に形成されたＴＳＶダイに結合される。

Description

開示される実施例は、集積回路（ＩＣ）アッセンブリプロセスに関し、更に特定して言えば、ダイ又はウエハをウエハを含むＴＳＶに結合することに関連する。
標準的なフリップチップ・アッセンブリ手法を用いてフェース・トゥー・フェース式にＩＣダイをスタックするため、アッセンブリは、第１の薄くされたＩＣダイを、その後、第２の薄くされたＩＣダイ（例えば、厚さ２５〜１５０マイクロメートルに薄くされたダイ）をパッケージ基板（例えば、ＰＣＢ）上に順次方式で結合することにより従来行なわれている。典型的な配置において、第１のＩＣダイは、ＴＳＶがパッケージ基板面上のパッドとの接合を形成するパッケージ基板の表面上に表（即ち、能動回路／上側）を上に搭載されるダイを含むＴＳＶであり得る。その後、キャピラリアンダーフィルが一般的に実行される。その後第２のＩＣダイは、第１のＩＣダイの上側に一般的にフリップチップ（ＦＣ）搭載される。
この従来の順次スタックされるダイアッセンブリ手法に関する問題には、パッケージ基板上に搭載される第１のＩＣダイが著しい歪み／撓みを有し得るため、ダイとダイのバンプを介した接合の困難さがある。また、両方のＩＣダイが薄くされ、アッセンブリの間いずれも上側が露出されるため、ＩＣダイハンドリングが一般に困難であり、クラックの入ったＩＣダイ又はＩＣダイのスクラッチによる歩留まりロスにつながり得る。
スタックされるダイは、ダイ・ツー・ウエハ法（Ｄ２Ｗ）によって形成することもできる。１つの既知のＤ２Ｗ法において、ダイ・ウエハスタックは、ＴＳＶウエハの下側でＴＳＶティップを露出させるため、ＴＳＶウエハの上側に結合されるキャリアウエハを用いてＴＳＶウエハを薄く（例えば厚さ１００マイクロメートルより薄く）することによって形成される。キャリアウエハはその後取り除かれ、その後、ＩＣダイは、薄くされたＴＳＶウエハの上側に結合される。しかし、薄くされたＴＳＶウエハの歪みが、ＩＣダイとの接合／結合を複雑にし得る。例えば、当業界で既知であるように、歪みが不整合な接合をもたらし、これが、コンタクト領域を低減し、特にファインピッチ化されたパッドの場合、接合のコンタクト抵抗を増加させ、さらにはオープンサーキットコンタクトを引き起こすことすらある。
また、スクラッチやクラックし易くなり得る、従来の薄いダイ・ウエハスタックは扱いが困難である。第２の既知のＤ２Ｗ法において、薄くされたＩＣダイはＴＳＶウエハの上部に結合され、その後、ＴＳＶがその下側から薄くされて、ＴＳＶウエハの下側でＴＳＶを露出させる。ウエハを薄くすることが進むにつれて増加するＴＳＶティップ露出の間のＴＳＶウエハの歪み／湾曲により、この第２の既知のＤ２Ｗ法は、個々のＩＣダイにわたる著しい高さ変動を含む著しいＴＳＶティップ高さ変動を生じさせ得、これは、後に続くダイスタックのＴＳＶティップのパッケージ基板への結合の間の結合の問題を引き起こし得る。
ウエハ・ツー・ＴＳＶウエハ（Ｗ２Ｗ）の結合は、Ｄ２Ｗ法に関連して上述した同じ課題を共有している。従って、ダイ又はウエハをウエハを含むＴＳＶに結合するため新しいアッセンブリプロセスが必要とされている。
開示される実施例は、少なくとも１つのＴＳＶダイを含む薄いダイスタックを形成するために個片化され得る、電子的部品を含むスタックされたＴＳＶウエハを形成するため、ダイ又はウエハをウエハを含むＴＳＶに結合するとき、上述の歪み／撓み、及びスクラッチの問題に対する解決策を提供する。第１のディボンデング温度を有する第１の接着性材料を用いて複数のＩＣダイを含むＴＳＶウエハの上面に第１のキャリアウエハが搭載される。ＴＳＶウエハはその後その下側から薄くされて、埋め込まれたＴＳＶティップを露出させるため薄くされたＴＳＶウエハを形成する。薄くする間、フラットなキャリアウエハがＴＳＶウエハを支持するため、その結果のＴＳＶティップ高さ変動は、上述の第２のＤ２Ｗ法に比べて著しく低減される。
第１のキャリアウエハがＴＳＶウエハの上部に結合されたままの状態で、その後、第２のキャリアウエハが、第２の接着性材料を用いてＴＳＶウエハの下側にＴＳＶウエハを挟んで搭載される。第２の接着性材料は、第１の接着剤のディボンデング温度に比べて高い第２のディボンデング温度を有する。その後、第２のキャリアウエハがＴＳＶウエハに取り付けられたままとなるように、第１のディボンデング温度より高いが第２のディボンデング温度より低い温度まで過熱することにより、ＴＳＶウエハの上側から第１のキャリアウエハが選択的に取り除かれる。
その後、個片化されたＩＣダイ又はウエハを含み得る少なくとも１つの第２のＩＣダイが、薄くされたＴＳＶウエハの上側の複数のＴＳＶダイに結合されて、電子的部品を含むスタックされたＴＳＶウエハを形成する。このＴＳＶウエハは、個片化されたＩＣダイ又はウエハの結合の間第２のキャリアウエハにより支持されるため、歪み／撓みが著しく低減され、これは接合のコンタクト抵抗を低減させ、その結果、電子的部品を含むスタックされたＴＳＶウエハの個片化（例えばソーイング）により生成される、個片化されたスタックされたＩＣダイの回路性能及び信頼性を改善する。
添付の図面を参照して、開示される実施例を説明する。
図１は、開示される実施例に従って、各々が、埋め込まれたＴＳＶティップ及び少なくとも１つの第２のＩＣダイを有するＴＳＶ前駆物質を含む、複数のＴＳＶダイを含むＴＳＶウエハから、電子的部品を含むスタックされたＴＳＶウエハを形成するための一例の方法における工程を示すフローチャートである。
図２Ａは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｂは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｃは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｄは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｅは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｆは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。 図２Ｇは、開示される実施例に従って、ダイ・ＴＳＶウエハスタック又はウエハ・ＴＳＶウエハスタックを形成するための一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。
図３Ａは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｂは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｃは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｄは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｅは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｆは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｇは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。 図３Ｈは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。
図４Ａは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｂは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｃは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｄは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｅは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｆは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｇは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｈは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。 図４Ｉは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。
図５は、開示される実施例と共に用いることができる、異なるディボンデング温度を提供する幾つかの接着性材料を示す一例の粘度対温度のグラフである。
開示される実施例は、個片化の際複数の個片化されたスタックされたＩＣダイを提供する電子的部品を含むスタックされたＴＳＶウエハを形成するためのデュアルキャリアウエハ法を含む。本明細書において用いられるように「ＴＳＶウエハ」は、能動回路、及び埋め込まれるＴＳＶティップを含む「ＴＳＶ前駆物質」がその上に形成される複数のＴＳＶダイを含む上側と、下側とを含む。「ＴＳＶ前駆物質」という用語は、その後のＴＳＶウエハの下側から薄くすることが、ＴＳＶ前駆物質が基板を通した電気的接続性を提供するように、ＴＳＶティップへの電気的アクセスを提供するのに充分である構造を指す。当業界で既知であるように、能動回路は、全体として、トランジスタ、ダイオード、コンデンサ、及びレジスタを含む回路要素だけでなく、これらの種々の回路要素を相互接続する信号線及び他の導体を含む。
図１は、開示される実施例に従って、ＴＳＶウエハから電子的部品を含むスタックされたＴＳＶウエハを形成するための、一例のデュアルキャリア方法１００における工程を示すフローチャートである。工程１０１が、第１のディボンデング温度を有する第１の接着性材料を用いて第１のキャリアウエハをＴＳＶウエハの上側に搭載することを含む。キャリアウエハは、例えば、クオーツ又はシリコンを含み得る。ＴＳＶウエハは、一般的に、少なくとも１００マイクロメートルの厚みを有するよう本明細書において定義され、典型的には少なくとも２００マイクロメートル（例えば５００〜８００マイクロメートル）の厚みである、厚いウエハである。
工程１０２において、ＴＳＶウエハがその下側から薄くされて、薄くされたＴＳＶウエハを形成する。ＴＳＶウエハは、全般的に、少なくとも２５マイクロメートル、典型的には、２５マイクロメートル〜１５０マイクロメートルの厚みまで薄くされる。薄くすることは、薄くされたＴＳＶウエハの下側から埋め込まれたＴＳＶティップを露出させて、露出されたＴＳＶティップを形成することを含む。一実施例において、露出されたＴＳＶティップは、ＴＳＶウエハの下側から少なくとも５マイクロメートル、例えば、５〜５０マイクロメートル、突出する。別の実施例において、ＴＳＶティップはウエハの下側から突出せず、ウエハの下側上の再配線層（ＲＤＬ）が露出されたＴＳＶティップへの接触を提供する。
工程１０３が、第２の接着性材料を用いて、薄くされたＴＳＶウエハの下側に第２のキャリアウエハを搭載することを含む。第２の接着剤がそのキャリアウエハの取り付けを維持する一方、第１の接着剤が第１のキャリアウエハの除去を可能とするようディボンデングするように、第２の接着性材料は第１のディボンデング温度に比べて高い第２のディボンデング温度を有する。ディボンデング温度の差は、一般的に少なくとも１０℃であり、より典型的には少なくとも２０℃、例えば５０℃又はそれ以上、である。
それぞれの接着剤は、熱可塑性物質、熱硬化物質から選択され得、いずれの場合も任意選択で光（例えばＵＶ）硬化可能なポリマーを備えていてよい。
工程１０４が、薄くされたＴＳＶウエハから第１のキャリアウエハを取り除くため、薄くされたＴＳＶウエハを第１のディボンデング温度より高い温度までを加熱することを含む。工程１０４における温度は、第２のキャリアウエハを取り付けられたままとするよう第２の接着剤をその場に維持するように充分に低い。例えば、一実施例において、選択されたディボンデング温度で安定的であるように第２の接着剤を選択して、約２５０度まで過熱することなどにより、第１の接着剤の粘度が約１００Ｐａ・Ｓ（またはそれ以下）まで低下すると、第１の接着剤の選択的ディボンデングが行われ得る。残った第１の接着剤を取り除くため、溶剤処理が用いられ得る。
工程１０５が、電子的部品を含むスタックされたＴＳＶウエハを形成するため、薄くされたＴＳＶウエハの上面上に形成されるＴＳＶダイに第２のＩＣダイを結合することを含む。第２のＩＣダイは、１つ又は複数の個片化された第２のＩＣダイを含み得る。この実施例において、スタックされたＴＳＶウエハは、ダイ・ＴＳＶウエハスタックを含む電子的部品を含む。第２のＩＣダイは、複数の第２のＩＣダイを含むウエハを含むこともできる。この実施例において、スタックされたＴＳＶウエハは、ウエハ・ＴＳＶウエハスタックを含む電子的部品を含む。
結合はＦＣ結合であり得る。他の実施例において、第２のＩＣダイがＴＳＶを含むときなど、第２のＩＣダイは、ＴＳＶウエハの上面上に上側（即ち、能動回路側）を上にして結合され得る。本明細書では全般的に、薄くされたＴＳＶウエハに一つの第２のＩＣダイが結合されるよう記載しているが、当業者であれば、複数のスタックされた第２のＩＣダイ（例えば、２つ、３つ、又はそれ以上のダイ及び／又はウエハのスタック）を含むダイ又はウエハスタックが、本明細書に開示する方法に基づいて薄くされたＴＳＶウエハに結合され得ることが認識されるであろう。
第２のキャリアウエハはその後、電子的部品を含むスタックされたＴＳＶウエハから取り除かれ得る。熱的及び非熱的に（例えばレーザー除去）を含む種々の方式で、第２の接着剤が取り除かれ得る。第２のキャリアウエハの除去に続いて、幾つかの例示の実施例に関連して以降で説明するように、パッケージ基板（例えば有機基板）上にその後搭載され得る複数のスタックされたＩＣダイを形成するため、電子的部品を含むＴＳＶウエハが個片化され（例えばソーイングされ）得る。
図２Ａ〜Ｇは、開示される実施例に従って、電子的部品を含むＴＳＶウエハを形成するための、一例のデュアルキャリアＦＣ法に関連する連続する断面図を示す。簡潔にするため、従来の誘電性ライナーや、銅などの金属充填材を有するＴＳＶに存在する金属拡散障壁層は、いずれもここに提供する図面には示していない。また、上述したように、開示される実施例は全般的にＦＣアッセンブリ法であるとして説明しているが、薄くされたＴＳＶウエハ自体の上に搭載される第２のＩＣダイを含む第２のＩＣダイ又はウエハがＴＳＶを含むとき、第２のダイは上側／フェースアップでマウントされ得る。
ウエハファブ処理（例えば、パッシベーション処理）が終了した後、埋め込まれたＴＳＶ２０３及び複数のＴＳＶダイを有するＴＳＶウエハ２０２を図２Ａに示す。図面において、「ＦＳ」はダイ又はウエハのフロント／上側に対応し、「ＢＳ」はダイ又はウエハの下側に対応する。図２Ｂに示すように、第１のキャリアウエハ２０５が、第１のディボンデング温度を有する第１の接着性材料２０６を用いてＴＳＶウエハ２０２の上側に搭載される。図２Ｃは、露出されたＴＳＶティップ２０３（ａ）を有するＴＳＶ２０３を含む、薄くされたＴＳＶウエハ２０２’を形成するために、ＴＳＶウエハを薄くした（例えばバックグラインド）後の図を示す。
図２Ｄは、第２の接着性材料２０７を用いて、薄くされたＴＳＶウエハ２０２’の下側に第２のキャリアウエハ２１５を搭載した後の断面図を示す。上述のように、第２の接着性材料２０７は、第１のディボンデング温度に比べて高い第２のディボンデング温度を有する。図２Ｅは、薄くされたＴＳＶウエハ２０２’からの第１のキャリアウエハ２０５の除去を可能にする過熱後の断面図を示す。第２のキャリアウエハ２１５は、第２の接着剤２０７により、薄くされたＴＳＶウエハ２０２’に取り付けられたままである。
上述のように、第２のＩＣダイは、１つ又は複数の個片化されたＩＣダイを含み得る。この実施例において、形成される電子的部品を含むスタックされたＴＳＶウエハは、ダイ・ＴＳＶウエハスタックを含む。図２Ｆは、ダイ・ウエハスタックを形成するため、ダイ２ ２１８として示す個片化された第２のＩＣダイを、薄くされたＴＳＶウエハ２０２’の上側に形成された複数のＴＳＶダイのフロント側に結合した後の断面図を示す。ダイ２ ２１８は、ＦＣ接合のための複数の結合導体（バンプ）２１０を有して示されている。ダイ２は、半導体ＩＣ、ＭＥＭＳデバイス、又はＩＣを含むＭＥＭＳ、或いは受動デバイスであり得る。
上述のように、第２のＩＣダイは、複数の第２のＩＣダイを含むウエハを含むこともできる。この実施例において、形成される電子的部品を含むスタックされたＴＳＶウエハは、ウエハ・ＴＳＶウエハスタックを含む。図２Ｇは、ウエハ・ＴＳＶウエハスタック形成するため、ダイ２ ２１８として示す複数の第２のＩＣダイを含むウエハ２６１を、薄くされたＴＳＶウエハ２０２’の上側に形成される複数のＴＳＶダイのフロント側に結合した後の断面図を示す。ダイ２ ２１８は、ＦＣ接合のための複数の結合導体（バンプ）２１０を有して示されている。上述のように、ダイ２ ２１８は、半導体ＩＣ、ＭＥＭＳデバイス、又はＩＣを含むＭＥＭＳ、或いは受動デバイスであり得る。硬化可能な誘電体フィルム（ＣＤＦ）２１３が、図２Ｆのダイ２ ２１８と薄くされたＴＳＶウエハ２０２’のＦＳとの間、及び図２Ｇのウエハ２６１と薄くされたＴＳＶウエハ２０２’のＦＳとの間に示されている。ＣＤＦ２１３は、アンダーフィル層を形成する（例えば、クロスリンキング）ＣＤＦ２１３となるのに充分な熱で、バンプ２１０と薄くされたＴＳＶウエハ２０２’の上側のＴＳＶダイのＦＳ上の結合フィーチャー（features）との間の金属性接合を形成するため、ＣＤＦ層２１３に貫通するダイ２ ２１８上のＦＣ接合のためのバンプ２１０となるのに充分な押す力（圧力）を用いて、接合を同時に形成するだけでなくアンダーフィル材料を形成するための、圧縮結合を可能にする。
圧縮結合の間の典型的な熱プレス条件は、１５０〜１８０℃の温度、３５〜１３３Ｋｇｆ／ｃｍ２のプレス中の力／面積（圧力）、及び１００〜１８０秒のプレス時間を含み得る。従って、この実施例において、キャピラリアンダーフィル又は非導電性のペースト（ＮＣＰ）プロセスなどの従来のアンダーフィルプロセスが不要となる。
ＣＤＦ２１３は、ダイ２ ２１８の上／フロント側（ＦＳ）に塗布され（例えば、ラミネートされ）得る。硬化前のＣＤＦ材料は、一般的に、５００〜１，０００パスカル秒（Ｐａ・ｓ）より低いなどの低溶融粘度、及び少なくとも１８０℃の温度で３０秒の硬化時間などの高速硬化性を提供する。ＣＤＦ２１３は、ＣＤＦの熱膨張係数（ＣＴＥ）のラミネーションエリア表面のＣＴＥとのマッチングに基づく一実施例において充填材の重量％を備えた任意の充填材を含み得る。ＣＤＦ２１３の厚みは、一般に、製造性マージンを反映する付加的な厚み量を有するわずかなアンダーフィルギャップ領域を充填するように計算される。例えば、アンダーフィルギャップが１０マイクロメートルである場合、ＣＤＦの厚みは１５〜２０マイクロメートルであり得る。ＣＤＦ材料はフラックスを含み得る。当業界で既知であるように、フラックスとは、酸化物洗浄が可能であり、はんだでの金属（例えば、銅）のぬれ性を可能とする、化学的又は物理的にアクティブなフォーミュレーションを指す。結合導体が、銅など高度に酸化可能な金属を含むとき、一般的にフラックスがＣＤＦに含まれる。金属性接合はこの工程では形成されない。以降で説明するように、ＣＤＦは、アンダーフィル層を形成する熱プレスを可能にし、単一のアッセンブリ工程での結合を提供する。
図３Ａ〜Ｈは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、例示のモールドフリー・アッセンブリフローに関連する連続する断面図を示す。パッケージ基板は、例えば、有機又はセラミック印刷回路基板（ＰＣＢ）を含み得る。図３Ａは、図２Ｆに示すダイ・ウエハスタックからの第２のキャリアウエハ２１５の除去を示す断面図を示す。図３Ｂは、キャリアウエハレスダイ・ウエハスタックのダイシングフィルム３１５上への搭載を示す断面図を示す。
図３Ｃ〜Ｅは、モールドフリー・キャピラリアンダーフィルフローアッセンブリオプションを示す。図３Ｃは、複数の個片化されたスタックされたダイを提供するため、図３Ｂに示すダイ・ウエハスタックをウエハソーイングした後の結果を示す。図３Ｄは、ＴＣ結合又はマス・リフローを含むプロセスを用いて、個片化されたスタックされたダイを、パッド３０２を含むパッケージ基板３０１上に搭載することを示す。図３Ｅは、個片化されたスタックされたダイの底部と基板３０１の表面との間のギャップ領域にアンダーフィル３１３を配置する、キャピラリアンダーフィル後の結果の構造を示す。
図３Ｆ〜Ｈは、モールドフリーのプリアプライド・アンダーフィルアッセンブリオプションを示す。図３Ｆは、図２Ｆに示すダイ・ウエハスタックとダイシングフィルム３１５との間にＣＤＦフィルム３２１を置くことを示す。図３Ｇは、ダイ図３Ｆに示すダイ・ウエハスタックをソーイングした後提供される個片化されたスタックされたウエハを示す。図３Ｈは、個片化されたスタックされたダイをパッケージ基板上に置くこと、及び、個片化されたスタックされたダイのパッケージ基板上のパッドへの結合となる圧縮結合、及び、個片化されたスタックされたダイとパッケージ基板との間にＣＤＦ３２１からのアンダーフィル材料の形成後の結果の構造を示す。
図４Ａ〜Ｉは、開示される実施例に従って、ダイ・ウエハスタックから個片化されたダイスタックを形成するため、及びその後、個片化されたダイスタックをパッケージ基板に結合するための、アッセンブリフローを含む例示のモールドに関連する連続する断面図を示す。図４Ａは、図２Ｆに示すダイ・ウエハスタックにモールド材料４１０を適用した後の図を示す。図４Ｂは、ダイ・ウエハスタックからの第２のキャリアウエハ２１５の除去を示す断面図を示す。図４Ｃは、モールディングされたダイ・ウエハスタックＴＳＶティップ２０３（ａ）側を上にダイシングフィルム３１５上に搭載することを示す。
図４Ｄ〜Ｅは、キャピラリアンダーフィルフローアッセンブリオプションを含むモールドを示す。図４Ｄは、個片化されたスタックされたダイを含む複数のモールドを提供するための、図４Ｃに示すモールディングされたダイ・ウエハスタックをウエハソーイングした後の結果を示す。図４Ｅは、ＴＣ結合又はマス・リフローを含むプロセスを用いて、個片化されたスタックされたダイを含むモールドを、パッド３０２を含むパッケージ基板３０１上に搭載することを示す。図４Ｆは、個片化されたスタックされたダイの底部と基板３０１の表面との間のギャップ領域にアンダーフィル３１３を配置するキャピラリアンダーフィル後の結果の構造を示す。
図４Ｇ〜Ｉは、モールドフリーのプリアプライド・アンダーフィルアッセンブリオプションを示す。図４Ｇは、モールディングされたダイ・ウエハスタックのＴＳＶティップ側上にＣＤＦフィルム３２１を置き、さらに、モールドされたウエハスタックＴＳＶティップ側を上にダイシングフィルム３１５上に搭載した後の構造を示す。図４Ｈは、図４Ｇに示すダイシングフィルム３１５上にモールディングされたダイ・ウエハスタックをソーイングした後提供される、モールディングされ個片化されたスタックされたダイを示す。図４１は、モールディングされ個片化されたスタックされたダイをパッケージ基板上に置いた後の結果の構造、及び、個片化されたスタックされたダイのパッケージ基板３０１上のパッド３０２への結合、更に、モールディングされ個片化されたスタックされたダイとパッケージ基板３０１との間へのＣＤＦ３２１からのアンダーフィル材料の形成をもたらす、圧縮結合を示す。
上述のように、突出するＴＳＶティップ２０３（ａ）は上に示されているが、本発明の他の実施例において、ＴＳＶ２０９は、ＴＳＶウエハの下側から電気的にアクセス可能であるが、ＲＤＬが含まれる場合など、ウエハの下側から突出しない。
例
本発明の実施例は、以下の特定の例で更に図示するが、これらがいかなる方式においても本発明の実施例の範囲又は内容を制限するものと解釈すべきではない。
図５は、全般的に本明細書に記載の結合接着剤として用いることが可能な３つの異なる例示の接着性材料の粘度対温度（℃）のグラフである。接着性Ａは、低いディボンデング温度の接着性として、接着材Ｂ又はＣは、高いディボンデング温度の接着性として用いることができる。本明細書において用いられる軟化温度とは、粘度が、少なくとも２００Ｐａ・Ｓなど、ディボンデングに耐えるのに必要とされる最低粘度である温度を指す。曲線Ａは、ミズーリ州スプリングフィールドのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ社により製造されるＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ ＷａｆｅｒＢＯＮＤ（登録商標）ＨＴ−１０．１０コーティングに対する粘度曲線である。曲線Ｂ及びＣは、曲線Ａに示すものに比べて高いディボンデングを提供する他の材料に対し、他の粘度曲線を提供する。
高い方のディボンデング温度の接着剤の一例は、ＵＶ硬化接着性であるＳｕｍｉｔｏｍｏ ３Ｍからのものである。このＵＶ硬化液体接着剤は、キャリアウエハ取り付けのためにＨＴ１０．１０と同様に用いることができる。このＵＶ硬化接着性を用いて、ガラス又は他のキャリアから、ガラスへの境界に小さなバブルを形成するためのレーザー露出により取り除くことが可能であり、その後、除去テープによるウエハからの除去が続く。住友スリーエム株式会社によって製造されるＳｕｍｉｔｏｍｏ ３Ｍは、図５の曲線Ｂ及びＣに対して示すように、約２５０℃のディボンデングに対する耐熱能力を有する。
一例のシーケンスにおいて、図２Ｄに示すものに類似して、高いディボンデング温度の第２の接着剤が、他方の側に低い結合温度の接着剤を有するＴＳＶウエハに付加される。その後、第２の接着剤がＵＶ硬化される。第１の接着剤がその後、第１の接着剤ＨＴ１０に対し２００℃近辺などで、選択的に取り除かれる一方、第２のキャリアウエハは第２の接着剤により取り付けられたまま残る。ダイ・ウエハスタックを形成するためのＴＳＶウエハへのダイ取り付けの後、個片化されたスタックされたダイを形成するためのダイ・ウエハスタックの個片化の前に、ダイ・ウエハスタックからガラスキャリア及びＵＶ硬化された材料を取り除くためのバブルを形成するためレーザー露出が用いられ得る。
本発明の実施例は、種々のデバイス及び関連する製品を形成するための種々のプロセス・フローに統合することができる。半導体基板は、その中の種々の要素及び／又はその上の層を含み得る。これらは、障壁層、他の誘電体層、デバイス構造、或いは、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性線、導電性ビアなどを含む能動要素及び受動要素を含み得るまた、バイポーラ、ＣＭＯＳ、ＢｉＣＭＯＳ及びＭＥＭＳを含む種々のプロセスにおいて本発明の実施例を用いることができる。
例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した１つ又はそれ以上の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。

Claims (13)

  1. スタックされた電子的部品を形成する方法であって、
    第１のディボンデング温度を有する第１の接着性材料を用いて、シリコン貫通ビア（ＴＳＶ）ダイを含むＴＳＶウエハの上側に第１のキャリアウエハを搭載すること、
    薄くされたＴＳＶウエハを形成するため、前記ＴＳＶウエハの下側から前記ＴＳＶウエハを薄くすることであって、前記薄くすることが、露出されたＴＳＶティップを形成するため、前記ＴＳＶウエハ上に埋め込まれたＴＳＶティップを露出させることを含むこと、
    第２の接着性材料を用いて前記下側に第２のキャリアウエハを搭載することであって、前記第２の接着性材料が、前記第１のディボンデング温度に比較して高い第２のディボンデング温度を有すること、
    前記薄くされたＴＳＶウエハから前記第１のキャリアウエハを取り除くため、
    前記薄くされたＴＳＶウエハを前記第１のディボンデング温度を超える温度まで加熱すること、及び、
    電子的部品を含むスタックされたＴＳＶウエハを形成するため、前記薄くされたＴＳＶウエハの前記上側の前記ＴＳＶダイ上に少なくとも第２のＩＣダイを結合すること、
    を含む、方法。
  2. 請求項１に記載の方法であって、前記第１の接着性材料及び前記第２の接着性材料の両方が熱可塑性物質を含む、方法。
  3. 請求項１に記載の方法であって、前記露出されたＴＳＶティップが、前記薄くされたＴＳＶウエハの下側から少なくとも５マイクロメートル突出する、突出するＴＳＶティップである、方法。
  4. 請求項１に記載の方法であって、
    前記第２のＩＣダイと前記ＴＳＶウエハの前記上側との間に硬化可能な誘電体フィルム（ＣＤＦ）を提供することを更に含み、
    単一の処理工程で、電子的部品を含む前記スタックされたＴＳＶウエハを形成するため、前記第２のＩＣダイを前記結合することが、前記ＣＤＦからのアンダーフィルと、前記第２のＩＣダイを結合するための接合とを形成する、圧縮成形を提供する熱プレスプロセス、を含む、
    方法。
  5. 請求項１に記載の方法であって、電子的部品を含む前記スタックされたＴＳＶウエハを前記形成することが、前記第２のＩＣダイを前記結合した後、アンダーフィル材料又は非導電性のペースト（ＮＣＰ）でアンダーフィルすることを更に含む、方法。
  6. 請求項４に記載の方法であって、前記第２のＩＣダイを前記結合することが、フリップチップ結合を含む、方法。
  7. 請求項４に記載の方法であって、前記第２のＩＣダイが複数のＴＳＶを含み、前記第２のＩＣダイを前記結合することが、前記第２のＩＣダイのフェイスアップ結合を含む、方法。
  8. 請求項１に記載の方法であって、
    電子的部品を含む前記スタックされたＴＳＶウエハから前記第２のキャリアウエハを取り除くこと、及び、
    複数の個片化されたスタックされたＩＣダイを形成するため、電子的部品を含む前記スタックされたＴＳＶウエハをソーイングすること、
    を更に含む、方法。
  9. 請求項８に記載の方法であって、
    前記複数の個片化されたスタックされたＩＣダイの少なくとも１つを、その上にランドパッドを有するパッケージ基板に結合すること、及び、
    アンダーフィル材料又は非導電性のペースト（ＮＣＰ）でキャピラリアンダーフィルすること、
    を更に含む、方法。
  10. 請求項８に記載の方法であって、前記露出されたＴＳＶティップが、前記薄くされたＴＳＶウエハの前記下側から少なくとも５マイクロメートル突出する、突出するＴＳＶティップであり、この方法が、
    前記ソーイングする前に前記突出するＴＳＶティップ上に硬化可能な誘電体フィルム（ＣＤＦ）を提供すること、
    前記複数の個片化されたスタックされたＩＣダイの少なくとも１つを、その上にランドパッドを有するパッケージ基板上に置くこと、及び
    単一の処理工程で、前記個片化されたスタックされたＩＣダイの前記突出するＴＳＶティップを、前記パッケージ基板の前記ランドパッドへ結合するため、前記ＣＤＦからのアンダーフィルと接合と形成するため圧縮成形を提供する熱プレスプロセスを含む、結合すること、
    を更に含む、方法。
  11. 請求項１に記載の方法であって、
    前記第２のＩＣダイを前記結合した後の前記第２のＩＣダイを覆うため、モールド材料をオーバーモールドすることを含むモールド層を形成すること、
    電子的部品を含む前記スタックされたＴＳＶウエハから前記第２のキャリアウエハを取り除くこと、及び、
    複数の個片化されたスタックされたＩＣダイを形成するため、電子的部品を含む前記スタックされたＴＳＶウエハをソーイングすること、
    を更に含む、方法。
  12. 請求項１１に記載の方法であって、
    前記複数の個片化されたスタックされたＩＣダイの少なくとも１つを、その上にランドパッドを有するパッケージ基板に結合すること、及び、
    その後、アンダーフィル材料又は非導電性のペースト（ＮＣＰ）でキャピラリアンダーフィルすること、
    を更に含む、方法。
  13. 請求項１１に記載の方法であって、前記露出されたＴＳＶティップが、前記薄くされたＴＳＶウエハの前記下側から少なくとも５マイクロメートル突出する、突出するＴＳＶティップであり、この方法が、
    前記ウエハをソーイングする前に前記突出するＴＳＶティップ上に硬化可能な誘電体フィルム（ＣＤＦ）を提供すること、
    前記複数の個片化されたスタックされたＩＣダイの少なくとも１つを、その上にランドパッドを有するパッケージ基板を置くこと、及び、
    単一の処理工程で、パッケージ基板の前記ランドパッドに前記突出するＴＳＶティップを結合するために、前記ＣＤＦからのアンダーフィルと接合とを形成するため圧縮成形を提供する熱プレスプロセスを含む第２の結合をすること、
    を更に含む、方法。
JP2012551156A 2010-01-26 2010-12-17 Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア Pending JP2013518432A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/694,012 US8017439B2 (en) 2010-01-26 2010-01-26 Dual carrier for joining IC die or wafers to TSV wafers
US12/694,012 2010-01-26
PCT/US2010/060927 WO2011093955A2 (en) 2010-01-26 2010-12-17 Dual carrier for joining ic die or wafers to tsv wafers

Publications (2)

Publication Number Publication Date
JP2013518432A true JP2013518432A (ja) 2013-05-20
JP2013518432A5 JP2013518432A5 (ja) 2014-02-06

Family

ID=44309261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551156A Pending JP2013518432A (ja) 2010-01-26 2010-12-17 Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア

Country Status (4)

Country Link
US (1) US8017439B2 (ja)
JP (1) JP2013518432A (ja)
CN (1) CN102844859A (ja)
WO (1) WO2011093955A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524493A (ja) * 2010-03-31 2013-06-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 二面上にチップを備えたウェハを製造するための方法
JPWO2012053463A1 (ja) * 2010-10-21 2014-02-24 住友ベークライト株式会社 電子装置の製造方法およびそれを用いてなる電子装置、電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2017028166A (ja) * 2015-07-24 2017-02-02 積水化学工業株式会社 半導体ウェハ保護用フィルム

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8866301B2 (en) 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US9324905B2 (en) 2011-03-15 2016-04-26 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate
KR20120123919A (ko) * 2011-05-02 2012-11-12 삼성전자주식회사 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지
US8569086B2 (en) * 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US9343430B2 (en) * 2011-09-02 2016-05-17 Maxim Integrated Products, Inc. Stacked wafer-level package device
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
CN103066049B (zh) * 2011-10-24 2015-09-02 联致科技股份有限公司 封装基板及其制法
EP2648214B1 (en) 2012-04-05 2019-06-12 ams AG Methods of producing a semiconductor device with a through-substrate via
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
TWI464811B (zh) * 2012-06-05 2014-12-11 Yi Ham Chiang 半導體封裝方法與結構
WO2014011167A1 (en) * 2012-07-11 2014-01-16 Hewlett-Packard Development Company, L.P. Semiconductor secured to substrate via hole in substrate
US8816507B2 (en) 2012-07-26 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-Package structures having buffer dams and method for forming the same
US9686864B2 (en) 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
TWI467723B (zh) * 2012-09-26 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102077248B1 (ko) 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
CN103996351B (zh) * 2013-02-20 2020-01-21 泰科消防及安全有限公司 粘合剂结合的物品保护标签
KR102038488B1 (ko) 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
FI125959B (en) 2013-05-10 2016-04-29 Murata Manufacturing Co Microelectromechanical device and method of manufacture of microelectromechanical device
KR102084540B1 (ko) 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20150120570A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
KR20150123420A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조 방법
KR102254104B1 (ko) 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
US9888579B2 (en) * 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9886193B2 (en) 2015-05-15 2018-02-06 International Business Machines Corporation Architecture and implementation of cortical system, and fabricating an architecture using 3D wafer scale integration
CN107644843B (zh) * 2016-07-22 2020-07-28 中芯国际集成电路制造（天津）有限公司 晶圆堆叠制作方法
CN108878465B (zh) * 2018-06-07 2020-07-07 复旦大学 基于背电极连接的cmos图像传感器及其制备方法
CN112913015B (zh) * 2018-10-23 2024-01-16 株式会社大赛璐 半导体装置制造方法
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
KR20200113069A (ko) 2019-03-20 2020-10-06 삼성전자주식회사 반도체 소자 제조 방법
US12009352B2 (en) * 2019-09-26 2024-06-11 Illumina, Inc. Fabricating wafers with electrical contacts on a surface parallel to an active surface
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法
US11728248B2 (en) 2021-07-01 2023-08-15 Deca Technologies Usa, Inc. Fully molded semiconductor structure with through silicon via (TSV) vertical interconnects
US11616003B2 (en) * 2021-07-01 2023-03-28 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with through silicon via (TSV) vertical interconnects
CN114724967A (zh) * 2022-06-08 2022-07-08 江苏芯德半导体科技有限公司 一种具有tsv的异构芯片封装结构的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2005174991A (ja) * 2003-12-08 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2008103395A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 半導体モジュール及びその製造方法
US20090280602A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
US20090291524A1 (en) * 2008-05-22 2009-11-26 Texas Instruments Inc Combined metallic bonding and molding for electronic assemblies including void-reduced underfill

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
TWI331391B (en) * 2007-03-20 2010-10-01 Siliconware Precision Industries Co Ltd Stackable semiconductor device and fabrication method thereof
US7841080B2 (en) * 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
US7915080B2 (en) * 2008-12-19 2011-03-29 Texas Instruments Incorporated Bonding IC die to TSV wafers
US8263497B2 (en) * 2009-01-13 2012-09-11 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056999A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2005174991A (ja) * 2003-12-08 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2008103395A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 半導体モジュール及びその製造方法
US20090280602A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
US20090291524A1 (en) * 2008-05-22 2009-11-26 Texas Instruments Inc Combined metallic bonding and molding for electronic assemblies including void-reduced underfill

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013524493A (ja) * 2010-03-31 2013-06-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 二面上にチップを備えたウェハを製造するための方法
JPWO2012053463A1 (ja) * 2010-10-21 2014-02-24 住友ベークライト株式会社 電子装置の製造方法およびそれを用いてなる電子装置、電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP5942850B2 (ja) * 2010-10-21 2016-06-29 住友ベークライト株式会社 電子装置の製造方法、電気、電子部品の製造方法
JP2017028166A (ja) * 2015-07-24 2017-02-02 積水化学工業株式会社 半導体ウェハ保護用フィルム

Also Published As

Publication number Publication date
WO2011093955A2 (en) 2011-08-04
US20110183464A1 (en) 2011-07-28
CN102844859A (zh) 2012-12-26
US8017439B2 (en) 2011-09-13
WO2011093955A3 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
JP2013518432A (ja) Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア
US10283400B1 (en) Semiconductor device package and manufacturing method thereof
US10090234B2 (en) Semiconductor device package and manufacturing method thereof
US7915080B2 (en) Bonding IC die to TSV wafers
US9064879B2 (en) Packaging methods and structures using a die attach film
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US9312149B2 (en) Method for forming chip-on-wafer assembly
US8796072B2 (en) Method and system for a semiconductor device package with a die-to-die first bond
US11424155B2 (en) Semiconductor device package and manufacturing method thereof
TW201709455A (zh) 具有空腔的微電子組件及製造方法
JP2013518432A5 (ja)
JP2013526066A (ja) 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償
CN105742198B (zh) 管芯接合器及其使用方法
US20200118945A1 (en) Semiconductor package and manufacturing method thereof
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
KR101709029B1 (ko) 다이 대 인터포저 웨이퍼 일차 본드를 구비한 반도체 디바이스 패키징을 위한 방법
TWI425580B (zh) 製造半導體晶片封裝模組之方法
TW202133363A (zh) 嵌入式半導體封裝結構及其封裝方法
JP2016213370A (ja) 半導体装置及び半導体装置の製造方法
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
TW201517215A (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120726

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160119