CN107644843B - 晶圆堆叠制作方法 - Google Patents

晶圆堆叠制作方法 Download PDF

Info

Publication number
CN107644843B
CN107644843B CN201610599703.XA CN201610599703A CN107644843B CN 107644843 B CN107644843 B CN 107644843B CN 201610599703 A CN201610599703 A CN 201610599703A CN 107644843 B CN107644843 B CN 107644843B
Authority
CN
China
Prior art keywords
device wafer
substrate
adhesive
carrier substrate
bearing substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610599703.XA
Other languages
English (en)
Other versions
CN107644843A (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610599703.XA priority Critical patent/CN107644843B/zh
Publication of CN107644843A publication Critical patent/CN107644843A/zh
Application granted granted Critical
Publication of CN107644843B publication Critical patent/CN107644843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明揭示了一种晶圆堆叠制作方法,包括:提供一器件晶圆;将所述器件晶圆的正面与一第一承载基底贴合;在所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄;将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上,所述第一承载基底的热传导率大于所述第二承载基底的热传导率;在所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构。本发明提供的晶圆堆叠制作方法,对所述器件晶圆的背面进行减薄,可以在减薄时产生的热量通过热传导率大的所述第一承载基底传导出去,在所述器件晶圆的背面堆叠器件结构,所述第二承载基底的热传导率小,不会将热量传导给堆叠器件结构,避免芯片之间的填充物受热软化。

Description

晶圆堆叠制作方法
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种晶圆堆叠制作方法。
背景技术
随着电子元件的微小化,高密度化,电子元件由原本二维(2D)的构装演进到三维(3D)的堆叠构装。其中,芯片堆叠晶圆(Chip on Wafer,简称COW)制程作为三维堆叠构装的一种,得到了快速的发展。
芯片堆叠晶圆制程的基本流程包括:将器件晶圆(Wafer)的正面与承载基底相贴合后,对器件晶圆的背面进行减薄,在减薄后的器件晶圆的背面上堆叠芯片(Chip),从而形成芯片堆叠晶圆的结构。然而,在现有技术堆叠芯片的过程中,芯片之间的填充物容易受热软化,严重影响芯片堆叠晶圆器件的性能。
发明内容
本发明的目的在于,提供一种晶圆堆叠制作方法,可以提高芯片堆叠晶圆器件的性能。
为解决上述技术问题,本发明提供一种晶圆堆叠制作方法,包括:
提供一器件晶圆,所述器件晶圆包括正面以及与所述正面相对的背面;
将所述器件晶圆的正面与一第一承载基底贴合;
在所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄;
将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上,所述第一承载基底的热传导率大于所述第二承载基底的热传导率;以及
在所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构。
进一步的,将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上的步骤包括:
将减薄后的所述器件晶圆的背面与一第三承载基底贴合;
在所述第三承载基底的支撑下,将所述器件晶圆从所述第一承载基底的正面剥离下来;
在所述第三承载基底的支撑下,将所述器件晶圆的正面与所述第二承载基底贴合;
在所述第二承载基底的支撑下,将所述第三承载基底从所述器件晶圆的背面剥离下来。
进一步的,所述器件晶圆与所述第一承载基底通过一第一粘合胶贴合,所述器件晶圆与所述第二承载基底通过一第二粘合胶贴合。
进一步的,所述器件晶圆与所述第三承载基底通过一第三粘合胶贴合。
进一步的,所述第一粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第一粘合胶和第三粘合胶失去粘性。
进一步的,所述第二粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第二粘合胶和第三粘合胶失去粘性。
进一步的,所述第三粘合胶为热剥离膜。
进一步的,对所述第三粘合胶进行加热,以将所述第三承载基底从所述器件晶圆的背面剥离下来。
进一步的,所述第一粘合胶为UV胶。
进一步的,对所述第一粘合胶进行UV照射,以将减薄后的所述器件晶圆从所述第一承载基底上剥离下来。
进一步的,所述第二粘合胶为UV胶。
进一步的,所述第一承载基底的材料与所述第三承载基底的材料相同。
进一步的,所述第三承载基底为硅基底。
进一步的,所述第一承载基底为硅基底。
进一步的,所述第二承载基底为玻璃基底。
与现有技术相比,本发明提供的晶圆堆叠制作方法具有以下优点:
在本发明提供的晶圆堆叠制作方法中,在热传导率大的所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄,可以在减薄时产生的热量通过热传导率大的所述第一承载基底传导出去;之后将减薄后的所述器件晶圆从所述第一承载基底上剥离下来,并将所述器件晶圆的正面与所述第二承载基底贴合;并在热传导率小所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构,所述第二承载基底的热传导率小,不会将热量传导给堆叠器件结构,避免芯片之间的填充物容易受热软化。
进一步的,将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上的步骤包括:将减薄后的所述器件晶圆的背面与一第三承载基底贴合;在所述第三承载基底的支撑下,将所述器件晶圆从所述第一承载基底的正面剥离下来;在所述第三承载基底的支撑下,将所述器件晶圆的正面与所述第二承载基底贴合;在所述第二承载基底的支撑下,将所述第三承载基底从所述器件晶圆的背面剥离下来。在将所述器件晶圆从所述第一承载基底转移到所述第二承载基底时,可以有效地避免将减薄后的所述器件晶圆发生翘曲(warpage)。
进一步的,所述第一粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第一粘合胶和第三粘合胶失去粘性,在将所述第一承载基底从所述器件晶圆的正面剥离下来时,可以有效地避免影响所述第三粘合胶的粘性;所述第二粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第二粘合胶和第三粘合胶失去粘性,在将所述第三承载基底从所述器件晶圆的背面剥离下来时,可以有效地避免影响所述第二粘合胶的粘性。
附图说明
图1为本发明中一实施例晶圆堆叠制作方法的流程图;
图2-图8为本发明一实施例的晶圆堆叠制作方法在制备过程中的结构示意图。
具体实施方式
在现有技术堆叠芯片的过程中,芯片之间的填充物容易受热软化,严重影响芯片堆叠晶圆器件的性能。发明人对现有技术研究发现,现有技术中,承载基底一般为硅基底,硅基底的热传导率较大,在堆叠芯片的过程中,硅基底会将热量传递给芯片,使芯片之间的填充物受热软化。如果将承载基底换为玻璃基底,玻璃基底的热传导率较小,在堆叠芯片的过程中,玻璃基底不会将热量传递给芯片,可以避免芯片之间的填充物受热软化。然而,玻璃基底的热传导率较小,在对器件晶圆的背面进行减薄时会产生大量的热量,玻璃基底无法将多余的热量传导出去,不利于减薄工艺的进行。
发明人深入研究发现,在对器件晶圆的背面进行减薄时,需要器件晶圆具有较大的热传导率;在堆叠芯片的过程中,需要器件晶圆具有较小的热传导率。如果在对器件晶圆的背面进行减薄时,将所述器件晶圆贴合在一热传导率较大的第一承载基底上;且在堆叠芯片的过程中,将所述器件晶圆贴合在一热传导率较小的第二承载基底上,则可以同时满足上述两种需要。
根据上述研究,发明人提出一种晶圆堆叠制作方法,如图1所示,包括:
步骤S11、提供一器件晶圆,所述器件晶圆包括正面以及与所述正面相对的背面;
步骤S12、将所述器件晶圆的正面与一第一承载基底贴合;
步骤S13、在所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄;
步骤S14、将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上,所述第一承载基底的热传导率大于所述第二承载基底的热传导率;以及
步骤S15、在所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构。
在热传导率大的所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄,可以在减薄时产生的热量通过热传导率大的所述第一承载基底传导出去;之后将减薄后的所述器件晶圆从所述第一承载基底上剥离下来,并将所述器件晶圆的正面与所述第二承载基底贴合;并在热传导率小所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构,所述第二承载基底的热传导率小,不会将热量传导给堆叠器件结构,避免芯片之间的填充物受热软化。
发明人进一步研究发现,减薄后的所述器件晶圆很薄,如果直接将减薄后的所述器件晶圆从所述第一承载基底上剥离下来,并贴合在所述第二承载基底上,则所述器件晶圆很容易发生翘曲。如果先将减薄后的所述器件晶圆的背面与一第三承载基底贴合;在所述第三承载基底的支撑下,将所述第一承载基底从所述器件晶圆的正面剥离下来;在所述第三承载基底的支撑下,将所述器件晶圆的正面与所述第二承载基底贴合;在所述第二承载基底的支撑下,将所述第三承载基底从所述器件晶圆的背面剥离下来。在将所述器件晶圆从所述第一承载基底转移到所述第二承载基底时,可以有效地避免将减薄后的所述器件晶圆发生翘曲。
下面将结合示意图对本发明的晶圆堆叠制作方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
以下请参阅图2-图8具体说明本发明的晶圆堆叠制作方法。
首先,进行步骤S11,如图2所示,提供一器件晶圆100,所述器件晶圆100包括正面101以及与所述正面101相对的背面102。本领域的普通技术人员可以理解的,所述背面102为衬底(subsrate)所在的一面,所述衬底的材质可以为材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC),也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等III-V族化合物。所述正面101为器件所在的一面,所述正面101一般包括晶体管以及互连结构等等。
然后,进行步骤S12,如图3所示,将所述器件晶圆100的正面101与一第一承载基底120贴合,其中,所述第一承载基底120的热转导率较高,以满足减薄工艺对热转导率的要求。在本实施例中,所述第一承载基底120为硅基底,硅基底的热转导率较高。较佳的,所述器件晶圆100与所述第一承载基底120通过一第一粘合胶121贴合,在本实施例中,所述第一粘合胶121为UV胶,UV胶在进行UV光照射后失去粘性。在本发明的其它实施例中,所述第一粘合胶121并不限于为UV胶,所述第一粘合胶121还可以为蓝膜等等。
之后,进行步骤S13,如图4所示,在所述第一承载基底120的支撑下,对所述器件晶圆100的背面102进行减薄,将所述器件晶圆100减薄至预设的厚度,以满足后续堆叠的需要。在减薄过程中,所述器件晶圆100具有较大的热传导率,可以将多余的热量传导出去。
随后,进行步骤S14,将减薄后的所述器件晶圆100从所述第一承载基底120上转移到一第二承载基底上,所述第一承载基底120的热传导率大于所述第二承载基底的热传导率。较佳的,为了避免所述器件晶圆100发生翘曲,所述步骤S14包括以下子步骤S141~S14:
子步骤S141,如图5所示,将减薄后的所述器件晶圆100的背面102与一第三承载基底130贴合,较佳的,所述第一承载基底120的材料与所述第三承载基底130的材料相同,在本实施例中,所述第一承载基底120为硅基底,所述第三承载基底130亦为硅基底,可以有效地提高所述器件晶圆100转移的可靠性,并防止所述器件晶圆100发生翘曲。
在本实施例中,所述器件晶圆100与所述第三承载基底130通过一第三粘合胶131贴合。较佳的,所述第一粘合胶121与第三粘合胶131的类型不同,采用不同的方式使所述第一粘合胶121和第三粘合胶131失去粘性,则可以在将所述第一承载基底120从所述器件晶圆100的正面101剥离下来时,可以有效地避免影响所述第三粘合胶131的粘性,防止所述器件晶圆100与所述第三承载基底130相分离。在本实施例中,所述第三粘合胶131为热剥离膜,可以通过对所述第三粘合胶131进行加热,以将所述第三承载基底130从所述器件晶圆100的背面102剥离下来。本领域的普通技术人员可以理解的,所述热剥离膜为多层结构,例如所述热剥离膜可以为两层结构或三层结构。本实施例中的所述热剥离膜为三层结构,分别包括热剥离层、基层和胶层,本领域的普通技术人员可以理解的,在此不做赘述。
子步骤S142,在所述第三承载基底130的支撑下,将所述第一承载基底120从所述器件晶圆100的正面101剥离下来。在本实施例中,所述第一粘合胶121为UV胶,所以,如图6所示,将所述器件晶圆100翻转,对所述第一粘合胶121进行UV照射,使得所述第一粘合胶121粘合所述第一承载基底120与所述器件晶圆100的能力,以将减薄后的所述第一承载基底120从所述器件晶圆100上剥离下来。在子步骤S142中,由于所述第三粘合胶131的粘性并不受影响,所以,所述第三承载基底130不会从所述器件晶圆100的背面102剥离下来。并对所述器件晶圆100的正面101进行清洗,洗掉残留的所述第一粘合胶121,以保证所述器件晶圆100的正面101的清洁。
子步骤S143,如图7所示,在所述第三承载基底130的支撑下,将所述器件晶圆100的正面101与所述第二承载基底140贴合,所述第二承载基底140的热传导率较小,在本实施例中,所述第二承载基底140为玻璃基底,玻璃基底的热传导率较小,并且可以给所述器件晶圆100很好地支撑。
在本实施例中,所述器件晶圆100与所述第二承载基底140通过一第二粘合胶141贴合。较佳的,所述第二粘合胶141与第三粘合胶131的类型不同,采用不同的方式使所述第二粘合胶141和第三粘合胶131失去粘性。在本实施例中,所述第二粘合胶141为UV胶,UV胶在进行UV光照射后失去粘性。在本发明的其它实施例中,所述第二粘合胶141并不限于为UV胶,所述第二粘合胶141还可以为蓝膜等等。
子步骤S144,如图8所示,在所述第二承载基底140的支撑下,将所述第三承载基底130从所述器件晶圆100的背面102剥离下来。在本实施例中,所述第三粘合胶131为热剥离膜,可以通过对所述第三粘合胶131进行加热,以将所述第三承载基底130从所述器件晶圆100的背面102剥离下来。在子步骤S144中,由于所述第二粘合胶141的粘性并不受影响,所以,所述第二粘合胶141不会从所述器件晶圆100的正面101剥离下来。并对所述器件晶圆100的背面102进行清洗,洗掉残留的所述第三粘合胶131,以保证所述器件晶圆100的背面102的清洁。
最后,进行步骤S15,在所述第二承载基底100的支撑下,在所述器件晶圆100的背面102堆叠器件结构,在本实施例中,所述器件结构为芯片,从而得到芯片堆叠晶圆的三维堆叠构装。在本发明的其它实施例中,所述器件结构还可以为晶圆,从而得到晶圆堆叠晶圆(Wafer on Wafer,简称WOW),亦在本发明的思想范围之内。
本发明的较佳实施例如上所述,但是本发明并不限于上述公开的范围,例如在本实施例中,所述第一粘合胶121、第二粘合胶141为UV胶,所述第三粘合胶131为热剥离膜,在本发明的其它实施例中,还可以所述第一粘合胶121、第二粘合胶141为热剥离膜,所述第三粘合胶131为UV胶;或所述第一粘合胶121为蓝膜,第二粘合胶141为热剥离膜,所述第三粘合胶131为UV胶等等,亦在本发明的思想范围之内。
综上所述,本发明提出一种晶圆堆叠制作方法,包括:提供一器件晶圆,所述器件晶圆包括正面以及与所述正面相对的背面;将所述器件晶圆的正面与一第一承载基底贴合;在所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄;将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上,所述第一承载基底的热传导率大于所述第二承载基底的热传导率;以及在所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构。
在热传导率大的所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄,可以在减薄时产生的热量通过热传导率大的所述第一承载基底传导出去;之后将减薄后的所述器件晶圆从所述第一承载基底上剥离下来,并将所述器件晶圆的正面与所述第二承载基底贴合;并在热传导率小所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构,所述第二承载基底的热传导率小,不会将热量传导给堆叠器件结构,避免芯片之间的填充物受热软化。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种晶圆堆叠制作方法,其特征在于,包括:
提供一器件晶圆,所述器件晶圆包括正面以及与所述正面相对的背面;
将所述器件晶圆的正面与一第一承载基底贴合;
在所述第一承载基底的支撑下,对所述器件晶圆的背面进行减薄;
将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上,所述第一承载基底的热传导率大于所述第二承载基底的热传导率;以及
在所述第二承载基底的支撑下,在所述器件晶圆的背面堆叠器件结构,从而不会将堆叠过程中所产生的热量传导给堆叠器件结构,避免器件结构之间的填充物受热软化。
2.如权利要求1所述的晶圆堆叠制作方法,其特征在于,将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上的步骤包括:
将减薄后的所述器件晶圆的背面与一第三承载基底贴合;
在所述第三承载基底的支撑下,将所述器件晶圆从所述第一承载基底的正面剥离下来;
在所述第三承载基底的支撑下,将所述器件晶圆的正面与所述第二承载基底贴合;
在所述第二承载基底的支撑下,将所述第三承载基底从所述器件晶圆的背面剥离下来。
3.如权利要求2所述的晶圆堆叠制作方法,其特征在于,所述器件晶圆与所述第一承载基底通过一第一粘合胶贴合,所述器件晶圆与所述第二承载基底通过一第二粘合胶贴合。
4.如权利要求3所述的晶圆堆叠制作方法,其特征在于,所述器件晶圆与所述第三承载基底通过一第三粘合胶贴合。
5.如权利要求4所述的晶圆堆叠制作方法,其特征在于,所述第一粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第一粘合胶和第三粘合胶失去粘性。
6.如权利要求4所述的晶圆堆叠制作方法,其特征在于,所述第二粘合胶与第三粘合胶的类型不同,采用不同的方式使所述第二粘合胶和第三粘合胶失去粘性。
7.如权利要求4所述的晶圆堆叠制作方法,其特征在于,所述第三粘合胶为热剥离膜。
8.如权利要求7所述的晶圆堆叠制作方法,其特征在于,对所述第三粘合胶进行加热,以将所述第三承载基底从所述器件晶圆的背面剥离下来。
9.如权利要求3所述的晶圆堆叠制作方法,其特征在于,所述第一粘合胶为UV胶。
10.如权利要求9所述的晶圆堆叠制作方法,其特征在于,对所述第一粘合胶进行UV照射,以将减薄后的所述器件晶圆从所述第一承载基底上剥离下来。
11.如权利要求1或2所述的晶圆堆叠制作方法,其特征在于,所述第二粘合胶为UV胶。
12.如权利要求2所述的晶圆堆叠制作方法,其特征在于,所述第一承载基底的材料与所述第三承载基底的材料相同。
13.如权利要求2所述的晶圆堆叠制作方法,其特征在于,所述第三承载基底为硅基底。
14.如权利要求1所述的晶圆堆叠制作方法,其特征在于,所述第一承载基底为硅基底。
15.如权利要求1所述的晶圆堆叠制作方法,其特征在于,所述第二承载基底为玻璃基底。
CN201610599703.XA 2016-07-22 2016-07-22 晶圆堆叠制作方法 Active CN107644843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610599703.XA CN107644843B (zh) 2016-07-22 2016-07-22 晶圆堆叠制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610599703.XA CN107644843B (zh) 2016-07-22 2016-07-22 晶圆堆叠制作方法

Publications (2)

Publication Number Publication Date
CN107644843A CN107644843A (zh) 2018-01-30
CN107644843B true CN107644843B (zh) 2020-07-28

Family

ID=61110053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610599703.XA Active CN107644843B (zh) 2016-07-22 2016-07-22 晶圆堆叠制作方法

Country Status (1)

Country Link
CN (1) CN107644843B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783178B (zh) * 2019-11-01 2022-08-12 广东先导先进材料股份有限公司 一种半导体晶片及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN102332457A (zh) * 2011-01-21 2012-01-25 香港应用科技研究院有限公司 高光效cmos图像传感器
CN102844859A (zh) * 2010-01-26 2012-12-26 德克萨斯仪器股份有限公司 用于将ic晶粒或晶片接合到tsv晶片的双载体
CN105321893A (zh) * 2014-06-13 2016-02-10 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960840B2 (en) * 2008-05-12 2011-06-14 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN102844859A (zh) * 2010-01-26 2012-12-26 德克萨斯仪器股份有限公司 用于将ic晶粒或晶片接合到tsv晶片的双载体
CN102332457A (zh) * 2011-01-21 2012-01-25 香港应用科技研究院有限公司 高光效cmos图像传感器
CN105321893A (zh) * 2014-06-13 2016-02-10 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN107644843A (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
US8105875B1 (en) Approach for bonding dies onto interposers
US9064879B2 (en) Packaging methods and structures using a die attach film
JP5334411B2 (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
US9006004B2 (en) Probing chips during package formation
US20120045611A1 (en) Composite Carrier Structure
CN109494182B (zh) 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
JP2010118373A (ja) 半導体装置の製造方法
US9252111B2 (en) Method for handling very thin device wafers
US20180337134A1 (en) Semiconductor device and method for manufacturing same
TW201216426A (en) Package of embedded chip and manufacturing method thereof
Pargfrieder et al. Temporary bonding and debonding enabling TSV formation and 3D integration for ultra-thin wafers
WO2020094096A1 (zh) 超薄来料封装方法
US20130210239A1 (en) Pre-cut wafer applied underfill film
TW200411873A (en) Heat separator for chip package and the bonding method thereof
JP2009130218A (ja) 貼付装置および貼付方法
CN107644843B (zh) 晶圆堆叠制作方法
US9520378B2 (en) Thermal matched composite die
JP4774999B2 (ja) 半導体装置の製造方法
TW201405724A (zh) 積體電路封裝及其製造方法
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
Sekhar et al. Evaluation of single layer adhesive material for thin wafer handling applications
Pargfrieder et al. Temporary bonding/debonding for ultrathin substrates.
Puligadda Temporary Bonding for Enabling Three‐Dimensional Integration and Packaging
TWI518853B (zh) 半導體封裝件及其製法
JP2006140303A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant