JP2006140303A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006140303A JP2006140303A JP2004328309A JP2004328309A JP2006140303A JP 2006140303 A JP2006140303 A JP 2006140303A JP 2004328309 A JP2004328309 A JP 2004328309A JP 2004328309 A JP2004328309 A JP 2004328309A JP 2006140303 A JP2006140303 A JP 2006140303A
- Authority
- JP
- Japan
- Prior art keywords
- die attach
- attach film
- wafer
- adhesive tape
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
回路形成後のウエハを、極薄に研磨し、個片化して、このチップを支持体にダイアタッチフィルムを介して接着するまでの工程を、ウエハ反りやウエハ破損なく実現する。
【解決手段】
ハーフカットダイシングにより個片化されたウエハ裏面にダイアタッチフィルムを貼り付ける工程、該ダイアタッチフィルムをストリートに合わせてダイシングすることによりチップサイズに切断する工程、該ダイアタッチフィルムつきチップを半導体パッケージにおける支持体へ粘着テープ(A)を介して位置決めし、加熱圧着する工程、ダイアタッチフィルムを介して接着されたチップより粘着テープ(A)を剥離する工程からなる半導体装置の組み立て方法を提供する。
【選択図】図1
回路形成後のウエハを、極薄に研磨し、個片化して、このチップを支持体にダイアタッチフィルムを介して接着するまでの工程を、ウエハ反りやウエハ破損なく実現する。
【解決手段】
ハーフカットダイシングにより個片化されたウエハ裏面にダイアタッチフィルムを貼り付ける工程、該ダイアタッチフィルムをストリートに合わせてダイシングすることによりチップサイズに切断する工程、該ダイアタッチフィルムつきチップを半導体パッケージにおける支持体へ粘着テープ(A)を介して位置決めし、加熱圧着する工程、ダイアタッチフィルムを介して接着されたチップより粘着テープ(A)を剥離する工程からなる半導体装置の組み立て方法を提供する。
【選択図】図1
Description
本発明は、薄型半導体パッケージや素子積層半導体パッケージなどにおける、極薄ウエハの実装方法に関するものである。
近年、半導体パッケージの小型薄型化が、製品の小型軽量化や高密度実装化の要請に伴い進んでいる。これを実現するために、ウエハ厚みをより薄くすることが要求されている。しかし、薄いウエハはもろく、反りやすいので従来の実装方法ではハンドリングが難しかった。例えば、極薄に研磨したウエハの反りに伴う搬送、収納の困難、破損せずに扱う難しさ、該ウエハへのダイアタッチフィルムの加熱貼り付け時の破損、該ウエハのダイシング時の破損、ピックアップの困難さなどが挙げられ、これらの困難性を伴わない実装方法が望まれていた。
特開2004−22997号公報
本発明の解決課題は、回路形成後のウエハを、極薄に研磨し、個片化して、このチップを支持体にダイアタッチフィルムを介して接着するまでの工程を、ウエハ反りやウエハ破損なく実現することである。
本発明の半導体装置組み立て方法は、回路形成後のウエハを、極薄に研磨し、個片化して、このチップを支持体にダイアタッチフィルムを介して接着するまでの工程を、ウエハ反りやウエハ破損なく実現するために、下記の各工程を具備することを特徴とする。
半導体ウエハ(1)をハーフカットダイシングする工程(工程1)、半導体ウエハ(1)を粘着テープ(A)とリングフレーム(4)にマウントする工程(工程2)、半導体ウエハ(1)を所定の厚みに裏面研磨して個片化する工程(工程3)、該個片化されたウエハ裏面にダイアタッチフィルム(5)を貼り付ける工程(工程4)、ダイアタッチフィルム(5)および粘着テープ(A)をストリームに合わせてダイシングすることにより半導体ウエハをチップサイズに切断する工程(工程5)、ダイアタッチフィルム(5)つきチップを半導体パッケージの支持体(6)へダイアタッチフィルムを介して接着する工程(工程6)、チップより粘着テープ(A)を剥離する工程(工程7)。
本発明の実装方法を具備する半導体装置の製造方法では、ウエハのハーフカットダイシングからピックアップに至る工程を粘着テープ(A)に固定した状態で行うので、薄研削されたウエハの反りや破損を防止できるという利点がある。また、支持体への加熱圧着を粘着テープ(A)を介して行うので、チップ表面の破損を防止できるという利点がある。
本発明の第一の工程「半導体ウエハをハーフカットダイシングする工程」、第二の工程「該ウエハを粘着テープ(A)とリングフレームにマウントする工程」および第三の工程「所定の厚みに裏面研磨して個片化する工程」までは、いわゆる「先ダイシング」と呼ばれる公知の方法であり、極薄ウエハを従来のようにダイシングすることに伴うチッピング不良を防ぐことができる。また、リングフレームにウエハをマウントすることで、裏面研削後のウエハのハンドリングが向上する。
第四の工程「該個片化されたウエハ裏面にダイアタッチフィルムを貼り付ける工程」においては、極薄チップを接着するのに従来のペーストを用いると、ペーストの回り込みによる電極などの汚染、粗大粒子によるチップの破損が懸念されるので、ダイアタッチフィルムの適用が好ましい。貼り付け条件はダイアタッチフィルムの物性に応じて、接着可能な適度な温度に加熱してよい。ロールによる貼り付け、真空接着などにより気泡が入らないように貼り付けることが望ましい。必要に応じ、貼り付け後に貼り付け温度より数10℃高い温度で加熱して、ダイアタッチフィルムの接着力を改善しても良い。
第五の工程「ダイアタッチフィルムおよび粘着テープをストリートに合わせてダイシングすることにより半導体ウエハをチップサイズに切断する工程」は、再度ダイサーで、チップ間の隙間に合わせてダイアタッチフィルムおよび粘着テープを切り、チップ裏面にチップサイズのダイアタッチフィルムがついた状態を実現する工程である。
第六の工程「ダイアタッチフィルムつきチップを半導体パッケージにおける支持体へダイアタッチフィルムを介して接着する工程」では、チップを支持体へ接着したのち、粘着テープ(A)をはがすことにより、粘着テープ(A)を介してチップの位置決めを行えるので素子の破損を防ぐことができ、またピックアップに伴う素子の破損も防ぐことができる。
第七の工程「チップより粘着テープ(A)を剥離する工程」を実現するためには、通常ダイアタッチフィルムのダイボンドに要求される100〜200℃での接着後においても粘着テープ(A)の粘着力がダイアタッチフィルムの接着力より弱い必要がある。
また、粘着テープ(A)の剥離後にチップ表面にのり残りがないことが好ましい。
また、粘着テープ(A)の剥離後にチップ表面にのり残りがないことが好ましい。
本発明に用いられるダイアタッチフィルムは、実装信頼性、特にリフロー工程における剥離を生じないようなものが必須であり、より好ましくは、接着温度が室温に近いものが良い。フィルム構成は特に限定されず、貼り付け時、単層のもの、2層以上のもの、支持フィルムあり、なしのもの、ウエハサイズにプリカットされたものなどいずれも適用できる。具体的には三井化学製MC−550が挙げられる。
ダイアタッチフィルムのカット位置は好ましくはウエハエッジがよい。ウエハエッジで切る場合は、粘着テープ(A)をハーフカットするように切るのが好ましい。ダイボンド工程では50〜200℃程度、生産性を考慮すれば2秒以下、素子へのダメージを考慮すると0.1MPa以下の接着条件で十分な接着強度を発現するものが好ましい。コレットは平コレットで、約素子サイズのものを正確に粘着テープ(A)を介して素子上に押し付けるとよい。
粘着テープ(A)の性能としては、ダイアタッチフィルム貼り付けやダイボンドの加熱後も粘着力が上がらずに、のり残りなく剥離できる特性の粘着層、裏面研削工程で極薄ウエハに精度よく加工できる基材を含む厚み精度、応力緩和能、などが要求される。粘着テープの銘柄は特に限定されないが、上記の特性を満たすものとして電気化学工業製UHP−1005が挙げられる。
(素子、支持体の説明)
本発明における半導体素子(ウエハ)は、シリコン、ガリウム砒素などの半導体基板上に配線、キャパシタ、ダイオード、トランジスタ、IOパッドなどを形成したものである。また、半導体素子ではないが、素子積層パッケージでワイヤループのスペースを確保するために挿入されるスペーサを上記の方法でダイアタッチフィルム付き個片として貼り付けてもよい。
本発明における半導体素子(ウエハ)は、シリコン、ガリウム砒素などの半導体基板上に配線、キャパシタ、ダイオード、トランジスタ、IOパッドなどを形成したものである。また、半導体素子ではないが、素子積層パッケージでワイヤループのスペースを確保するために挿入されるスペーサを上記の方法でダイアタッチフィルム付き個片として貼り付けてもよい。
ダイアタッチフィルムと接着する支持体(6)の接着面としては、リードフレームや放熱板などの金属、素子積層パッケージでワイヤループのスペースを確保するために挿入されるスペーサとして使われるシリコン、素子積層パッケージで重ねる別の素子表面の保護膜としてのポリイミドや窒化珪素、インターポーザと呼ばれる樹脂基板、素子を直接配線基板に実装する場合の配線基板が挙げられる。配線基板表面の材料としては、絶縁性、平坦性を改善するソルダーレジスト、回路が露出している場合は表面の金、銅、ニッケルなど金属、二層フレキ基板材料のポリイミドなどがある。
(半導体パッケージの説明)
半導体パッケージとしては、外部端子の分類として、リードフレームタイプのパッケージ、樹脂基板にマトリクス状にハンダボールを形成した表面実装パッケージなどが挙げられる。素子と外部出力端子の接続法では、ワイヤボンディング、フリップチップボンディングTABなどがある。チップサイズとパッケージサイズが近接したチップサイズパッケージや、チップとパッケージが同じサイズの各種ウエハレベルチップサイズパッケージもある。一つのパッケージに複数の素子が搭載されたマルチチップパッケージや、素子を積層したスタックドパッケージ、ICカードやメモリーカードなどもある。本発明は、これらの半導体パッケージに適用できる。
半導体パッケージとしては、外部端子の分類として、リードフレームタイプのパッケージ、樹脂基板にマトリクス状にハンダボールを形成した表面実装パッケージなどが挙げられる。素子と外部出力端子の接続法では、ワイヤボンディング、フリップチップボンディングTABなどがある。チップサイズとパッケージサイズが近接したチップサイズパッケージや、チップとパッケージが同じサイズの各種ウエハレベルチップサイズパッケージもある。一つのパッケージに複数の素子が搭載されたマルチチップパッケージや、素子を積層したスタックドパッケージ、ICカードやメモリーカードなどもある。本発明は、これらの半導体パッケージに適用できる。
以下本発明を実施例により説明するが、本発明は実施例に限定されるものではない。
(実施例1)
直径150mm、厚さ0.625mmの半導体ウエハを、ディスコ製DFD−2Sを使用して所定の深さでハーフカットダイシングし、粘着テープ(電気化学工業製UHP−1005)とリングフレームにマウントしてハーフカット深さまでディスコ製DFG−860を使用して裏面研磨により個片化する。該個片化されたウエハ裏面にダイアタッチフィルム(三井化学製MC−550)を120℃で貼り付け、ダイアタッチフィルムおよび粘着テープをストリートに合わせてダイシングすることによりチップサイズに切断する。該ダイアタッチフィルムつきチップを半導体パッケージにおける支持体へ粘着テープを介して位置決めし、160℃で加熱圧着する。ダイアタッチフィルムを介して接着されたチップより粘着テープを剥離する。
直径150mm、厚さ0.625mmの半導体ウエハを、ディスコ製DFD−2Sを使用して所定の深さでハーフカットダイシングし、粘着テープ(電気化学工業製UHP−1005)とリングフレームにマウントしてハーフカット深さまでディスコ製DFG−860を使用して裏面研磨により個片化する。該個片化されたウエハ裏面にダイアタッチフィルム(三井化学製MC−550)を120℃で貼り付け、ダイアタッチフィルムおよび粘着テープをストリートに合わせてダイシングすることによりチップサイズに切断する。該ダイアタッチフィルムつきチップを半導体パッケージにおける支持体へ粘着テープを介して位置決めし、160℃で加熱圧着する。ダイアタッチフィルムを介して接着されたチップより粘着テープを剥離する。
ハーフカットダイシングからピックアップに至る工程を粘着テープ(A)に固定した状態で行うこと、およびチップの支持体への接着を粘着テープ(A)を介して行うことでウエハの反りや破損、チップ表面の破損を防止できるため、極薄ウエハやチップの取り扱いが容易となり、半導体パッケージの小型薄型化を進めることができる。
1 半導体ウエハ
2 回路面
3 粘着テープ(A)
4 リングフレーム
5 ダイアタッチフィルム
6 支持体
2 回路面
3 粘着テープ(A)
4 リングフレーム
5 ダイアタッチフィルム
6 支持体
Claims (1)
- 半導体ウエハ(1)をハーフカットダイシングする工程(工程1)、半導体ウエハ(1)を粘着テープ(A)とリングフレーム(4)にマウントする工程(工程2)、半導体ウエハ(1)を所定の厚みに裏面研磨して個片化する工程(工程3)、該個片化されたウエハ裏面にダイアタッチフィルム(5)を貼り付ける工程(工程4)、ダイアタッチフィルム(5)および粘着テープ(A)をストリートに合わせてダイシングすることにより半導体ウエハをチップサイズに切断する工程(工程5)、ダイアタッチフィルム(5)つきチップを半導体パッケージの支持体(6)へダイアタッチフィルム(5)を介して接着する工程(工程6)、チップより粘着テープ(A)を剥離する工程(工程7)を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328309A JP2006140303A (ja) | 2004-11-12 | 2004-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004328309A JP2006140303A (ja) | 2004-11-12 | 2004-11-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006140303A true JP2006140303A (ja) | 2006-06-01 |
Family
ID=36620922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004328309A Pending JP2006140303A (ja) | 2004-11-12 | 2004-11-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006140303A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098253A (ja) * | 2006-10-06 | 2008-04-24 | Sekisui Chem Co Ltd | 接着剤層付き半導体チップの製造方法、及び、半導体チップ積層体の製造方法 |
US7563694B2 (en) * | 2006-12-01 | 2009-07-21 | Atmel Corporation | Scribe based bond pads for integrated circuits |
JP2010141085A (ja) * | 2008-12-11 | 2010-06-24 | Disco Abrasive Syst Ltd | 積層製品の製造方法 |
JP2021045838A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社ディスコ | チップの製造方法 |
-
2004
- 2004-11-12 JP JP2004328309A patent/JP2006140303A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098253A (ja) * | 2006-10-06 | 2008-04-24 | Sekisui Chem Co Ltd | 接着剤層付き半導体チップの製造方法、及び、半導体チップ積層体の製造方法 |
US7563694B2 (en) * | 2006-12-01 | 2009-07-21 | Atmel Corporation | Scribe based bond pads for integrated circuits |
JP2010141085A (ja) * | 2008-12-11 | 2010-06-24 | Disco Abrasive Syst Ltd | 積層製品の製造方法 |
JP2021045838A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社ディスコ | チップの製造方法 |
JP7289247B2 (ja) | 2019-09-20 | 2023-06-09 | 株式会社ディスコ | チップの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6762074B1 (en) | Method and apparatus for forming thin microelectronic dies | |
KR101043836B1 (ko) | 반도체 장치의 제조 방법 | |
US8304891B2 (en) | Semiconductor package device, semiconductor package structure, and fabrication methods thereof | |
TWI284960B (en) | Manufacturing method of semiconductor device | |
KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
JP4595265B2 (ja) | 半導体装置の製造方法 | |
EP2761651B1 (en) | Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material | |
JP2007048920A (ja) | 半導体装置の製造方法 | |
CN101752273B (zh) | 半导体器件的制造方法 | |
JP3933118B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2000182995A (ja) | 半導体装置の製造方法 | |
US9281182B2 (en) | Pre-cut wafer applied underfill film | |
US9362105B2 (en) | Pre-cut wafer applied underfill film on dicing tape | |
JP2002270720A (ja) | 半導体装置およびその製造方法 | |
JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4515129B2 (ja) | 半導体装置の製造方法 | |
JP2006294685A (ja) | 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ | |
JP2006140303A (ja) | 半導体装置の製造方法 | |
JP2003318205A (ja) | ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法 | |
JP2004128339A (ja) | 半導体装置の製造方法 | |
JP2005123609A (ja) | ダイボンダー設備及びこれを用いた半導体チップ付着方法 | |
US20110294262A1 (en) | Semiconductor package process with improved die attach method for ultrathin chips | |
KR20060085848A (ko) | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 | |
JP4107896B2 (ja) | 半導体装置およびその製造方法 |