JP2007048920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007048920A
JP2007048920A JP2005231473A JP2005231473A JP2007048920A JP 2007048920 A JP2007048920 A JP 2007048920A JP 2005231473 A JP2005231473 A JP 2005231473A JP 2005231473 A JP2005231473 A JP 2005231473A JP 2007048920 A JP2007048920 A JP 2007048920A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
main surface
semiconductor
outer periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005231473A
Other languages
English (en)
Other versions
JP4848153B2 (ja
JP2007048920A5 (ja
Inventor
Hiroki Kanda
広樹 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005231473A priority Critical patent/JP4848153B2/ja
Publication of JP2007048920A publication Critical patent/JP2007048920A/ja
Publication of JP2007048920A5 publication Critical patent/JP2007048920A5/ja
Application granted granted Critical
Publication of JP4848153B2 publication Critical patent/JP4848153B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 半導体パッケージの製造工程において、ウエハに割れおよび欠けを生じさせることなく薄型のチップを安価に製造できる技術を提供する。
【解決手段】 ウエハ1Wより大きな径を有するウエハ保護テープWPTの粘着面をウエハ1Wの主面(デバイス面)に貼付し、ウエハ保護テープWPTの粘着面にはウエハ1Wを取り囲むようにキャリアリングCRRを貼付し、このような状態でウエハ1Wの裏面研削および搬送を行うことにより、キャリアリングCRRがウエハ保護テープWPTと一体になってウエハ1Wを保持する構造としてウエハ1Wへ伝わる衝撃および応力を緩和する。
【選択図】 図3

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの裏面を研削する工程に適用して有効な技術に関するものである。
特開平11−307488号公報(特許文献1)には、保護用テープを半導体ウエハの主面に貼付し、その保護用テープの周囲を加工ガイドリング貼付し、その加工ガイドリングの外周に沿って保護用テープを切断し、その状態で搬送工程、研削工程および研磨工程を実施することにより、半導体ウエハの搬送中の割れや欠けを防ぐ技術が開示されている。
特開平11−307488号公報
近年、半導体チップ(以下、単にチップと記す)の薄型化の要求が大きくなっている。チップを薄型化することにより、たとえばチップを多段に積層して形成した半導体パッケージを薄型化することができるからである。たとえば、メモリが形成されたチップと、そのメモリの制御を行うCPU(コントローラ)が形成されたチップとを積層して半導体パッケージを形成する場合には、チップの薄型化によって、薄型化を行っていない単層のチップの場合と同等の面積および厚さで半導体パッケージを形成することが可能となる。
ところで、本発明者は、チップの薄型化を行う上で以下のような課題が存在することを見出した。
すなわち、チップを薄型化するに当たって、半導体ウエハ(以下、単にウエハと記す)を個々のチップへ分割する前にウエハの裏面に研削処理を施す。その後、薄くなったウエハにダイシングテープを貼付する工程およびダイシング法によってウエハを個々のチップへ切断する工程へと続くが、各工程間でのウエハの搬送は人手によって行われる。このウエハの搬送時には、ウエハは薄くなっていることから割れおよび欠けが発生しやすくなっている。特に、径が約300mmのウエハなど大口径のウエハを扱う場合には、ウエハの主面に成膜した層間絶縁膜等とウエハとの間の熱膨張係数差等に起因する応力が、ウエハの薄型化に伴ってウエハの反りとなって現れ、この反りを解消するような力をウエハに加えることによって、さらにウエハに割れおよび欠けが発生しやすくなる虞がある。
このようなウエハの割れおよび欠けを防ぐために、ウエハの搬送を含めた一連の工程を機械により自動で実施する手段が考えられるが、そのためには新規な装置および設備を構築する必要があり、それに要するコストが製品(半導体パッケージ)の価格高といった形で現れてしまうため、製品を安価に提供できなくなってしまう課題が存在する。
本発明の目的は、半導体パッケージの製造工程において、ウエハに割れおよび欠けを生じさせることなく薄型のチップを安価に製造できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、
(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲む大きさのリング状の第2の搬送治具とを用意する工程、
(f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲むように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第1の搬送治具の前記第2の主面と前記第2の搬送治具の前記第4の主面とを対向させる工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含む。
また、本発明による半導体装置の製造方法は、
(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の外周が前記第1の搬送治具の前記第1の内周より小さいかもしくは前記第2の内周が前記第1の搬送治具の第1の外周より大きいリング状の第2の搬送治具とを用意する工程、
(f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の搬送治具の前記第2の外周が前記第1の搬送治具の前記第1の内周の内側に配置されるかもしくは前記第1の搬送治具の第1の外周が前記第2の搬送治具の第2の内周の内側に配置されるように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含む。
また、本発明による半導体装置の製造方法は、
(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープを用意する工程、
(f)前記(d)工程後、前記第1の搬送治具の前記第2の主面および前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含む。
また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。
項1.(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲む大きさのリング状の第2の搬送治具とを用意する工程、
(f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲むように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第1の搬送治具の前記第2の主面と前記第2の搬送治具の前記第4の主面とを対向させる工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含むことを特徴とする半導体装置の製造方法。
項2.(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の外周が前記第1の搬送治具の前記第1の内周より小さいかもしくは前記第2の内周が前記第1の搬送治具の第1の外周より大きいリング状の第2の搬送治具とを用意する工程、
(f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の搬送治具の前記第2の外周が前記第1の搬送治具の前記第1の内周の内側に配置されるかもしくは前記第1の搬送治具の第1の外周が前記第2の搬送治具の第2の内周の内側に配置されるように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含むことを特徴とする半導体装置の製造方法。
項3.(a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
(b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
(c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
(d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
(e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープを用意する工程、
(f)前記(d)工程後、前記第1の搬送治具の前記第2の主面および前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
(g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
(h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
を含むことを特徴とする半導体装置の製造方法。
項4.項1〜3のいずれか1項に記載の半導体装置の製造方法において、
前記(d)工程は、回転しつつ前記半導体ウエハの前記裏面を研削する研削手段と、回転しつつ前記半導体ウエハを保持するウエハ保持手段とを含むインフィード方式の研削装置を用いて実施し、
前記半導体ウエハと接する前記ウエハ保持手段のウエハ保持面は、前記ウエハ保持手段の回転軸が通る中心から外周へ向かう方向へ傾斜が形成されていることを特徴とする半導体装置の製造方法。
項5.項4記載の半導体装置の製造方法において、
前記ウエハ保持手段の前記回転軸は、前記(d)工程時に前記半導体ウエハの裏面と接触する前記研削手段の研削面に対して第1の角度だけ傾いていることを特徴とする半導体装置の製造方法。
項6.項1〜3のいずれか1項に記載の半導体装置の製造方法において、
前記(d)工程は、
(d1)第1の研削手段を用いて前記半導体ウエハの前記裏面を研削する工程、
(d2)前記(d1)工程後、前記第1の研削手段より前記半導体ウエハの前記裏面を細かく研削できる第2の研削手段を用いて前記半導体ウエハの前記裏面を研削する工程、
を含むことを特徴とする半導体装置の製造方法。
項7.項1〜3のいずれか1項に記載の半導体装置の製造方法において、
前記(d)工程時には、前記第1の搬送治具は、前記半導体ウエハの前記裏面より相対的に前記半導体ウエハの前記裏面を研削する研削手段から大きく離間して保持されていることを特徴とする半導体装置の製造方法。
項8.項7記載の半導体装置の製造方法において、
前記(d)工程時に前記半導体ウエハはウエハ保持手段によって保持され、
前記ウエハ保持手段は、前記半導体ウエハを吸着する第1の吸着面と、前記第1の搬送治具を吸着する第2の吸着面とを有し、
前記第2の吸着面は、前記第1の吸着面より相対的に前記研削手段から大きく離間して形成されていることを特徴とする半導体装置の製造方法。
項9.項7記載の半導体装置の製造方法において、
前記(d)工程時に前記半導体ウエハはウエハ保持手段によって保持され、
前記ウエハ保持手段は、前記半導体ウエハを吸着する第1の吸着面を有し、
前記第1の搬送治具は、第1の固定手段によって前記第1の吸着面より相対的に前記研削手段から大きく離間して保持されることを特徴とする半導体装置の製造方法。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)薄型化したウエハを割れおよび欠けを生じさせることなく搬送することができる。
(2)半導体パッケージの製造工程において、ウエハに割れおよび欠けを生じさせることなく薄型のチップを安価に製造することができる。
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
ウエハとは、集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、SOI(Silicon On Insulator)基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin Film Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
バックグラインディング装置とは、ウエハの主面に半導体素子および配線等のパターンを形成した後、ウエハの裏面全体を研削して厚さを薄くするのに用いられる装置である。また、インフィード方式のバックグラインディング装置は、グラインディングホイール(砥石)とウエハとを同じ方向で回転させながら互いの距離を一定速度で近付けていくことでウエハの裏面研削を行うものである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本実施の形態の半導体装置は、積層チップ構造を有する半導体パッケージである。この本実施の形態の半導体装置について、図1〜図24を用いて製造工程に沿って説明する。
まず、図1に示すように、たとえば直径300mm程度の平面略円形状のウエハ1Wを用意する。ウエハ1Wは、その厚さ方向に沿って互いに反対側となる主面と裏面とを有している。続いて、そのウエハ1Wの主面に複数のチップ(チップ領域)1Cを形成する。このチップ1Cを形成する工程(以降、前工程と記す)は、ウエハプロセス、拡散工程またはウエハファブリケーションとも呼ばれ、ウエハの主面にチップ(半導体素子や回路)を形成し、プローブ等により電気的試験を行える状態にするまでの工程である。前工程には、成膜工程、不純物導入(拡散またはイオン注入)工程、フォトリソグラフィ工程、エッチング工程、メタライズ工程、洗浄工程および各工程間の検査工程等がある。
ウエハ1Wの主面には、たとえば平面四角形状の複数のチップ1Cが、その各々の周囲に切断領域(分離領域)CRを介して配置されている。ウエハ1Wの半導体基板(以下、単に基板と記す)は、たとえば単結晶シリコンからなり、その主面には素子および配線層が形成されている。この段階のウエハ1Wの厚さ(基板の厚さと配線層の厚さとの総和)は、たとえば775μm程度である。図1中の符号Nはノッチを示している。配線層には、層間絶縁膜、配線、ボンディングパッド(外部端子)、テスト(TEG:Test Element Group)用のパッド、アライメントターゲットおよび表面保護膜等が形成されている。
次に、図2および図3に示すように、たとえばポリオレフィン等の樹脂からなり、ウエハ1Wより大きな径を有し、厚さが200μm程度のウエハ保護テープ(保護テープ)WPTを用意する。このウエハ保護テープWPTは、片面が粘着面(第1の粘着面)となっており、この粘着面とウエハ1Wの主面とを貼り合わせることによって、後述するウエハ1Wの裏面研削工程時にウエハ1Wの主面の保護を行う。また、このウエハ保護テープWPTの粘着面には、内周(第1の内周)がウエハ1Wを取り囲むようにキャリアリング(第1の搬送治具)CRRの第1の主面も貼付する。キャリアリングCRRは、前記内周とその内周を取り囲む外周(第1の外周)とを有するリング状治具であり、たとえばステンレス等からなり、前記第1の主面とは反対側の第2の主面を有し、ウエハ1Wの厚さより大きな厚さを有し、その厚さは1200μm程度である。なお、図3は、図2中のA−A線に沿った断面を示している。このようなキャリアリングCRRがウエハ保護テープWPT貼付されたことにより、ウエハ保護テープWPTに貼付されたウエハ1Wの搬送時には、キャリアリングCRRがウエハ保護テープWPTと一体になってウエハ1Wを保持する構造となるので、ウエハ1Wへ伝わる衝撃および応力を緩和することが可能となる。
次に、ウエハ1Wの裏面を研削し、ウエハ1Wを薄くする。本実施の形態において、この研削工程では、図4に示すように、インフィード方式の研削装置を用いる。すなわち、グラインディングホイール(研削手段)GWとウエハ1Wとを同じ方向で回転させつつ、互いの距離を一定速度で近付けていくことでウエハの裏面研削を行うものである。
前述したように、キャリアリングCRRがウエハ1Wより大きな厚さを有していることから、ウエハ1Wの裏面研削を行う際には、キャリアリングCRRの第2の主面がグラインディングホイールGWと接触しないようにキャリアリングCRRの上面をウエハ1Wの裏面より低く保持する必要がある。そこで、本実施の形態では、ウエハ1Wの裏面研削時にウエハ1Wを保持するウエハステージ(ウエハ保持手段)WSGとして図5に示すようなものを例示する。図5に示すように、ウエハステージWSGは、保持面(ウエハ保持面、第1の吸着面)KS1と保持面KS1より低い保持面(第2の吸着面)KS2とを有し、保持面KS1はウエハ1W下のウエハ保護テープWPTを吸着し、保持面KS2はキャリアリングCRR下のウエハ保護テープWPTを吸着する。それにより、ウエハ1WがキャリアリングCRRより高く突き上げられる形となり、ウエハ1Wの裏面RS1をキャリアリングCRRの上面US1より高く保持することが可能となる。
図5に示したようなウエハステージWSGの代わりに、図6に示すように、キャリアリングCRRの内径より小さな径を有するウエハステージWSGを用い、ウエハステージWSGがウエハ1W下のウエハ保護テープWPTを吸着した状況下で、断面鉤状の保持具(第1の固定手段)KTがキャリアリングCRRの上面US1を引き下げて保持する構成としてもよい。この場合、保持具KTの上端部KTUがウエハ1Wの裏面RS1より低くなるようにキャリアリングCRRが引き下げられる。
また、図7に示すように、ウエハステージWSGのウエハ吸着面は略円錐状となっており、ウエハ1W(ウエハ保護テープWPT)は、この略円錐状のウエハ吸着面に沿って吸着される。このようなウエハ吸着面を有するウエハステージWSGは、グラインディングホイールGWと対向するウエハ1Wの裏面がグラインディングホイールGWの研削面と平行になるように回転軸RA1が鉛直方向から所定の角度(第1の角度)θだけ傾いている。また、ウエハ1Wの裏面のうちグラインディングホイールGWと対向していない部分では、ウエハ1Wの中心の高さとウエハ1Wの外周の高さとの差Tが最大で30μm程度となるようにウエハステージWSGのウエハ吸着面が形成されている。このような構成とすることにより、グラインディングホイールGWとウエハ1Wの裏面との接触性を向上させることができ、ウエハ1Wの裏面全面で一様な研削を行うことができる。また、ウエハステージWSGの回転軸RA1を鉛直方向から傾けたことにより、ウエハ1Wの裏面研削で生成された研削屑を容易に排出することが可能となる。
ウエハ1Wの裏面研削工程は、たとえば相対的に荒い砥粒を有する第1のグラインディングホイール(第1の研削手段)GWと相対的に細かい砥粒を有する第2のグラインディングホイール(第2の研削手段)GWとの2種類のグラインディングホイールGWを用いて行う。まず、第1のグラインディングホイールGWを用いてウエハ1Wの厚さが80μm程度になるまでウエハ1Wの裏面研削を行う。次いで、第2のグラインディングホイールGWを用いてウエハ1Wの厚さが50μm程度になるまでウエハ1Wの裏面研削を行う。この後、必要に応じて、ウエハ1Wの裏面研削によってウエハ1Wの裏面に生じたダメージを除去するために、ウエハ1Wの裏面にドライ式もしくはウエット式の研磨処理や、ドライ式もしくはウエット式のエッチング処理を施してもよい。
上記の研削工程が完了し薄型化したウエハ1Wは、機械的強度が低下している。また、本実施の形態のウエハ1Wのように径が約300mmといった大口径のウエハを扱う場合には、ウエハの主面に成膜した層間絶縁膜等とウエハとの間の熱膨張係数差等に起因する応力が、ウエハの薄型化に伴ってウエハの反りとなって現れる。このような反りが生じていると、たとえば後のダイシング工程等が行い難くなってしまうことから、反りを解消するような力をウエハに加える手段が考えられる。しかしながら、薄型化によって機械的強度が低下しているウエハに対して力を加えることによって、ウエハに割れや欠けを発生させてしまう虞がある。そこで、本実施の形態のように、ウエハ1Wの裏面研削を行う前にウエハ1Wの主面にウエハ保護テープWPTを貼付しておくことにより、ウエハ保護テープWPTがウエハ1Wの機械的強度を補強する状態にできるので、ウエハ1Wが薄くなっても反りが発生してしまうことを防ぐことができる。
また、本実施の形態によれば、ウエハ1Wが厚い段階でウエハ保護テープWPTにキャリアリングCRRおよびウエハ1Wを貼付し、その後でウエハ1Wの裏面研削を行うので、ウエハ1Wが薄型化した後ではキャリアリングCRRを持ってウエハ1Wの搬送を行うことができる。それにより、ウエハ1Wに外部からの衝撃や力が伝わることを防ぐことが可能となるので、薄型化したウエハ1Wを搬送するための新規な装置や設備を導入せずともストレスを与えずにウエハ1Wを搬送することが可能となり、人手による搬送も可能となる。その結果、本実施の形態の半導体装置の製造のための設備投資費用を削減できるので、本実施の形態の半導体装置の製造コストを低減することができる。
ウエハ1Wの裏面研削が終了した後、たとえばダイシング法によってウエハ1Wを切断し、ウエハ1Wを個々のチップ1Cへ分割する。ウエハ1Wを切断する前には、ウエハ1Wの裏面にダイシングテープを貼付するが、このダイシングテープを貼付する工程について図8〜図10を用いて説明する。
まず、図8に示すように、たとえばポリオレフィン等の樹脂からなり、ウエハ1Wより大きな径を有し、厚さが100μm程度のダイシングテープDTを用意する。このダイシングテープDTは片面が粘着面(第2の粘着面)となっており、この粘着面には予めキャリアリングCRRと同程度の内径(内周(第2の内周))および外径(外周(第2の外周))を有するウエハリング(第2の搬送治具)WRの第3の主面が貼付されている。このウエハリングWRは、たとえばステンレスから形成されており、前記第3の主面とは反対側の第4の主面を有する。続いて、ウエハ1Wを固定したウエハ保護テープWPTが、ウエハ1Wの径以上かつキャリアリングCRRおよびウエハリングWRの内径以下の径を有するステージSTGに真空吸着された状態で、ダイシングテープDTに貼付されたウエハリングWRがキャリアリングCRRと対向するように貼り合わせる。
次に、図9に示すように、ウエハ1Wの径以上かつキャリアリングCRRおよびウエハリングWRの内径以下の径を有するステージSTGを用い、ウエハ1WをダイシングテープDTの粘着面に押し付けるように、キャリアリングCRRおよびウエハリングWRを下方向(ステージ側)に押し下げることでウエハ保護テープWPTおよびウエハ1Wを突き上げ、ウエハ1Wの裏面をダイシングテープDTの粘着面に貼付する。
次に、図10に示すように、ウエハ1Wの主面がウエハ保護テープWPTに貼付られ、かつウエハ1Wの裏面がダイシングテープDTの粘着面に貼付された状態で上下反転し、ダイシングテープDTをステージSTG上に吸着保持する。
そして、図11に示すように、ウエハ保護テープWPTをウエハ1Wの主面から剥離し、キャリアリングCRRとウエハリングWRとを剥離することによって、ウエハ1Wの裏面へのダイシングテープDTの貼付工程は完了する。
このようなウエハ1Wの裏面へのダイシングテープDTの貼付工程によれば、ウエハ1Wの搬送時にウエハ1Wに外部からの衝撃や力が伝わることを防いでいたキャリアリングCRRを介してウエハ1Wの裏面へダイシングテープDTを貼付することができる。それにより、薄型化によって機械的強度が低下しているウエハ1Wに直接ストレスを与えることなくウエハ1Wの裏面にダイシングテープDTを貼付することが可能となるので、ダイシングテープDTの貼付時にウエハ1Wに割れや欠けが発生してしまうことを防ぐことができる。また、ウエハ保護テープWPTおよびキャリアリングCRRの剥離後は、キャリアリングCRRを用いずにウエハ1Wの搬送および裏面研削を行う場合と同様の形態となるので、ダイシング工程以降はキャリアリングCRRを用いずにウエハ1Wの搬送および裏面研削を行う場合の設備をそのまま利用することができる。
上記図8〜図11を用いて説明したような工程によってウエハ1Wの裏面へのダイシングテープDTを貼付する代わりに、以下の図12〜図13を用いて説明する工程によってウエハ1Wの裏面へのダイシングテープDTを貼付してもよい。
まず、図12に示すように、図8に示したダイシングテープDTを用意する。ダイシングテープDTの粘着面には、予めウエハリングWR2を貼付しておくが、このウエハリングWR2は、キャリアリングCRRの内径より小さな外径とウエハ1Wの径より大きな内径を有するものである。続いて、ウエハリングWR2がダイシングテープDTに貼付されている状況下で、ウエハリングWR2がウエハ1Wを取り囲むようにウエハリングWR2をウエハ保護テープWPTに貼付する。
次に、図13に示すように、前述の図9で示したステージSTGを用い、ウエハ1WをダイシングテープDTの粘着面に押し付けるようにウエハ保護テープWPTおよびウエハ1Wを突き上げ、ウエハ1Wの裏面をダイシングテープDTの粘着面に貼付する。
次に、図14に示すように、ウエハ保護テープWPTをウエハ1Wの主面から剥離し、ウエハリングWR2をウエハ保護テープWPTから剥離することによって、ウエハ1Wの裏面へのダイシングテープDTの貼付工程は完了する。
また、ウエハリングWR、WR2を用いずに、以下の図15〜図17を用いて説明する工程によってウエハ1Wの裏面へのダイシングテープDTを貼付してもよい。
まず、図15に示すように、図8に示したダイシングテープDTを用意する。この時、ダイシングテープDTの粘着面には、ウエハリングWR、WR2は貼付されていない。続いて、ダイシングテープDTをキャリアリングCRRの上面に貼付する。
次に、図16に示すように、前述の図9で示したステージSTGを用い、ウエハ1WをダイシングテープDTの粘着面に押し付けるようにウエハ保護テープWPTおよびウエハ1Wを突き上げ、ウエハ1Wの裏面をダイシングテープDTの粘着面に貼付する。
次に、図17に示すように、ウエハ保護テープWPTをウエハ1Wの主面から剥離し、キャリアリングCRRをウエハ保護テープWPTから剥離することによって、ウエハ1Wの裏面へのダイシングテープDTの貼付工程は完了する。ウエハ保護テープWPTの剥離後においては、キャリアリングCRRが前述のウエハリングWR、WR2と同様の機能を果たす。
ウエハ1Wを個々のチップ1Cへ分割した後、図18に示すように、チップ搭載用の実装基板11を用意する。この実装基板11は、たとえばエポキシ樹脂(ガラス・エポキシ樹脂)のような汎用樹脂を主体として形成された多層配線基板である。すなわち、表面や裏面に配線を印刷法で形成した、いわゆるプリント基板を複数積層した構造となっており、この複数層のプリント基板の各配線は、各プリント基板に形成されたビアホールを通じて電気的に接続されている。また、実装基板11の主面(チップ搭載面)には、複数のボンディングワイヤ接続用のパッドPD1が形成されている。このパッドPD1は、たとえば実装基板11の外周部に沿って配置される。
続いて、その実装基板11上に、接着材塗布領域に対応した平面形状の開口部を有するマスクを、その開口部の位置を接着材塗布領域に合わせて配置する。この時、パッドPD1は、マスクによって覆われる。本実施の形態において、マスクとしては、厚さ30μm程度以下のシルクスクリーンまたはメタルマスクなどを用いることを例示できる。続いて、常温(室温)で、マスクが配置された実装基板11上に接着材14を塗布し、マスクの開口部内に接着材14を埋め込んだ後、実装基板11上からマスクを取り外す。これにより、実装基板11上においては、接着材塗布領域にのみ厚さ30μm程度以下の接着材14を残すことができる。この接着材14は、ペースト状であり、たとえば熱可塑性の樹脂接着材、一部が熱可塑性を有し一部が熱硬化性を有する半熱可塑半熱硬化性の樹脂接着材、または熱硬化性の樹脂接着材などを用いることができる。続いて、たとえば実装基板11に80℃〜200℃程度の熱処理を施すことによって、接着材14を硬化中間状態である、半硬化状態にする。
次に、図19に示すように、常温(室温)〜200℃程度の雰囲気中にて、チップ1Cを接着材14に圧着する。チップ6の表面は保護膜で覆われている。また、その保護膜に設けられた複数の開口部からは、それぞれボンディングワイヤ接続用のボンディングパッド(以下、単にパッドと記す)PD2が露出している。パッドPD2は、チップ1C内に形成された最上層配線の一部であり、たとえばチップ1Cの外周部に沿って配置されている。
次に、図20に示すように、チップ1Cの搭載された実装基板11に80℃〜200℃程度の熱処理を施す。それにより、接着材14を硬化させて、チップ1Cの実装基板11への接着を強固にすることができる。
上記の工程でチップ1Cを実装基板11へ接着する本実施の形態によれば、チップ1Cの厚さが薄い場合でも、チップ1Cを実装基板11へ搭載する時には、接着材14は厚さがチップ1Cより薄く、かつ半硬化した状態となっているので、接着材14がチップ1Cの側面から這い上がり、チップ1Cの上面に付着してしまうことを防ぐことができる。それにより、チップ1Cの耐湿信頼性が低下してしまうことを防ぐことが可能となる。接着材14がチップ1Cの側面から這い上がり、パッドPD2に付着した場合には、後のワイヤボンディング工程でワイヤとパッドPD2との接合不良が発生してしまうことが懸念されるが、本実施の形態によればそのような不具合も防ぐことができる。
また、パッケージの小型化に伴って、チップ1Cと実装基板11上に形成されたパッドPD1との間の距離が小さくなっている場合には、粘性の低いペースト状の接着材を用いてチップ1Cと実装基板11とを接着すると、接着材が実装基板11上に広がり、パッドPD1に付着してしまう不具合が懸念される。一方、上記の本実施の形態のように、チップ1Cの接着時において、接着材14をチップ1Cより薄くし、かつ印刷による塗布時に比較べて粘性の高い半硬化状態としておくことによって、そのような不具合を防ぐことができる。それにより、後のワイヤボンディング工程でワイヤとパッドPD1との接合不良が発生してしまうことを防ぐことが可能になる。
また、チップ1Cの厚さが薄くなるに従って、チップ1Cの主面(素子形成面)に形成された部材とその下部の部材との熱膨張率の差等に起因する応力の差が生じ、チップ1Cの反りが大きくなる。このように反ってしまったチップ1Cを、たとえば熱硬化性樹脂接着材で接着しようとすると、チップ1Cが反ったままの状態で熱硬化性樹脂接着材が硬化してしまい、チップ1Cの接着面の全面で均一な接着材の濡れ性を確保できなくなり、接着不良を引き起こしてしまう不具合が懸念される。チップ1Cの接着面の全面で均一な接着材の濡れ性が確保できない場合には、チップ1Cの接着面に気泡を含んで接着材が硬化してしまう虞があり、この気泡が後のリフロー工程時に膨張してチップ1Cが割れてしまう不具合も懸念される。一方、上記の本実施の形態の接着手段では、チップ1Cが反っている場合でも、熱圧着することによって、接着後においてチップ1Cを平坦な状態で固定できる。それにより、チップ1Cの接着面の全面で均一な接着材の濡れ性を確保し、チップ1Cを平坦な状態で実装基板11に接着することができる。それにより、前述したチップ1Cの接着不良および割れといった不具合を防ぐことができる。
次に、図21に示すように、裏面にフィルム状の接着材17が貼付されたチップ18を用意する。チップ18は、個々のチップ18へ分割される前のウエハ状態の時に、チップ1Cとなったウエハ1Wと同様の裏面研削処理が施され、薄型化されている。チップ18の裏面へ接着材17を貼り付けるには、たとえばウエハを個々のチップ18へ分割する前に、そのウエハの裏面を研削して所定の厚さにした後、ウエハの裏面全面に熱可塑性のフィルム状の接着材17を貼付し、その後、接着材17ごとウエハを個々のチップ18へ分割することで実現できる。また、チップ18の表面は保護膜で覆われている。その保護膜に設けられた複数の開口部からは、それぞれボンディングワイヤ接続用のパッドPD3が露出している。パッドPD3は、チップ18内に形成された最上層配線の一部であり、たとえばチップ18の外周部に沿って配置されている。
続いて、チップ1Cが接着された実装基板11を加熱ステージHS上に配置し、100℃〜200℃程度の温度で加熱する。その状態で、チップ1C上に上記接着材17を介してチップ18を熱圧着する。チップ18の接着に熱可塑性のフィルム状の接着材17を用いることにより、接着材17がチップ18の側面から這い上がり、チップ18の上面に付着してしまうことを防ぐことができる。それにより、チップ18の耐湿信頼性が低下してしまうことを防ぐことが可能となる。接着材17がチップ18の側面から這い上がり、パッドPD13に付着した場合には、後のワイヤボンディング工程でワイヤとパッドPD3との接合不良が発生してしまうことが懸念されるが、本実施の形態によればそのような不具合も防ぐことができる。また、パッケージの小型化に伴って、チップ18とチップ1Cに形成されたパッドPD2との間の距離が小さくなっている場合においても、接着材17がチップ1C上に広がってパッドPD2に付着してしまうような不具合を防ぐことができる。それにより、後のワイヤボンディング工程でワイヤとパッドPD2との接合不良が発生してしまうことを防ぐことが可能になる。
また、前述したチップ1Cの場合と同様に、チップ18が接着時に反っている場合でも、チップ1Cへの接着は熱圧着により行われるので、接着後においてチップ18を平坦な状態で固定できる。
続いて、チップ1C、18の搭載された実装基板11に80℃〜200℃程度の熱処理を施す。それにより、接着材17を硬化させて、チップ18のチップ1Cへの接着を強固にすることができる。
次に、図22に示すように、実装基板11を加熱ステージHS上に搭載し、約100℃〜250℃で加熱しながら、実装基板11上のパッドPD1とチップ1CのパッドPD2とをワイヤ19で電気的に接続(ワイヤボンディング)し、実装基板11上のパッドPD1とチップ18のパッドPD3とをワイヤ20で電気的に接続する。本実施の形態において、ワイヤ19、20は、Au(金)などの導電性材料とすることを例示でき、ワイヤボンディング処理は、超音波振動と熱圧着とを併用したワイヤボンダを使用して行うことを例示できる。
次に、図23に示すように、実装基板11、チップ1C、18、およびワイヤ19、20を金型(図示は省略)で挟持し、その金型のキャビティ内に150℃〜200℃程度で溶融したモールド樹脂21を注入し、実装基板11、チップ1C、18、およびワイヤ19、20をそのモールド樹脂21によって封止する。金型のキャビティ内へのモールド樹脂21の注入時には、金型もモールド樹脂21と同程度の温度で加熱しておく。また、図19を用いて説明した熱処理工程および図20を用いて説明した熱処理工程における温度条件が、このモールド樹脂21による封止工程時の温度と合致する場合には、前述の熱処理をこの封止工程時の熱を利用して一括して行ってもよい。
次に、図24に示すように、実装基板11側を上面とし、実装基板11上にバンプ電極22を形成する。このバンプ電極22は、たとえばSn(スズ)−Ag(銀)−Cu(銅)共晶合金から形成されたはんだボールを実装基板11の上面(チップ搭載側の逆側)に供給した後、実装基板11等を240℃〜260℃の雰囲気中に配置し、はんだボールをリフローすることで形成することができる。その後、図25に示すように、バンプ電極22の形成面を下側とし、本実施の形態の半導体装置が略完成する。
上記の工程によって形成された本実施の形態の半導体装置(半導体パッケージ)は、下層のチップ1CをDRAM(Dynamic Random Access Memory)等のメモリ回路が形成されたチップとし、上層のチップ18をチップ1Cに形成されたメモリ回路の動作を制御するコントローラ(CPU)が形成されたチップとすることができる。前述したウエハ1Wの薄型化が実現できない場合において、半導体パッケージの高さに制限があると、メモリ回路が形成されたチップとコントローラが形成されたチップとは、それぞれ別個に半導体パッケージにする必要が生じ、これら半導体パッケージを実装する領域が広くなってしまう不具合が生じる。一方、本実施の形態によれば、ウエハ1Wの薄型化を実現できるので、2個のチップを積層しても半導体パッケージの高さを低く抑えることが可能となり、たとえば各チップ毎に別個に半導体パッケージを形成した場合と同程度にまで高さを抑制することができる。それにより、半導体パッケージの実装領域を縮小できるので、半導体パッケージが実装されるモジュールの小型化を実現できる。
ところで、上記の本実施の形態では、チップを2段に積層する例について説明したが、さらに多段に積層してもよい。たとえば、図26に示すように、チップ18をチップ1Cに積層した手段と同様の手段により、チップ23をチップ18に積層する。すなわち、接着材17と同様の熱可塑性のフィルム状の接着材25を用いてチップ23をチップ18に熱圧着し、ワイヤ19、20と同様のワイヤ26によって、チップ23に形成されたパッドPD4と実装基板11上のパッドPD1とを電気的に接続するものである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、薄型化された単結晶シリコン等から形成されたウエハをキャリアリングを用いて搬送する場合について説明したが、相対的に単結晶シリコン等から形成されたウエハより機械的強度が低いガリウムヒ素から形成されたウエハでもキャリアリングを用いて搬送することにより、ウエハの割れや欠けを防ぐことができる。
本発明の半導体装置の製造方法は、たとえば薄型化したウエハを用いて製造する半導体パッケージの製造工程に適用することができる。
本発明の一実施の形態である半導体装置の製造方法を説明する要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部平面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部斜視図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 図8に続く半導体装置の製造工程中の要部断面図である。 図9に続く半導体装置の製造工程中の要部断面図である。 図10に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 図12に続く半導体装置の製造工程中の要部断面図である。 図13に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。 図15に続く半導体装置の製造工程中の要部断面図である。 図16に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図18に続く半導体装置の製造工程中の要部断面図である。 図19に続く半導体装置の製造工程中の要部断面図である。 図20に続く半導体装置の製造工程中の要部断面図である。 図21に続く半導体装置の製造工程中の要部断面図である。 図22に続く半導体装置の製造工程中の要部断面図である。 図23に続く半導体装置の製造工程中の要部断面図である。 図24に続く半導体装置の製造工程中の要部断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。
符号の説明
1C チップ(チップ領域)
1W ウエハ
11 実装基板
14 接着材
17 接着材
18 チップ
19、20 ワイヤ
21 モールド樹脂
22 バンプ電極
23 チップ
25 接着材
26 ワイヤ
CR 切断領域(分離領域)
CRR キャリアリング(第1の搬送治具)
DT ダイシングテープ
GW グラインディングホイール(研削手段)
HS 加熱ステージ
KS1 保持面(ウエハ保持面、第1の吸着面)
KS2 保持面(第2の吸着面)
KT 保持具(第1の固定手段)
KTU 上端部
N ノッチ
PD1、PD2、PD3、PD4 パッド
RA1 回転軸
RS1 裏面
STG ステージ
US1 上面
WPT ウエハ保護テープ(保護テープ)
WR、WR2 ウエハリング(第2の搬送治具)
WSG ウエハステージ(ウエハ保持手段)

Claims (5)

  1. (a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
    (b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
    (c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
    (d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
    (e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲む大きさのリング状の第2の搬送治具とを用意する工程、
    (f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲むように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第1の搬送治具の前記第2の主面と前記第2の搬送治具の前記第4の主面とを対向させる工程、
    (g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
    (h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
    を含むことを特徴とする半導体装置の製造方法。
  2. (a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
    (b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
    (c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
    (d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
    (e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープと、第3の主面、前記第3の主面とは反対側の第4の主面、第2の外周および第2の内周を有し、前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の外周が前記第1の搬送治具の前記第1の内周より小さいかもしくは前記第2の内周が前記第1の搬送治具の第1の外周より大きいリング状の第2の搬送治具とを用意する工程、
    (f)前記(d)工程後、前記第2の搬送治具の前記第3の主面を前記ダイシングテープの前記第2の粘着面に貼付し、前記第2の搬送治具の前記第2の内周が前記半導体ウエハの前記外周を取り囲み、前記第2の搬送治具の前記第2の外周が前記第1の搬送治具の前記第1の内周の内側に配置されるかもしくは前記第1の搬送治具の第1の外周が前記第2の搬送治具の第2の内周の内側に配置されるように前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
    (g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
    (h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
    を含むことを特徴とする半導体装置の製造方法。
  3. (a)分割領域によって主面が複数のチップ領域に区画され、前記複数のチップ領域の各々に半導体素子が形成された半導体ウエハを用意する工程、
    (b)前記半導体ウエハの前記主面より大きな面積を有し、前記半導体ウエハの前記主面を覆う第1の粘着面を有する保護テープと、第1の主面、前記第1の主面とは反対側の第2の主面、第1の外周および第1の内周を有し、前記第1の内周が前記半導体ウエハの外周を取り囲む大きさのリング状の第1の搬送治具とを用意する工程、
    (c)前記半導体ウエハの前記主面を前記保護テープの前記第1の粘着面に貼付し、前記第1の搬送治具の前記第1の内周が前記半導体ウエハの前記外周を取り囲むように前記第1の搬送治具の前記第1の主面を前記保護テープの前記第1の粘着面に貼付する工程、
    (d)前記保護テープの前記第1の粘着面に前記半導体ウエハの前記主面および前記第1の搬送治具が貼付された状況下において、前記半導体ウエハの裏面を研削する工程、
    (e)前記半導体ウエハの裏面より大きな面積を有し、前記半導体ウエハの前記裏面を覆う第2の粘着面を有するダイシングテープを用意する工程、
    (f)前記(d)工程後、前記第1の搬送治具の前記第2の主面および前記半導体ウエハの裏面を前記ダイシングテープの前記第2の粘着面に貼付する工程、
    (g)前記(f)工程後、前記半導体ウエハの前記主面から前記保護テープを剥離する工程、
    (h)前記(g)工程後、前記半導体ウエハの前記裏面に前記ダイシングテープが貼付された状況下で前記半導体ウエハを前記分割領域に沿って分割する工程、
    を含むことを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか1項に記載の半導体装置の製造方法において、
    前記(d)工程は、回転しつつ前記半導体ウエハの前記裏面を研削する研削手段と、回転しつつ前記半導体ウエハを保持するウエハ保持手段とを含むインフィード方式の研削装置を用いて実施することを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記半導体ウエハと接する前記ウエハ保持手段のウエハ保持面は、前記ウエハ保持手段の回転軸が通る中心から外周へ向かう方向へ傾斜が形成されていることを特徴とする半導体装置の製造方法。
JP2005231473A 2005-08-10 2005-08-10 半導体装置の製造方法 Expired - Fee Related JP4848153B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005231473A JP4848153B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005231473A JP4848153B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007048920A true JP2007048920A (ja) 2007-02-22
JP2007048920A5 JP2007048920A5 (ja) 2008-09-18
JP4848153B2 JP4848153B2 (ja) 2011-12-28

Family

ID=37851506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231473A Expired - Fee Related JP4848153B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4848153B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294748A (ja) * 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd ウェーハ搬送方法
JP2008306049A (ja) * 2007-06-08 2008-12-18 Lintec Corp 脆質部材の処理方法
JP2009090389A (ja) * 2007-10-04 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削加工装置
JP2009147087A (ja) * 2007-12-13 2009-07-02 Hitachi Chem Co Ltd 接着フィルムの貼付装置及び接着フィルムの貼付方法
CN101770980A (zh) * 2008-12-26 2010-07-07 株式会社迪思科 工件分割方法以及带扩张装置
EP2290679A1 (de) * 2009-09-01 2011-03-02 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat
JP2011044471A (ja) * 2009-08-19 2011-03-03 Disco Abrasive Syst Ltd ウエーハの研削装置
JP2012160515A (ja) * 2011-01-31 2012-08-23 Disco Abrasive Syst Ltd 被加工物の加工方法
US8443864B2 (en) 2009-03-18 2013-05-21 Ev Group Gmbh Device for stripping a wafer from a carrier
JP2013102211A (ja) * 2013-01-29 2013-05-23 Agere Systems Inc 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法
US8536020B2 (en) 2006-01-03 2013-09-17 Erich Thallner Combination of a substrate and a wafer
CN103715078A (zh) * 2012-10-03 2014-04-09 株式会社迪思科 磨削装置和磨削方法
US9272501B2 (en) 2010-04-23 2016-03-01 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
JP2018117014A (ja) * 2017-01-17 2018-07-26 株式会社ディスコ 搬出機構
WO2019155970A1 (ja) * 2018-02-07 2019-08-15 リンテック株式会社 半導体加工用粘着テープ
CN111599744A (zh) * 2019-02-21 2020-08-28 细美事有限公司 用于处理基板的装置和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111162A (ja) * 1997-10-02 1999-04-23 Nec Corp 電界放射冷陰極の製造方法
JP2002373870A (ja) * 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2005129678A (ja) * 2003-10-23 2005-05-19 Nec Engineering Ltd テープ貼付装置及び貼付方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111162A (ja) * 1997-10-02 1999-04-23 Nec Corp 電界放射冷陰極の製造方法
JP2002373870A (ja) * 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2005129678A (ja) * 2003-10-23 2005-05-19 Nec Engineering Ltd テープ貼付装置及び貼付方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802542B2 (en) 2006-01-03 2014-08-12 Erich Thallner Combination of a substrate and a wafer
US8664082B2 (en) 2006-01-03 2014-03-04 Erich Thallner Combination of a substrate and a wafer
US8536020B2 (en) 2006-01-03 2013-09-17 Erich Thallner Combination of a substrate and a wafer
JP2007294748A (ja) * 2006-04-26 2007-11-08 Tokyo Seimitsu Co Ltd ウェーハ搬送方法
JP4729003B2 (ja) * 2007-06-08 2011-07-20 リンテック株式会社 脆質部材の処理方法
JP2008306049A (ja) * 2007-06-08 2008-12-18 Lintec Corp 脆質部材の処理方法
JP2009090389A (ja) * 2007-10-04 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削加工装置
JP2009147087A (ja) * 2007-12-13 2009-07-02 Hitachi Chem Co Ltd 接着フィルムの貼付装置及び接着フィルムの貼付方法
JP2010153692A (ja) * 2008-12-26 2010-07-08 Disco Abrasive Syst Ltd ワーク分割方法およびテープ拡張装置
CN101770980A (zh) * 2008-12-26 2010-07-07 株式会社迪思科 工件分割方法以及带扩张装置
US8443864B2 (en) 2009-03-18 2013-05-21 Ev Group Gmbh Device for stripping a wafer from a carrier
US8603294B2 (en) 2009-03-18 2013-12-10 Ev Group Gmbh Method for stripping a wafer from a carrier
US8905111B2 (en) 2009-03-18 2014-12-09 Ev Group Gmbh Device for releasing an interconnect layer that provides connection between a carrier and a wafer
JP2011044471A (ja) * 2009-08-19 2011-03-03 Disco Abrasive Syst Ltd ウエーハの研削装置
WO2011026570A1 (de) * 2009-09-01 2011-03-10 Ev Group Gmbh Vorrichtung und verfahren zum ablösen eines halbleiterwafers von einem trägersubstrat
US9381732B2 (en) 2009-09-01 2016-07-05 Ev Group Gmbh Device for stripping a product substrate from a carrier substrate
EP2290679A1 (de) * 2009-09-01 2011-03-02 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat
US8894807B2 (en) 2009-09-01 2014-11-25 Ev Group Gmbh Device and method for detaching a semiconductor wafer from a substrate
US9186877B2 (en) 2009-09-01 2015-11-17 Ev Group Gmbh Method for stripping a product substrate from a carrier substrate
US8986496B2 (en) 2009-09-01 2015-03-24 Ev Group Gmbh Device and method for stripping a product substrate from a carrier substrate
US9272501B2 (en) 2010-04-23 2016-03-01 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
US9381729B2 (en) 2010-04-23 2016-07-05 Ev Group Gmbh Device for detaching a product substrate off a carrier substrate
US9457552B2 (en) 2010-04-23 2016-10-04 Ev Group Gmbh Method for detaching a product substrate off a carrier substrate
JP2012160515A (ja) * 2011-01-31 2012-08-23 Disco Abrasive Syst Ltd 被加工物の加工方法
KR102017346B1 (ko) * 2012-10-03 2019-09-02 가부시기가이샤 디스코 연삭 장치 및 연삭 방법
KR20140043869A (ko) * 2012-10-03 2014-04-11 가부시기가이샤 디스코 연삭 장치 및 연삭 방법
CN103715078A (zh) * 2012-10-03 2014-04-09 株式会社迪思科 磨削装置和磨削方法
JP2014075405A (ja) * 2012-10-03 2014-04-24 Disco Abrasive Syst Ltd 研削装置および研削方法
CN103715078B (zh) * 2012-10-03 2017-11-21 株式会社迪思科 磨削装置和磨削方法
JP2013102211A (ja) * 2013-01-29 2013-05-23 Agere Systems Inc 注入された不純物を用いて半導体ウエハを個々の半導体ダイに分離する方法
JP2018117014A (ja) * 2017-01-17 2018-07-26 株式会社ディスコ 搬出機構
WO2019155970A1 (ja) * 2018-02-07 2019-08-15 リンテック株式会社 半導体加工用粘着テープ
CN111599744A (zh) * 2019-02-21 2020-08-28 细美事有限公司 用于处理基板的装置和方法
CN111599744B (zh) * 2019-02-21 2023-07-25 细美事有限公司 用于处理基板的装置和方法

Also Published As

Publication number Publication date
JP4848153B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4848153B2 (ja) 半導体装置の製造方法
TWI284960B (en) Manufacturing method of semiconductor device
KR100517075B1 (ko) 반도체 소자 제조 방법
JP3701542B2 (ja) 半導体装置およびその製造方法
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
JP5798834B2 (ja) 半導体装置の製造方法
US8394677B2 (en) Method of fabricating semiconductor device
TWI733049B (zh) 半導體封裝及其製造方法
JP4992904B2 (ja) 半導体装置の製造方法
US8546244B2 (en) Method of manufacturing semiconductor device
US20070275543A1 (en) Manufacturing method of a semiconductor device
US20050208734A1 (en) Thin flip-chip method
TW200426954A (en) Manufacturing method of semiconductor device
JP2001168275A (ja) 小型集積回路パッケージおよびその製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
WO2012106191A2 (en) Pre- cut wafer applied underfill film
JP2000228465A (ja) 半導体装置及びその製造方法
JP2004128339A (ja) 半導体装置の製造方法
JP3621908B2 (ja) ベアチップ実装方法および実装システム
JP2007142128A (ja) 半導体装置およびその製造方法
JP2008078492A (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2006140303A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees