JP4107896B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4107896B2 JP4107896B2 JP2002206168A JP2002206168A JP4107896B2 JP 4107896 B2 JP4107896 B2 JP 4107896B2 JP 2002206168 A JP2002206168 A JP 2002206168A JP 2002206168 A JP2002206168 A JP 2002206168A JP 4107896 B2 JP4107896 B2 JP 4107896B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- wafer
- semiconductor substrate
- grinding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
【発明の属する技術分野】
この発明は、小型及び薄型の半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
半導体チップの薄型化のために、素子および配線などの形成が完了した半導体ウエハ(以下、単に「ウエハ」という。)の裏面側を研削する裏面研削工程が、従来から行われている。この裏面研削工程は、一般には、ウエハの表面に軟質性の保護フィルムを貼り付け、この保護フィルムを介してウエハを加圧してウエハの裏面を砥石に押し付け、その状態でウエハを回転させることによって行われてきた。
【0003】
しかし、研削後の工程、たとえば、ウエハから個々のチップを切り出すための切り出し工程や、切り出されたチップをリードフレームにマウントする工程においては、ウエハやチップがロボットでハンドリングされる。したがって、過度に薄型化を追求すれば、ハンドリング時におけるウエハやチップの破損につながり、歩留まりが低下する。特に、ウエハが大口径化してきた今日では、裏面研削により薄型化されたウエハは、容易に破損してしまうおそれがある。
【0004】
このような問題を解決するために、たとえば、特開平11−150090号公報には、ウエハの表面に突起電極群を形成した後に、このウエハ表面に樹脂膜を形成し、この樹脂膜を保護強化板として用いることが提案されている。この公開公報の半導体装置の製造方法では、樹脂膜の形成後にウエハの裏面研削が行われ、さらに、樹脂膜の表層部分がエッチングにより除去されることにより突起電極群の頂部が露出させられるようになっている。その後は、スクライブラインに沿って樹脂膜が除去され、さらに、保護膜としての窒化膜が突起電極を回避した領域に形成され、その後に、スクライブラインに沿ってウエハが切断されて、個々のチップが切り出されるようになっている。
【0005】
この方法では裏面研削後のウエハは樹脂膜により強化されており、また、ウエハから切り出された個々のチップも樹脂膜により強化されている。これにより、ウエハおよびチップを、これらの破損を生じさせることなく良好にハンドリングできる。また、露出した突起電極の頂部を配線基板の電極パッドなどに接続することにより、このようなチップを実装することができるので、ワイヤボンディングなどを用いて外部端子を引き出す構成に比較して半導体装置を著しく薄型化できる。
【0006】
【発明が解決しようとする課題】
しかし、上述の先行技術の製造方法では、ウエハ表面に樹脂膜を形成してから裏面研削を行うまでの間に、ウエハと樹脂膜との熱膨張/収縮率の相違に起因して、図4に誇張して示すように、ウエハに反りが生じるという問題がある。このような反りが生じたウエハを平坦な砥石で研削すると、ウエハの中心領域と周縁領域とで研削後のウエハの厚さに相違が生じるから、均一な厚さの半導体チップを得ることができなくなるばかりでなく、ウエハの周縁領域から切り出された半導体チップは所期の薄さまで薄型化されていないおそれがある。また薄型化されたウエハはダイシングテープと呼ばれる粘着性をもつテープをはりあわせダイシングと呼ばれる個片に切り出す工程により個片化される、このとき切り出し工程では ブレードと呼ばれる薄い(20〜100μ)砥石により個片化されるため半導体基板の個片化された角にチッピングと呼ばれる傷やマイクロクラックが発生する。後に個片化された半導体基板はダイシングテープの裏面より針で突き上げることによりテープより剥がす事により完全な個片化にすることができるのであるがこのとき針等により半導体基板に傷をつけ著しい品質低下をおこす また完成した半導体装置も半導体基板の活性面の反対側の裏面がむき出しの状態で傷が付きやすく 信頼性を低下させる。
【0007】
そこで、この発明の目的は、上述の技術的課題を解決し、半導体基板の反りを防ぐことによって、半導体基板の裏面研削処理を良好に行うことができるようにし、且つ 薄型化により低強度な研削後のウエハの強度を高めこれにより、薄型でかつ高強度の半導体装置及びその製造方法を提供することである。
この発明の他の目的は、小型、薄型化が容易な構成の半導体装置を提供することである。
【0013】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項1記載の発明は、半導体基板の一方表面に、突起電極または配線のうち少なくとも一方を形成する工程と、この半導体基板の、突起電極または配線等を備えた活性面側の表面に、前記半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性である第1樹脂膜を形成する工程と、前記半導体基板の他方表面を研磨または研削することによって、前記半導体基板を薄型化する研削工程と、
前記研削工程の後、前記研削面に、前記第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成する工程と、前記第2樹脂膜形成後に個片に切り出す工程とを含むことを特徴とする半導体装置に製造方法である。
【0014】
この発明によれば、半導体基板の一方表面に形成された第1樹脂膜には低弾性な樹脂層が形成されるため、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。これにより、半導体基板が平坦な状態で、半導体基板の裏面を均一に研削することができる。したがって、このような半導体装置の製造方法により、均一で所望の厚さに調整された半導体基板を得ることができる。すなわち、得られた半導体基板は、中心領域および周縁領域のいずれにおいても、均一に薄型化されているので、この半導体基板から半導体チップの個片を切り出すことにより、均一な厚さの薄型半導体チップを得ることができる。更に、完成された半導体基板においても、半導体基板と樹脂膜との熱膨張/収縮の相違に起因する反りが生じない。更に、半導体基板の他方表面に、第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成しているので、半導体基板の裏面を研削することにより、強度が低くなった半導体装置の強度を上げることができる。
【0015】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。図1の半導体ウエハ1(以下、単に「ウエハ1」という。)は、種々の素子形成工程および配線工程などを経ていて、活性表層領域側の面である表面1aは窒化膜などからなる保護膜(パッシベーション膜)で覆われている。そして、この保護膜からは、外部との電気接続のためのパッドが露出させられている。
【0016】
このパッド上に、図1(a)に示すように、たとえば、金(Au)からなる複数の突起電極2が形成される。この突起電極2は、たとえば、電解めっきにより形成され、その保護膜表面からの高さは、たとえば、50μm程度とされることが好ましい。突起電極2は、円柱状または四角柱状などの柱状のものであることが好ましい。その材料としては、金のほかにも、銅、半田などを適用することができる。また、ウエハ1の表面1a上で個々の半導体素子の境界(図1に矢印Aで示す位置)には、スクライブラインが形成される。
【0017】
次に、このウエハ1の表面1aに、第1樹脂膜3を形成する(図1(b))。第1樹脂膜3は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を塗布後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシなどとすることができる。硬化後の第1樹脂膜3(以下、単に「第1樹脂膜3」という。)は、突起電極2を埋没させることができる厚さで形成されていることが好ましい。具体的には、第1樹脂膜3の厚みは、100μm程度とされることが好ましい。また、第1樹脂膜3の表面は、平坦であることが好ましい。また第1樹脂膜3は、半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性であり、弾性率が5GPa以下、特に、2GPa以下であることが望ましい。
【0018】
続いて、このような第1樹脂膜3が形成されたウエハ1の裏面1bを、たとえば、グラインダを用いて研削し、ウエハ1を所望の厚さに調整する(図1(c))。第1樹脂膜3が突起電極2の頂部を覆って形成されたものであり、第1樹脂膜3の表面が平坦である場合、第1樹脂膜3が半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性であるため、研削時にウエハ1を第1樹脂膜3が形成された側から均一に加圧することができる。
その後、研削された半導体基板の裏面側に第2樹脂膜4を形成する(図1(d))。第2樹脂膜4は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を塗布後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシなどとすることができる。第2樹脂膜4は第1樹脂膜4より高弾性又は高強度なもので形成する。第2樹脂膜4は、弾性率が10GPa以上、特に20GPa以上であるのが望ましい。
なお、図2は、このような第1樹脂膜3および第2樹脂膜4が形成されたウエハの全体を示す斜視図である。
【0019】
続いて、第1樹脂層3を形成したウエハの突起電極または配線等を設けた面をたとえば、グラインダを用いて研削し、第1樹脂膜3を所望の厚さに調整し突起電極を露出させる。
【0020】
続いて、このような第1樹脂膜3および第2樹脂膜4が形成されたウエハをダイシングテープと呼ばれるテープに貼り付けダイシングと呼ばれる切り出し工程にて半導体基板は個片に切り出されるしかし ダイシングテープの粘着力(接着力)により 個片が散乱することはない。このときテープ貼り付けは電極面でもまた反対側でもよいが第2樹脂膜4にテープを貼り付けるほうが剥がすときのダメージを防ぐことができ好ましい。
【0021】
以上のように、この実施形態によれば、ウエハ1の表面1aに形成された第1樹脂膜3には低弾性な樹脂が形成されるため、ウエハ1と第1樹脂膜3との熱膨張/収縮の相違に起因して生ずる反りが生じない。そのため、研削工程(図1(d))を行う際、ウエハ1は平坦であるので、ウエハ1の裏面1bの研削を、ウエハ1の各部で均一に行うことができる。
【0022】
また、研削工程では、ウエハ1の表面1aに形成された第1樹脂膜3によりウエハ1の全体が補強されている。したがって、ウエハ1の破損を生じることなく、ウエハ1の研削を良好に行えるから、ウエハ1の薄膜化を有利に行える。
また、切り出し工程におけるウエハ1のハンドリングの際や、ダイシングブレードによりウエハ1を切断する際にも、第1樹脂膜3および第2樹脂膜4がウエハ1を補強しているから、ウエハ1や半導体チップ5の破損が生じるおそれがない。したがって、ウエハ1を所望の厚さに薄型化することができ、これにより、半導体チップ5の薄型化に貢献することができる。
【0023】
そして、図3に示す半導体チップ5の最終形態においては、両面は2種類の樹脂により半導体基盤は保護及び補強されている。すなわち、第1樹脂膜3はウエハ1の表面1a(活性表面)を保護しており、かつ、裏面側においても高弾性又は高硬度の第2樹脂膜4により補強され保護されている。また突起電極2が露出しているので、この半導体チップ5のさらなるパッケージングは不要である。したがって、極めて高品質かつ高強度で小型化、薄型化された半導体パッケージを得ることができる。このような半導体パッケージ(半導体チップ5)は、露出した突起電極2を配線基板に形成された電極パッドなどに対向(フェイスダウン)させて実装することができる。
【0024】
以上の実施形態は、半導体基板1の一方表面に、配線を形成した後、突起電極2を形成した場合を示しているが、配線または突起電極の一方のみを形成して、外部接続用としてもよい。突起電極2を形成しなかった場合でも、配線の一部を第1樹脂膜3から露出させて、配線基板の電極パッドなどに接続することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。
【図2】第1樹脂膜3、第2樹脂膜4および半導体基板を示す図解的な斜視図である。
【図3】前記製造方法により製造された半導体チップの図解的な斜視図である。
【図4】ウエハの一方表面に通常の樹脂膜を形成した場合に生じる反りの問題を説明するための図解図である。
【符号の説明】
1 ウエハ
2 突起電極
3 第1樹脂膜
4 第2樹脂膜
5 半導体チップ
Claims (1)
- 半導体基板の一方表面に、突起電極または配線のうち少なくとも一方を形成する工程と、
この半導体基板の、突起電極または配線等を備えた活性面側の表面に、前記半導体基板との熱膨張係数の違いによる応力を低減する程度に低弾性である第1樹脂膜を形成する工程と、
前記半導体基板の他方表面を研磨または研削することによって、前記半導体基板を薄型化する研削工程と、
前記研削工程の後、前記研削面に、前記第1樹脂膜より高弾性又は高硬度である第2樹脂膜を形成する工程と、
前記第2樹脂膜形成後に個片に切り出す工程とを含むことを特徴とする半導体装置に製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206168A JP4107896B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体装置およびその製造方法 |
US10/608,016 US7358618B2 (en) | 2002-07-15 | 2003-06-30 | Semiconductor device and manufacturing method thereof |
US10/901,077 US7329603B2 (en) | 2002-07-15 | 2004-07-29 | Semiconductor device and manufacturing method thereof |
US12/003,892 US20080128906A1 (en) | 2002-07-15 | 2008-01-03 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206168A JP4107896B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047903A JP2004047903A (ja) | 2004-02-12 |
JP4107896B2 true JP4107896B2 (ja) | 2008-06-25 |
Family
ID=31711270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206168A Expired - Lifetime JP4107896B2 (ja) | 2002-07-15 | 2002-07-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4107896B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331181A (ja) * | 1996-06-13 | 1997-12-22 | Nec Corp | 電子機器筐体の締結構造 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006071754A (ja) * | 2004-08-31 | 2006-03-16 | Pentax Corp | 偏光ビームスプリッター及びその製造方法 |
JP2006261370A (ja) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-07-15 JP JP2002206168A patent/JP4107896B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331181A (ja) * | 1996-06-13 | 1997-12-22 | Nec Corp | 電子機器筐体の締結構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2004047903A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856328B2 (ja) | 半導体装置の製造方法 | |
US6548376B2 (en) | Methods of thinning microelectronic workpieces | |
US7482695B2 (en) | Stack MCP and manufacturing method thereof | |
JP3456462B2 (ja) | 半導体装置及びその製造方法 | |
JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
KR100517075B1 (ko) | 반도체 소자 제조 방법 | |
US20080014719A1 (en) | Semiconductor device and manufacturing method for the same | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
US20100314746A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2001127206A (ja) | チップスケールパッケージの製造方法及びicチップの製造方法 | |
JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3756689B2 (ja) | 半導体装置及びその製造方法 | |
JP2002270720A (ja) | 半導体装置およびその製造方法 | |
JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP2001060591A (ja) | 半導体装置の製造方法 | |
JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
TW589726B (en) | Wafer level packaging process and structure thereof | |
JP4207696B2 (ja) | 半導体パッケージの製造方法 | |
KR20090076331A (ko) | 반도체 패키지 제조 방법 | |
JP2507968B2 (ja) | 半導体装置の製造方法 | |
JP2005045041A (ja) | 半導体パッケージおよびその製造方法 | |
JP4250241B2 (ja) | 半導体パッケージ | |
CN114899094A (zh) | 一种有槽晶圆背面减薄的加工方法 | |
JPH09213595A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4107896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |