JP2005045041A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2005045041A
JP2005045041A JP2003278030A JP2003278030A JP2005045041A JP 2005045041 A JP2005045041 A JP 2005045041A JP 2003278030 A JP2003278030 A JP 2003278030A JP 2003278030 A JP2003278030 A JP 2003278030A JP 2005045041 A JP2005045041 A JP 2005045041A
Authority
JP
Japan
Prior art keywords
chip
diameter
semiconductor
resin
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003278030A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003278030A priority Critical patent/JP2005045041A/ja
Priority to CN200410054533A priority patent/CN100578763C/zh
Publication of JP2005045041A publication Critical patent/JP2005045041A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板上に実装された半導体チップの損傷を防止でき、これにより信頼性および歩留まりの向上を図ることが可能な半導体パッケージおよびその製造方法を提供する。
【解決手段】基板となる大径チップ３上にフェイスダウン実装された小径チップ（半導体チップ）５の側周を覆う状態で樹脂７が設けられているものであり、特にこの樹脂７が、小径チップ５の側壁を完全に覆うと共に、小径チップ５の上面と同一高さの面上において当該小径チップ５を全周にわたって厚みｔを有して囲む状態で大径チップ３上に設けられていることを特徴としている。
【選択図】図１

Description

本発明は、半導体パッケージおよびその製造方法に関し、特には半導体チップを配線基板や他の半導体チップに対してフェイスダウン実装してなる半導体パッケージおよびその製造方法に関する。
半導体パッケージの小型化、および高密度化を目的として、配線基板に対して半導体チップをフェイスダウンで実装する実装方式（いわゆるフリップチップ実装）が行われている。また、１つのパッケージ内に複数の半導体チップを組み込むことで、実質的な多機能化を実現した半導体パッケージも知られている。この種の半導体パッケージにおいては、半導体チップを薄型化することによって、パッケージ厚の厚膜化を防止している。
半導体チップを薄型化した半導体パッケージの製造は、次のように行われている。先ず、ウェハを分割して得た複数の半導体チップを、配線が形成された基板上におけるそれぞれの位置にフェイスダウンでフリップチップ実装する。次いで、基板と半導体チップとの接合面に封止樹脂を注入して硬化させた後、半導体チップを裏面側から研削することで半導体チップを薄型化する。また、このような手順の他にも、半導体チップを分割する前のウェハの状態で薄型化を行い、その後、このウェハを半導体チップ毎に分割して基板上に実装する手順であっても良い（下記特許文献１参照）。そして以上の後、必要に応じて、薄型化した半導体チップが実装された基板を半導体チップが実装されている部分毎に分割したり、基板に対して外部取り出し用の電極を形成したり、また半導体パッケージの形態によってはさらに基板をリードフレーム上に搭載してワイヤボンディングを施す等の工程が行われる。
特開２００２−１７０９１８号公報（特に、図５，図６および段落００４３，００４５参照）
上述したように、半導体パッケージを製造する工程では、基板上に薄型化した半導体チップが実装された状態とした後にも、基板に対して様々な工程が施される。しかしながら、これらの工程は、基板上に半導体チップが露出した状態で行われるため、基板の取り扱い過程において薄膜化した半導体チップの上方角部に欠けが生じる等の損傷が生じ易い。これは、半導体パッケージの歩留まりの低下を引き起こす要因となっている。また、ヒートサイクル信頼性試験や吸湿後リフロー試験においては、半導体チップ周辺と基板の間が樹脂でしっかり覆われていないと、半導体チップと基板の間で剥離が徐々に進み、最終的には接合部分が剥離し断線する問題が発生している。
そこで本発明は、基板上に実装された半導体チップの損傷を防止でき、さらに信頼性および歩留まりの向上を図ることが可能な半導体パッケージおよびその製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体パッケージは、基板上に実装された半導体チップの側周を覆う状態で樹脂が設けられているものであり、特にこの樹脂が、半導体チップの側壁を完全に覆うと共に、当該半導体チップの上面と同一高さの面上において当該半導体チップを全周にわたって厚み（０ではない一定の数値以上の膜厚）を有して囲む状態で基板上に設けられていることを特徴としている。ここで、上面とは、半導体チップを基板に対してフェイスダウンで実装した場合においては、裏面に相当する。
このような半導体パッケージでは、半導体チップの裏面角部の露出が抑えられるだけではなく、半導体チップの裏面角部が全周にわたって厚みを有する樹脂によって確実に保護される。しかも、半導体チップと基板の間が厚みを有した樹脂で囲まれた状態となるため、基板に対して半導体チップが確実に固定された状態となる。
また、本発明の半導体パッケージの製造方法は、次の手順を行うことを特徴としている。先ず、基板上に半導体チップをフェイスダウン実装し、当該半導体チップの側周壁を全周にわたって樹脂で覆う。次に、半導体チップの上面（すなわち裏面）と同一高さの面上において、当該半導体チップが全周にわたって厚み（０ではない一定の数値以上の膜厚）を有して前記樹脂で囲まれた状態となるまで、当該半導体チップおよび当該樹脂を薄型化する。
このような製造方法によれば、基板上への樹脂の供給状態、および半導体チップと樹脂の薄型化の度合いを調整することによって、半導体チップの裏面と同一高さの面上において、当該半導体チップが全周にわたって一定の厚さ以上を有した樹脂で囲まれた状態となる。このため、半導体チップの裏面角部が全周にわたって厚みを有する樹脂によって確実に固定・保護された状態となり、半導体チップの薄肉化時、およびそれ以降の工程において半導体チップに対して損傷が加わることが防止される。
以上説明したように本発明の半導体パッケージによれば、基板上に実装された半導体チップの上方角部を全周にわたって厚みを有する樹脂によって確実に保護できるため、薄型化時の半導体チップの損傷を防ぐと伴に、薄型化した半導体チップの薄型化後の工程で損傷が防止され、さらに半導体チップと基板を確実に固定できる為、半導体パッケージの信頼性の向上を図ることが可能になる。そして、薄型化時の半導体チップの損傷を防ぐ事から、半導体チップをより薄くする事も可能であるが、これにより、さらに信頼性を向上させる事が可能である。
また本発明の半導体パッケージの製造方法によれば、基板上に実装された半導体チップの上方角部を全周にわたって厚みを有する樹脂によって確実に保護した状態とすることで、薄型化時の半導体チップの損傷を防ぐと伴に、以降の工程において薄型化した半導体チップに対して損傷が加わることを防止でき、半導体パッケージの歩留まりの向上を図ることが可能になる。
以下、本発明の半導体パッケージおよびその製造方法を図面に基づいて詳細に説明する。
＜半導体パッケージ＞
図１は、本発明の半導体パッケージの断面図であり、図２は図１に示す半導体パッケージの要部平面図である。
これらの図に示す半導体パッケージ１は、基板となる大径の半導体チップ（以下、大径チップと記す）３と、この大径チップ３上にフェイスダウン実装（いわゆるフリップチップ実装）された小径の半導体チップ（以下、小径チップと記す）５と、この小径チップ５の側周を覆う状態で設けられた樹脂７とからなるチップ対Ａを備えたものである。
このうち、大径チップ３は、例えばロジック系の半導体素子が形成された半導体チップであり、ここでの図示を省略した複数の電極パッド（図示省略）が設けられている。そして、これらの電極パッド上に設けられたバンプ９によって、小径チップ５との接続が図られている。
また、小径チップ５は、例えばメモリ系の半導体素子が形成された半導体チップであり、大径チップ３よりも一回り小さく形成されている。そして、この小径チップ５の表面には複数の電極パッド（図示省略）が設けられており、これらの電極パッド上に設けられたバンプ９を介して大径チップ３上にフェイスダウン実装されている。尚、図面においては、大径チップ３上に１つの小径チップ５が実装されている状態を示したが、大径チップ３上に２つ以上の複数の小径チップ５が実装されていても良い。
さらに、樹脂７は、小径チップ５と大径チップ３との間に充填され、かつ小径チップ５の側壁を完全に覆う状態で、大径チップ３の上方に設けられた樹脂であることとする。ここで図２には、小径チップ５の裏面（上面）５ａと同一高さの平面図を示した。この図２、および先の図１に示すように、特に、小径チップ５の裏面５ａと同一高さの面上においては、樹脂７が、小径チップ５を全周にわたって厚みｔを有して囲む状態となっていることとする。この厚みｔは、０ではない一定の数値以上の膜厚であり、半導体パッケージ１の構成に影響を及ぼすことのない範囲内において、できるだけ大きい値であることが好ましいが、小さな値であっても十分効果をはたす。
尚、大径チップ３上に複数の小径チップ５が実装されている場合には、大径チップ３上に実装されている小径チップの内少なくとも1つの小径チップ５の側壁が、上述したような状態で樹脂７によって覆われていることとする。
また、図示したように、この半導体パッケージ１においては、上述のチップ対Ａがリードフレームのダイパッド１１上に、導電ペースト（銀ペースト等）によって大径チップ３を固着させた状態で搭載されている。そして、樹脂７から露出している大径チップ３の周縁部分に設けられた電極パッド（図示省略）と、リードフレームのリード１３とが、金線等のボンディングワイヤ１５で結線されている。
そして、互いにバンプ接合された大径チップ３と小径チップ５は、リードフレームのダイパッド１１やボンディングワイヤ１５とともにモールド樹脂１７にて一体に樹脂封止されている。
このような構成の半導体パッケージ１では、小径チップ５の側壁が、完全に樹脂７によって覆われた状態となり、小径チップ５の裏面角部の露出が抑えられるだけではなく、小径チップ５の裏面角部が全周にわたって厚みを有する樹脂７によって確実に保護される。したがって、十分に薄型化された小径チップ５が、樹脂７によって確実に保持されると共に保護されるため、小径チップ、基板間が剥離することも起こり難く、小径チップ５に欠けや割れなどの損傷が入り難くなり、半導体パッケージ１の信頼性が確保される。
また、互いにフェイスダウ実装された大径チップ３と小径チップ５とは、例えばヒートサイクル試験等において、互いに反対側に反り合うことになる。このため、小径チップ３のコーナー部のバンプ９に引き剥がす応力がかかり、バンプ９が剥離して断線する不具合が発生する場合がある。しかしながら、小径チップ５側面と大径チップ３を樹脂７で確実に固定する事で、小径チップ５が反る力を小さく抑え、さらには小径チップ５を大径チップ３に合わせて反らせることが可能になるため、上述した不具合の発生を防止することが可能になる。また、大径チップ３に対して小径チップ５を十分に薄くすることによっても、小径チップ５が反る力が小さく抑えられるため、小径チップ５を大径チップ３に合わせて反らせることが可能になり、上述した不具合の発生を防止することが可能になる。以上の結果、半導体パッケージ１において、より高信頼性を得ることが可能となる。
＜半導体パッケージの製造方法＞
次に、本発明の半導体パッケージの製造方法を各断面工程図に基づいて説明する。ここでは一例として、図１および図２を用いて説明した半導体パッケージ１の製造方法を説明することとし、前述の構成部材と同一の部材には、同一の符号を付して説明を行うこととする。
先ず、図３（１）に示すように、実装面側に半導体素子が形成された複数の大径チップ３部分からなるウェハ３０を基板として用意する。そして、このウェハ３０の各大径チップ３部分における電極パッド（図示省略）上にバンプ９を形成する。尚、このウェハ３０は、予め、ある程度の厚みにバックグラインド（研削）されたものであっても良い。
また、別のウェハを分割してなる複数の小径チップ５を用意する。この小径チップ５の電極パッド（図示書略）上には、バンプ９が設けられていることとする。バンプ９はチップ状に分割する前のウェハ状態において形成しても良いし、チップ状態でバンプ形成しても良い。尚、これらの小径チップ５は、当該小径チップ５を分割する前のウェハ状態において、予め、ある程度の厚みにバックグラインドされたものであっても良い。
そして、上述したウェハ３０上に、封止用の樹脂７を塗布する。この際、次の工程で小径チップ５をウェハ３０上に実装した場合に、小径チップ５の全周にわたって側壁の十分な高さにまで樹脂７が達するように、樹脂７の粘度および供給量が調整されていることとする。ただし、後にウェハ３０の各大径チップ３部分に対してボンディングワイヤを用いての接続が行われる場合、ボンディングワイヤでの接続部分を樹脂７から露出させた状態に保つこととする。
次に、図３（２）に示すように、ウェハ３０の各大径チップ３部分上に、それぞれの電極パッド（図示省略）がバンプ９を介して電気的に接続されるように、小径チップ５を実装していく。また、これと同時に、予めウェハ３０上に供給されていた樹脂７によって、小径チップ５の側壁の全周を十分な高さで覆い、この樹脂７を硬化させる。これによって、小径チップ５のウェハ３０に対する機械的な接続（固定）を補強する。この実装は、例えばフリップチップボンダーを用いて順次行われ、図示したように１つの大径チップ３部分に対して１つの小径チップ５を実装したり、または１つの大径チップ３部分に対して複数の小径チップ５を実装しても良い。
尚、ウェハ３０上への樹脂７の供給は、バンプ９を介してウェハ３０の各大径チップ３部分に小径チップ５を電気的に接続した後に行っても良く、さらには大径チップ３部分に小径チップ５を電気的に接続する前と後との両方で行っても良い。
また、バンプ９は、上述した実装前にウェハ３０側および小径チップ５側の少なくとも一方に設けられていれば良く、実装時に大径チップ３部分と小径チップ５との間に供給しても良い。
また、この実装の後には、必要に応じて、小径チップ５を大径チップ３部分に実装した状態での動作確認を、大径チップ３部分の各電極パッド（図示省略）に対する針立て測定評価にて行う。
次に、図３（３）に示すように、ウェハ３０における小径チップ５の実装面に対する裏面側に粘着層（図示省略）が形成された保護テープ３１を貼り合わせた状態で、小径チップ５の裏面側をバックグラインド装置にて研削し、ウェハ３０上の各小径チップ５を薄型化する。この際、同時に、小径チップ５の周壁を覆う樹脂７も同時に研削して薄膜化し、先の図２を用いて説明したように、小径チップ５の裏面５ａと同一高さの面上において、樹脂７が、小径チップ５を全周にわたって厚みｔ（０ではない一定の数値以上の膜厚）を有して囲む状態とする。尚、この研削においては、例えば、先ず精密研磨用微粉の粒度３６０＃で研削を行った後、２０００＃で研削を行う。
そして、小径チップ５の薄型化が終了した後には、保護テープ３１を剥がす。尚、保護テープ３１をウェハ３０に接着するための粘着層はＵＶ硬化型樹脂でも良く、この場合、小径チップ５を薄型化した後、粘着層をＵＶ硬化させることで保護テープ３１をウェハ３０の裏面から剥がれ易くすることが可能である。
以上のようにして、小径チップ５を薄型化した後、必要であれば、次のようにしてウェハ３０のさらなる薄型化を行っても良い。
先ず、図４（１）に示すように、ウェハ３０における小径チップ５の実装面側に、フィルム材３５に粘着層３３が形成された保護テープを貼り合わせる。次に、図４（２）に示すように、粘着層３３で覆われたウェハ３０の実装面に対する裏面側をバックグラインド装置にて研削し、ウェハ３０を薄型化する。この研削は、先の図３（３）を用いて説明した小径チップ５の薄型化と同様に行って良い。最後に、粘着層３３をＵＶ照射等で硬化させてから、図４（３）に示すように、ウェハ３０をダイシングシート３９に貼り付け、フィルム材３５と共に硬化した粘着層３３をウェハ３０上から剥がし取る。
そして、図４（４）に示すように、ダイシングシート３９に貼り付けたウェハ３０を、当該ウェハ３０を構成する大径チップ３部分毎に分割する。この際、ダイシング装置を用い、ウェハ３０上に設定されている区画ラインに沿ってカッティング動作を行うことにより、ウェハ３０から複数の大径チップ３を切り出す。これにより、薄型化した大径チップ３上に、これよりもさらに薄型化した小径チップ５がバンプ９を介してフェイスダウン実装され、さらに小径チップ５の側周が樹脂７によって十分に保護されてなる複数組のチップ対Ａが得られる。
以上の後、図１に示したように、リードフレームのダイパッド１１上に、チップ対Ａの大径チップ３側をダイボンドする。このとき、大径チップ３とダイパッド１１との接合には、一般的な接合材である銀ペースト等を使用することができる。
次いで、ワイヤボンディング装置を使用して、大径チップ３とリード１３とをボンディングワイヤ１５を介して接続する。またワイヤボンディングを行うにあたっては、大径チップ３における電極パッド（アルミ電極）のボンド接合性を良くするために、電極パッドに対して紫外線照射またはプラズマ処理を行うようにしてもよい。
その後、ダイパッド１１とリード１３とで構成されたリードフレームをモールド金型にセットし、その金型キャビティ内に配置した基板と小径チップ５とを、ダイパッド１１やボンディングワイヤ１５とともにモールド樹脂１７にて樹脂封止する。このとき、チップ対Ａとモールド樹脂１７との密着性を向上させる目的で、樹脂封止の前にチップ対Ａに対して紫外線照射もしくはプラスマ照射を行うようにしても良い。
そして、モールド樹脂１７による樹脂封止の後には、モールド樹脂１７の樹脂バリの除去、およびはんだメッキ等の外装処理を行った後、モールド樹脂１７から延出したリード１３部分を所定の形状（例えば、ガルウィング形状）に曲げ加工することにより、半導体パッケージ１が完成する。
上述した製造方法によれば、図３（１）および図３（２）を用いて説明したウェハ３０上への樹脂７の供給状態と、図３（３）を用いて説明した小径チップ５と樹脂７の薄型化の度合いを調整することによって、小径チップ５の裏面と同一高さの面上において、小径チップ５が全周にわたって厚みｔ（０ではない一定の数値以上の膜厚）を有して樹脂７で囲まれた状態となる。このため、小径チップ５と樹脂７を薄型化する工程で裏面角部を樹脂７が覆うに従い破損し難くなり、また小径チップ５を薄肉化した後の工程でも裏面角部が破損し難くなる。さらに、小径チップ５と大径チップが樹脂７で確実に固定される。これにより、半導体パッケージ１の歩留まりの向上を図ることが可能になる。また、信頼性向上を図ることが可能となる。しかも、上述した製造方法は、製造工程を追加することなく実施されるため、製造工程数および製造コストの上昇が抑えられるため、製品コストの低下を図ることが可能である。
また、大径チップ３を薄型化する場合であっても、図３（１）を用いて説明したように、薄型化する前の大径チップ３に対して小径チップ５が実装されるため、小径チップ５が実装された状態においての大径チップ３の厚みが確保され、大径チップ３の強度が保たれる。したがって、半導体チップを大径チップに実装した状態での動作確認のために、大径チップ１ａ部分に対して針立て測定評価を行う場合であっても、大径チップ３の破損が生じることはない。
さらに、図４（２）を用いて説明したように、大径チップ３の薄型化は、大径チップ３上に実装された小径チップ５を樹脂３３に埋め込むことで大径チップ３の実装面側を平坦化した状態で行われる。これにより、大径チップ３を薄型化する際に、大径チップ３の裏面に加わる研削圧力が面内で均一化されるため、研削圧力の不均一による大径チップ３の割れが防止される。したがって、大径チップ３を十分に薄型化することが可能になる。
以上から、大径チップ３に損傷を与えることなく、小径チップ５が実装された大径チップ３を裏面側から十分に薄型化することが可能となり、小径チップ５と大径チップ１ａとをフェイスダウン実装してなるチップ対Ａ、およびこのチップ対Ａを用いた半導体パッケージ３０のさらなる薄型化、および歩留まりの向上、製造コストの削減を図ることが可能になる。
また、図４（１）を用いて説明したように、樹脂３３上にフィルム材３５を貼り合わせておくことで、図４（３）を用いて説明したように、大径チップ３上から樹脂３３を容易に剥がし取ることが可能になる。
加えて、半導体パッケージ３０の製造に必要な設備としても、フリップチップボンダー、ダイボンダー、ワイヤボンダー、トランスファモールド装置など、いずれも従来からある既存の設備を利用することができるため、新たな設備投資が不要で生産コストを安く抑えることができる。
尚、大径チップ３の薄膜化も実施する場合には、次の手順で行っても良い。すなわち、先ず、図３（１），図３（２）を用いて説明したようにウェハ３０上に小径チップ５（半導体チップ）を実装し、動作確認を行った後、図４（１）とその後の図４（２）を用いて説明した手順によってウェハ３０を薄型化し、次いで図３（３）を用いて説明したように小径チップ５の薄型化を行っても良い。このような場合であっても、薄型化する前のウェハ３０に対して小径チップ５が実装され、またウェハ３０上に実装された小径チップ５を樹脂３３に埋め込むことでウェハ３０の実装面側を平坦化した状態で、ウェハ３０の薄型化が行われるため、上述した実施形態と同様の効果が得られる。ただし、上述した実施形態の手順であれば、ウェハ３０を分割する直前までウェハ３０の膜厚が確保されるため、さらにウェハ３０の損傷を防止することができる。
尚、上記実施形態においては、図１を用いて説明したように、リードフレームを用いた樹脂封止型の半導体パッケージ１およびその製造方法について説明したが、ウェハを分割したチップ上に半導体チップをフェイスダウン実装してなるチップ対を用いていれば、このような形態の半導体パッケージ１に限定されることはない。例えば、基板を用いたボールグリッドアイレイパーケジ（ＢＧＡパッケージ）やランドグリッドアレイパッケージ（ＬＧＡパッケージ）、あるいは気密封止型の半導体パッケージなど、いずれの形態の半導体パッケージを製造する場合にも同様に適用可能であり、同様の効果を得ることができる。
実施形態の半導体パッケージの構成例を示す断面図である。 図１の半導体パッケージの要部平面図である。 実施形態の半導体パッケージの製造工程図（その１）である。 実施形態の半導体パッケージの製造工程図（その２）である。
符号の説明
１…半導体パッケージ、３…大径チップ（半導体チップ，基板）、３０…ウェハ（基板）、５…小径チップ（半導体チップ）、５ａ…上面、７…樹脂、ｔ…厚み

Claims (6)

  1. 基板と、
    前記基板上に実装された半導体チップと、
    前記半導体チップの側周を覆う状態で前記基板上に供給された樹脂とを備えた半導体パッケージであって、
    前記樹脂は、前記半導体チップの側壁を完全に覆うと共に、当該半導体チップの上面と同一高さの面上において当該半導体チップを全周にわたって厚みを有して囲む状態で前記基板上に設けられている
    ことを特徴とする半導体パッケージ。
  2. 請求項１記載の半導体パッケージにおいて、
    前記基板は、半導体チップからなる
    ことを特徴とする半導体パッケージ。
  3. 請求項１記載の半導体パッケージにおいて、
    前記半導体チップは、前記基板上にフェイスダウン実装されている
    ことを特徴とする半導体パッケージ。
  4. 請求項１記載の半導体パッケージにおいて、
    前記基板の厚さに比べ、半導体チップの厚さが薄い
    ことを特徴とする半導体パッケージ。
  5. 基板上に半導体チップをフェイスダウン実装し、当該半導体チップの側周壁を全周にわたって樹脂で覆う工程と、
    前記半導体チップの上面と同一高さの面上において、当該半導体チップが全周にわたって厚みを有して前記樹脂で囲まれた状態となるまで、当該半導体チップの裏面側から当該半導体チップおよび当該樹脂を薄型化する工程とを行う
    ことを特徴とする半導体パッケージの製造方法。
  6. 請求項５記載の半導体パッケージの製造方法において、
    前記基板は、分割前の半導体チップで構成されたウェハからなる
    ことを特徴とする半導体パッケージの製造方法。

JP2003278030A 2003-07-23 2003-07-23 半導体パッケージおよびその製造方法 Pending JP2005045041A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003278030A JP2005045041A (ja) 2003-07-23 2003-07-23 半導体パッケージおよびその製造方法
CN200410054533A CN100578763C (zh) 2003-07-23 2004-07-23 半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003278030A JP2005045041A (ja) 2003-07-23 2003-07-23 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2005045041A true JP2005045041A (ja) 2005-02-17

Family

ID=34264563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278030A Pending JP2005045041A (ja) 2003-07-23 2003-07-23 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
JP (1) JP2005045041A (ja)
CN (1) CN100578763C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194303A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置の製造方法
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194303A (ja) * 2006-01-18 2007-08-02 Sony Corp 半導体装置の製造方法
JP2012160707A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 積層半導体チップ、半導体装置およびこれらの製造方法

Also Published As

Publication number Publication date
CN1577820A (zh) 2005-02-09
CN100578763C (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
JP3446825B2 (ja) 半導体装置およびその製造方法
JP3339838B2 (ja) 半導体装置およびその製造方法
US6353267B1 (en) Semiconductor device having first and second sealing resins
TWI455215B (zh) 半導體封裝件及其之製造方法
JP5798834B2 (ja) 半導体装置の製造方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
EP1043772A2 (en) Method for packaging and mounting semiconductor device and device obtained thereby
US20030153127A1 (en) Method of manufacturing a semiconductor device
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
US20120184068A1 (en) Method of manufacturing semiconductor device
US11715677B2 (en) Semiconductor device with frame having arms
JP2000012745A (ja) 半導体パッケージおよびその製造方法
JP3756689B2 (ja) 半導体装置及びその製造方法
TWI697968B (zh) 半導體裝置之製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2002110721A (ja) 半導体装置の製造方法
JP2004031913A (ja) 半導体装置の製造方法
CN109300794B (zh) 封装结构及其形成方法
JP2005045041A (ja) 半導体パッケージおよびその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP3682468B2 (ja) 半導体集積回路装置
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313