JP3682468B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP3682468B2
JP3682468B2 JP32146995A JP32146995A JP3682468B2 JP 3682468 B2 JP3682468 B2 JP 3682468B2 JP 32146995 A JP32146995 A JP 32146995A JP 32146995 A JP32146995 A JP 32146995A JP 3682468 B2 JP3682468 B2 JP 3682468B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
back surface
integrated circuit
circuit device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32146995A
Other languages
English (en)
Other versions
JPH09162330A (ja
Inventor
宏 舘
敏宏 坪井
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP32146995A priority Critical patent/JP3682468B2/ja
Publication of JPH09162330A publication Critical patent/JPH09162330A/ja
Application granted granted Critical
Publication of JP3682468B2 publication Critical patent/JP3682468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、大型の半導体チップを組み込んだ樹脂封止型パッケージに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体デバイスの高集積化、実装技術の向上に伴い、半導体集積回路装置用パッケージ（以下単にパッケージという）の薄型化、多ピン化への要求は強く、この要求に対応したパッケージとしてＴＱＦＰ（Thin Quad Flat Package）、ＴＳＯＰ（Thin Small Out-line Package)等が実用化されている。これらのパッケージの厚さは１ｍｍと薄型化されたものであり、そのモールド樹脂の厚さはＱＦＰ（Quad Flat Package)と比較して２分の１から３分の１程度と薄くなる。
【０００３】
樹脂封止型パッケージに用いられるモールド樹脂は、一般に、ある程度の吸湿性を有している。このパッケージ内に侵入した水分は、ダイパッドあるいは半導体基板とパッケージとの界面に毛細管現象により蓄積され、この水分が実装時のハンダリフロー工程で水蒸気化し、パッケージ内部の圧力を異常に上昇させる。あるいは、半導体基板裏面とダイパッドとを接着する際に用いる接着剤の溶剤がその接着部に残存し、ハンダリフロー時の熱により気化して圧力を生じる。その結果、パッケージに膨れやクラックを発生し、機器不良の発生原因となる。
【０００４】
パッケージに膨れやクラックが発生する臨界応力はモールド樹脂の厚さの２乗に逆比例するため、前記のＴＱＦＰやＴＳＯＰでは従来の４分の１から９分の１程度の応力で膨れやクラックを発生することとなる。
【０００５】
よって、薄型化に対応したパッケージでは実装時のリフロー工程で膨れやクラックが発生しやすく、この対策として、モールド樹脂材料の改良、リードフレームの改良等が施されている。
【０００６】
モールド樹脂材料の改良は、高密着力化、低吸湿化、加熱時硬度の向上の観点から検討されており、リードフレームの改良は、ダイパッド形状の工夫、表面処理による密着力向上の観点から検討されている。
【０００７】
なお、樹脂封止型の半導体パッケージにおけるパッケージクラックおよび剥離防止対策技術を詳しく記載している例としては、たとえば、平成6 年4 月20日プレスジャーナル発行、「月刊 Semiconductor World」1994年5 月号、P53 〜P89 がある。
【０００８】
【発明が解決しようとする課題】
しかし、モールド樹脂材料の改良はほぼ技術的限界に達し、リードフレームの改良は量産性、コストの問題が残り、十分ではない。また、パッケージの更なる薄型化は、今後の高密度実装技術からの要求でもある。よって、パッケージの耐リフロー性を、さらに向上させる必要がある。
【０００９】
本発明の目的は、実装時のハンダリフロー工程でパッケージに膨れ、クラック等の実装不良が発生しにくい半導体集積回路装置を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
第１に、本発明の半導体集積回路装置は、樹脂製のパッケージ内にモールドされる半導体基板の裏面に樹脂層を配置したものである。
【００１３】
このような構成の半導体集積回路装置によれば、モールドされる半導体基板の裏面に樹脂層を配置しているため、半導体基板の裏面と樹脂製パッケージ、および半導体基板の裏面と半導体基板が保持されるダイパッドとの密着性を向上させ、また、ハンダリフロー時にこれらの界面に発生する応力を前記樹脂層により緩和することができ、ハンダリフロー時に発生するパッケージの膨れやクラックを抑制することができる。
【００１４】
第２に、本発明の半導体集積回路装置は、半導体基板を保持するダイパッドの面積を、半導体基板の裏面面積よりも小さくしたものである。
【００１５】
このような構成の半導体集積回路装置によれば、前記した第１の発明の効果をより一層有効に作用させることが可能になる。
【００１６】
すなわち、ハンダリフロー時に異常な応力を発生させる部位は、（１）半導体基板と樹脂パッケージとの界面、（２）半導体基板とダイパッドとの接合面、（３）ダイパッドと樹脂パッケージとの界面、のほぼ３カ所であるが、前記第１の発明により前記（１）および前記（２）の部位の対策はとられているものの前記（３）については未対策である。そこで、本第２の発明により前記（３）の部位が占める面積を小さくし、相対的に耐リフロー性を向上させるものである。
【００１７】
また、ダイパッドの面積を小さくすることにより、前記（２）の部位の面積も小さくなるが、この部位には半導体基板をダイパッドに接着するための接着剤が存在し、この接着剤の内部に残留する溶剤もしくは接着剤中の水分が圧力発生の原因であることから、この接着剤の量を少なくすることは、ハンダリフロー時の異常な応力発生の抑制に有効となる。
【００１８】
第３に、本発明の半導体集積回路装置は、半導体基板を内部リードに保持させたものであって、その半導体基板の裏面に樹脂層を配置したものである。すなわち、リードフレームにダイパッドを用いず、ＬＯＣ（Lead On Chip）構造またはＣＯＬ（Chip On Lead）構造とし、半導体基板裏面に樹脂層を配置したものである。この場合には前記（２）および（３）の部位が存在しなくなるため、本発明の効果を最も有効に奏するものと考えられる。
【００１９】
第４に、本発明の半導体集積回路装置は、前記樹脂層を半導体基板の裏面に加えて前記半導体基板の側面もしくは側面と表面にも配置したものである。
【００２０】
このような構成の半導体集積回路装置によれば、ハンダリフロー時のパッケージの耐クラック性をさらに向上させることが可能である。すなわち、クラックの発生は、半導体基板の端部から樹脂製パッケージの外側に向かって発生する内部クラックが多数を占めるが、この内部クラックは、その発生部位である半導体基板端部に接するパッケージ部に応力が集中するためであると考えられる。そこで、この応力が集中する領域にも樹脂層を配し、接着力の向上と応力の緩和を施したものである。
【００２１】
第５に、本発明の半導体集積回路装置は、半導体基板の裏面に配置された樹脂層を、樹脂の存在する樹脂装填領域と樹脂の存在しない空隙領域とから構成したものである。
【００２２】
このような構成の半導体集積回路装置によると、前記樹脂層に加わる応力が、樹脂の存在しない空隙領域の存在により有効に緩和され、パッケージの膨れやクラックの発生を抑制することができる。また、半導体基板と樹脂層との界面、あるいは樹脂製パッケージもしくはダイパッドと樹脂層との界面に局部的な剥離が発生しても、前記空隙領域が存在するため、剥離の進行がその空隙領域に至ったときに応力は緩和され、それ以上の剥離の進行は起こり難くなる。その結果、パッケージの膨れやクラックの発生を抑制することができる。
【００２３】
第６に、本発明の半導体集積回路装置は、半導体基板の裏面に配置された樹脂層を、半導体基板の裏面に布設された複数個の独立した樹脂層としたものである。
【００２４】
このような半導体集積回路装置によれば、上記第３の発明と同様にパッケージの膨れやクラックの発生を抑制することができる。すなわち、一の独立した樹脂層の界面に局部的な剥離が発生しても、この剥離が発生した樹脂層とそれに隣接する樹脂層との境界部には空隙が存在するため剥離の進行はこの空隙以上には進み難くなり、結果として、膨れ等の発生を抑制することができる。
【００２５】
なお、この第５の発明の構成と第６の発明の構成を組み合わせた構成、すなわち、樹脂層を独立した複数の布設された樹脂層とし、かつその樹脂層が樹脂装填領域と空隙領域から構成されるもの、としてもよい。
【００２６】
第７に、本発明の半導体集積回路装置は、前記樹脂層を、２００℃以上の耐熱性を有する有機材料を主成分としたものである。耐熱性を有する有機材料として、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルケトン（ＰＥＫ）等を例示することができる。
【００２７】
このような２００℃以上の耐熱性を有する有機材料を樹脂層に用いることにより、ハンダリフロー時の耐熱信頼性を向上させることが可能となる。また、組立プロセス中での樹脂層の劣化、材料分解を防止することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【００３０】
本実施の形態の半導体集積回路装置は、外部リード１、内部リード２およびダイパッド３よりなるリードフレームと、前記リードフレームの前記ダイパッド３の上に接着されて保持される半導体基板４と、前記内部リード２と前記半導体基板４とを電気的に接続する接続手段である金属ワイヤ５と、前記外部リード１を除く前記各構成部品を封止するモールド樹脂６とを有する構造となっており、前記半導体基板４の主面側には素子面用樹脂層７が、また、前記半導体基板４の裏面側には裏面樹脂層８が設けられているものである。
【００３１】
外部リード１、内部リード２およびダイパッド３から構成されるリードフレームは、鉄−ニッケル系合金もしくは銅合金を、スタンピング加工もしくはエッチング加工により形成されたものを用いることができる。その表面の凹凸は小さい方が好ましく、標準的にはＲａ（５点平均粗さ）で0.０５μｍ〜0.１μｍとするのがよい。また、必要に応じて表面処理を施すこともできる。
【００３２】
なお、外部リード１は、回路基板への実装工程においてハンダ付される部分であるため、前記外部リード１の表面は、前記ハンダの濡れ性を維持および向上させるためのメッキ処理が施されていることが好ましい。メッキ処理は代表的にはハンダメッキがあげられる。また、前記外部リード１の形状は、図１に示した形状に限定されるわけではなく、実装時の状態に応じて、Ｊループ型、挿入型等の形状であっても構わない。
【００３３】
半導体基板４は、シリコン単結晶ウェハの主面上に公知のウェハ処理工程（いわゆる前処理工程）を経て、半導体集積回路素子が形成されたものを、ダイサーによりダイシングして分断し、チップ状態となったものである。内部リード２との電気的接続のためにその主面上にアルミ合金等で形成されたコンタクトパッド（図示せず）が形成されている。
【００３４】
半導体基板４の主面側に形成される素子面用樹脂層７は、その主面上に形成される半導体集積回路素子を、樹脂内に分散されたフィラから保護するためのものであり、ポリイミド、ＰＥＳ、ＰＥＫ等から形成することができる。
【００３５】
半導体基板４の裏面に形成される裏面樹脂層８は、モールド樹脂６およびダイパッド３との接着力を向上させるため、あるいは、裏面樹脂層８の存在する界面に発生する応力を緩和するために形成するもので、ポリイミド、ＰＥＳ、ＰＥＫ等の材料を用いて形成することができる。これらの材料は２００℃以上の耐熱性を有するものであり、これにより、実装時のハンダリフローに対して安定な耐熱特性を確保することが可能となる。本実施の形態では裏面樹脂層８は均一に形成されている。
【００３６】
なお、素子面用樹脂層７および裏面樹脂層８は、基板がウェハ状態にある時に形成してもよいが、ダイシングして分断され、チップ状態になった後に個々のチップ毎に形成してもよい。ウェハ状態で形成するときにはスピンコート法で、チップ状態で形成するときにはディップ法で形成することができる。
【００３７】
半導体基板４は、その裏面に形成された裏面樹脂層８を介してダイパッド３に接着される。このとき、図１に示すように、ダイパッド３の面積は半導体基板４の面積よりも小さくなっている。そのため、裏面樹脂層８の一部が直接モールド樹脂６に接する構造となっている。
【００３８】
ダイパッド３と半導体基板４は接着剤（図示せず）により接着されており、この接着剤は、公知のダイボンド剤、たとえばエポキシ系銀ペーストを用いることができる。
【００３９】
金属ワイヤ５は、前記コンタクトパッドと内部リード２とを電気的に接続する接続手段であり、直径３０μｍ程度の金線、アルミニウム線または銅線等を用いることができる。接続は、熱圧着ボンディング法または超音波ボンディング法を用いることができる。なお、本実施の形態では、金属ワイヤ５による接続の例を示すが、この手段に限られるわけではなく、たとえばバンプ電極を用いて接続する手段等、金属ワイヤを用いない接続手段であっても構わない。
【００４０】
モールド樹脂６は、マルチプランジャ方式のトランスファモールド法を用いて形成することができ、材料としてはエポキシ系あるいはポリイミド系の有機樹脂を用いることができる。また、前記樹脂には適当なフィラ、たとえば石英ガラス粉を充填する。
【００４１】
上記した本実施の形態の半導体集積回路装置によれば、以下のような効果が得られる。
【００４２】
（１）半導体基板４の裏面に裏面樹脂層８を形成したことにより、ダイパッド３およびモールド樹脂６との接着性が向上し、また、裏面樹脂層８の存在する界面に発生する応力を緩和することができるため、前記界面での剥離を抑制することが可能となり、パッケージの膨れやクラックの発生を抑制することができる。
【００４３】
（２）裏面樹脂層８を２００℃以上の耐熱性を有するポリイミド、ＰＥＳ、ＰＥＫ等としたことにより、実装時のハンダリフローに対して安定な耐熱特性を確保することが可能となる。
【００４４】
（３）ダイパッド３の面積を半導体基板４の裏面の面積よりも小さくすることにより、半導体基板４の裏面に形成した裏面樹脂層８をモールド樹脂６に直接接触させることができ、ダイパッド３とモールド樹脂６の界面で発生する剥離の機会を減ずることとができる。これによりパッケージの膨れやクラックの発生を抑制することができる。
【００４５】
（４）ダイパッド３の面積を小さくすることにより、半導体基板４をダイパッド３に接着するための接着剤の量を減ずることが可能となり、前記接着剤に起因するダイパッド３と半導体基板４との間の剥離の確率を減じ、パッケージの膨れやクラックの発生を抑制することができる。
【００４６】
なお、本実施の形態では、裏面樹脂層８が半導体基板４の裏面にのみ形成されている場合について説明したが、図２に示すように裏面樹脂層８が半導体基板４の側面もしくは表面の一部にも形成されるものであってもよい。
【００４７】
この場合、半導体基板４の側面にも裏面樹脂層８が形成されているため、モールド樹脂６の応力が最も集中すると考えられる半導体基板４の角の部分の接着性を向上させることが可能であり、パッケージの膨れやクラックの発生をより効果的に抑制することができる、という効果を有する。
【００４８】
（実施の形態２）
図３は、本発明の別の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【００４９】
本実施の形態２の半導体集積回路装置の構成は、外部リード１および内部リード２からなるリードフレームと、前記リードフレームの内部リード２に接着されて保持される半導体基板４と、前記内部リード２と前記半導体基板４とを電気的に接続する接続手段である金属ワイヤ５と、前記外部リード１を除く前記各構成部品を封止するモールド樹脂６とを有する構造となっており、前記半導体基板４の主面側には素子面用樹脂層７が、また、前記半導体基板４の裏面側には裏面樹脂層８が設けられているものである。
【００５０】
前記各構成部分の詳細は、実施の形態１に記載したものとほぼ同様であるため省略する。
【００５１】
上記した半導体集積回路装置によれば、前記した実施の形態１の（１）および（２）の効果の他に、以下のよう効果を得ることができる。
【００５２】
（１）ダイパッドをなくしたＬＯＣ構造とすることにより、裏面樹脂層８がモールド樹脂６と全面で接触することとなり、半導体基板４とモールド樹脂６との接着性を向上することができ、パッケージの膨れやクラックを抑制することができる。
【００５３】
なお、本実施の形態２では内部リード２と半導体基板４との電気的な接続手段を金属ワイヤ５を用いたワイヤボンディングとしたが、バンプ電極を用いた接続手段としてもよい。
【００５４】
この場合には、前記バンプ電極が、電気的な接続手段のみならず、内部リード２と半導体基板４との機械的な接着手段としても作用させることができるため、特別に接着剤を用いる必要がない。このため、接着剤に起因する剥離の要因を排除することが可能となり、パッケージの膨れやクラックを抑制することができる、という効果を有する。
【００５５】
また、半導体基板４の側面およびその表面の一部に裏面樹脂層８が形成されてもよいことは実施の形態１の場合と同様である。
【００５６】
さらに、本実施の形態２ではＬＯＣ構造の場合について説明したが、図４に示すようにＣＯＬ構造であってもよいことは言うまでもない。
【００５７】
（実施の形態３）
前記した実施の形態１および２では、裏面樹脂層８が半導体基板４の裏面に均一に形成されている場合について説明したが、本実施の形態３では、裏面樹脂層８が不均一に形成されている場合について説明する。
【００５８】
図５は、本発明の別の実施の形態の一つである半導体集積回路装置における半導体基板４を裏面から観察した場合の上面図である。図５においてハッチングを施しているのは、領域を分けて示すための便宜のためであり、断面を示しているものではない。
【００５９】
半導体基板４の裏面に、裏面樹脂層８が形成されており、前記裏面樹脂層８は、樹脂の存在する樹脂装填領域９と樹脂の存在しない空隙領域１０とから構成されている。また、本実施の形態３では、半導体基板４の周辺部１１には、裏面樹脂層を形成していない。
【００６０】
前記の樹脂装填領域９と空隙領域１０を有する裏面樹脂層８の形成方法としては、メタルマスクを用いたディップ法またはスピンコート法、全面にコーティングした後にレジストマスクを形成してエッチングする方法、スクリーン印刷により樹脂層を形成する方法等が例示される。
【００６１】
このような半導体集積回路装置によれば、以下のような効果が得られる。
【００６２】
（１）裏面樹脂層８に空隙領域１０を設けたことにより、前記裏面樹脂層８に接するモールド樹脂６またはダイパッド３との接合を三次元化することとなり、裏面樹脂層８に加わる応力を分散して、有効に緩和することが可能となる。その結果、パッケージの膨れやクラックの発生を抑制することができる。
【００６３】
（２）裏面樹脂層８に空隙領域１０を設けたことにより、半導体基板４と裏面樹脂層８との界面、あるいはモールド樹脂６もしくはダイパッド３と裏面樹脂層８との界面に局部的な剥離が発生しても、前記空隙領域１０が存在するため、剥離の進行がその空隙領域１０に至ったときに応力は緩和され、それ以上の剥離の進行は起こり難くなる。その結果、パッケージの膨れやクラックの発生を抑制することができる。
【００６４】
（実施の形態４）
本実施の形態４では、裏面樹脂層８が不均一に形成されている別の場合について説明する。
【００６５】
図６は、本発明の別の実施の形態の一つである半導体集積回路装置における半導体基板４を裏面から観察した場合の上面図である。図６においてハッチングを施しているのは、領域を分けて示すための便宜のためであり、断面を示しているものではない。
【００６６】
半導体基板４の裏面に、複数の独立した樹脂層１２から構成される裏面樹脂層８が形成されており、前記樹脂層１２の境界には樹脂の存在しない空隙１３が形成されている。
【００６７】
このような裏面樹脂層８の形成方法としては、前記した実施の形態３の樹脂層製造方法と同様の方法が例示される。
【００６８】
このような半導体集積回路装置によれば、以下のような効果が得られる。
【００６９】
（１）複数の独立した樹脂層１２により裏面樹脂層８を構成したことにより、一の独立した樹脂層１２の界面に局部的な剥離が発生しても、この剥離が発生した樹脂層１２とそれに隣接する別の樹脂層１２との境界部には空隙１３が存在するため剥離の進行はこの空隙１３以上には進み難くなり、結果として、パッケージの膨れやクラックの発生を抑制することができる。
【００７０】
なお、本実施の形態４と前記した実施の形態３の構成を組み合わせた構成、すなわち、図７に示すように、半導体基板４の裏面に形成した裏面樹脂層８を、独立した複数の布設された樹脂層１２とし、かつその樹脂層１２が樹脂装填領域９と空隙領域１０から構成されるもの、としてもよい。
【００７１】
上記の場合、裏面樹脂層８の耐剥離性はさらに向上することが期待できる。
【００７２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７３】
たとえば、本実施の形態では半導体基板４の周辺部に裏面樹脂層８を設けない例を示したが、周辺部およびその側面にも裏面樹脂層８を設けてもよく、また、空隙領域１０、独立した樹脂層１２の形状として、各々円形、四角形を例示したが、六角形等の多角形もしくは任意の形状であっても構わないことはいうまでもない。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
（１）半導体基板の裏面とモールド樹脂、および半導体基板の裏面とダイパッドとの密着性を向上させ、また、ハンダリフロー時にこれらの界面に発生する応力を緩和することにより、ハンダリフロー時に発生するパッケージの膨れやクラックを抑制することができる。
【００７６】
（２）半導体基板とモールド樹脂との接合面積を大きくし、ダイパッドとモールド樹脂との接合面積を小さくすることにより、モールド樹脂の耐剥離性を向上することができる。
【００７７】
（３）ダイパッド面積を小さくすること、またはダイパッドを用いないことにより、ダイパッドに半導体基板を接着するための接着剤の使用量を減少し、あるいはなくすることができ、ハンダリフロー時に発生する応力の発生原因の一つを取り除くことができる。
【００７８】
（４）半導体基板の端部に発生する応力を緩和することにより、パッケージの膨れやクラックを抑制することができる。
【００７９】
（５）半導体基板の裏面樹脂層に空隙領域を設けることにより、樹脂層に加わる応力を緩和することができ、耐剥離性を向上させることができる。
【００８０】
（６）半導体基板の裏面樹脂層に空隙領域を設けることにより、樹脂層界面に発生した局部的な剥離の進行を止め、パッケージの膨れやクラックを抑制することができる。
【００８１】
（７）２００℃以上の耐熱性を有する有機材料を半導体基板の裏面樹脂層に用いることにより、ハンダリフロー時の耐熱信頼性を向上させ、組立プロセス中での樹脂層の劣化、材料分解を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【図２】本発明の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【図３】本発明の他の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【図４】本発明の他の実施の形態の一つである半導体集積回路装置の一例を示した要部断面図である。
【図５】本発明のさらに他の実施の形態の一つである半導体集積回路装置における半導体基板を裏面から観察した場合の上面図である。
【図６】本発明の他の実施の形態の一つである半導体集積回路装置における半導体基板を裏面から観察した場合の上面図である。
【図７】本発明の他の実施の形態の一つである半導体集積回路装置における半導体基板を裏面から観察した場合の上面図である。
【符号の説明】
１ 外部リード
２ 内部リード
３ ダイパッド
４ 半導体基板
５ 金属ワイヤ
６ モールド樹脂
７ 素子面用樹脂層
８ 裏面樹脂層
９ 樹脂装填領域
１０ 空隙領域
１１ 周辺部
１２ 樹脂層
１３ 空隙

Claims (6)

  1. 半導体集積回路素子がその主面に設けられた半導体基板と、
    前記半導体基板を挟むように前記半導体基板の周囲に設けられた内部リードと、
    前記内部リードと一体化した外部リードと、
    前記半導体基板を保持するダイパッドと、
    前記半導体基板の主面に設けられた電気的接続のための金属パッドと前記内部リードとを互いに電気的に接続する接続手段と、
    前記内部リード、前記半導体基板および前記接続手段を封止するモールド樹脂とを含む半導体集積回路装置であって、
    前記半導体基板の主面側には、素子面用樹脂層が設けられ、
    前記半導体基板の主面とは反対側である裏面には、裏面樹脂層が設けられ、
    前記半導体基板を保持するダイパッドは、前記裏面樹脂層と前記ダイパッド間の接着剤を介して前記半導体基板の裏面に接合され、
    前記ダイパッドの前記半導体基板との接合面積は、前記半導体基板の裏面面積よりも小さく、また、前記ダイパッドが接合される箇所以外の前記半導体基板裏面の前記裏面樹脂層は、前記モールド樹脂と接触していることを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置であって、前記ダイパッドの前記半導体基板との接合面積は、前記半導体基板裏面の前記裏面樹脂層の面積よりも小さいことを特徴とする半導体集積回路装置。
  3. 請求項１または２記載の半導体集積回路装置であって、前記裏面樹脂層は、樹脂の存在する樹脂装填領域と、該樹脂装填領域間に互いに離間して位置する樹脂の存在しない複数の空隙領域とを有することを特徴とする半導体集積回路装置。
  4. 請求項１または２記載の半導体集積回路装置であって、
    前記半導体基板の裏面に設けられた前記裏面樹脂層は、複数個の独立した樹脂層が前記半導体基板の裏面に布設されているものであることを特徴とする半導体集積回路装置。
  5. 請求項１、２、３または４記載の半導体集積回路装置であって、
    前記半導体基板の側面も前記裏面樹脂層により覆われていることを特徴とする半導体集積回路装置。
  6. 請求項４記載の半導体集積回路装置であって、前記複数個の独立した樹脂層それぞれは、互いに離間する複数の空隙領域を有することを特徴とする半導体集積回路装置。
JP32146995A 1995-12-11 1995-12-11 半導体集積回路装置 Expired - Fee Related JP3682468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32146995A JP3682468B2 (ja) 1995-12-11 1995-12-11 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32146995A JP3682468B2 (ja) 1995-12-11 1995-12-11 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH09162330A JPH09162330A (ja) 1997-06-20
JP3682468B2 true JP3682468B2 (ja) 2005-08-10

Family

ID=18132920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32146995A Expired - Fee Related JP3682468B2 (ja) 1995-12-11 1995-12-11 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3682468B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
JP5359176B2 (ja) * 2008-10-16 2013-12-04 株式会社デンソー モールドパッケージおよびその製造方法
WO2015129237A1 (ja) 2014-02-27 2015-09-03 株式会社デンソー 樹脂成形体およびその製造方法
JP6358075B2 (ja) * 2014-12-18 2018-07-18 株式会社デンソー 樹脂成形体およびその製造方法
WO2021192788A1 (ja) * 2020-03-23 2021-09-30 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPH09162330A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
JP3619773B2 (ja) 半導体装置の製造方法
US7314820B2 (en) Carrier-free semiconductor package and fabrication method thereof
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2000077563A (ja) 半導体装置およびその製造方法
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP2003234359A (ja) 半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR19980070500A (ko) 리이드와 칩사이의 접착제를 갖는 반도체장치 및 그 제조방법
KR100600690B1 (ko) 반도체장치및그제조방법
JP3682468B2 (ja) 半導体集積回路装置
KR19980071599A (ko) 반도체장치 및 그 제조방법
JP2000228465A (ja) 半導体装置及びその製造方法
JP3892359B2 (ja) 半導体チップの実装方法
JP3547303B2 (ja) 半導体装置の製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH09260567A (ja) 樹脂封止型半導体装置
JP4057875B2 (ja) 半導体装置の製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
JPH03235360A (ja) 樹脂封止型半導体装置
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR19990060856A (ko) 볼 그리드 어레이 패키지
JP2005101312A (ja) 半導体装置の製造方法
JPH0437050A (ja) 樹脂封止型半導体装置
JP4668729B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees