JP4057875B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4057875B2
JP4057875B2 JP2002292613A JP2002292613A JP4057875B2 JP 4057875 B2 JP4057875 B2 JP 4057875B2 JP 2002292613 A JP2002292613 A JP 2002292613A JP 2002292613 A JP2002292613 A JP 2002292613A JP 4057875 B2 JP4057875 B2 JP 4057875B2
Authority
JP
Japan
Prior art keywords
chip
collet
semiconductor
dicing tape
suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002292613A
Other languages
English (en)
Other versions
JP2004128339A (ja
Inventor
浩 牧
栄司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002292613A priority Critical patent/JP4057875B2/ja
Publication of JP2004128339A publication Critical patent/JP2004128339A/ja
Application granted granted Critical
Publication of JP4057875B2 publication Critical patent/JP4057875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、集積回路が形成された半導体チップを配線基板やリードフレームなどの実装ベースに貼り付けるダイボンディング工程を含む半導体装置の製造に適用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置の組み立て工程では、集積回路が形成された半導体ウエハをダイシングして半導体チップ(以下、単にチップという)を個片化した後、各チップを配線基板やリードフレームなどの表面にダイボンディングし、続いてチップと配線基板またはリードフレームとをAuワイヤなどで結線する作業が行われている。
【0003】
より具体的には、まずウエハ工程(前工程)および検査工程が終了した半導体ウエハの裏面にダイシングテープを貼り付け、ダイヤモンドブレードなどを使って半導体ウエハをダイシングすることにより、チップを個片化する。このとき、ダイシングテープを完全に切断しないことにより、個片化されたそれぞれのチップは、ダイシングテープ上にそのまま保持される。
【0004】
次に、ピンを使ってダイシングテープの裏面側からチップを1個ずつ突き上げ、突き上げたチップの主面をコレットで真空吸着することにより、チップをダイシングテープから引き剥がし、配線基板やリードフレームが用意されたダイボンディング工程へ搬送する。そして、コレットに吸着、保持されたチップを配線基板やリードフレームなどのチップ搭載領域に押し付け、あらかじめチップ搭載領域に塗布されたAgペーストや有機系材料などの接着を加熱硬化させることによって、チップのダイボンディングを行う。
【0005】
その後、チップのボンディングパッドと配線基板の導体層またはリードフレームのインナーリードなどとの間にワイヤをボンディングし、続いてこのチップをモールド樹脂やポッティング樹脂で封止することによって、組み立てがほぼ完了する。
【0006】
【発明が解決しようとする課題】
本発明者らは、上記した半導体装置の組み立て工程において、角錐コレット(または周辺縁付き)コレットまたは平コレットを使ってチップの搬送を行ってきた。角錐コレットは、その底面をチップの上面の周縁部に接触させ、この状態で真空吸着を行うことによってチップを吸着、保持する構造になっている。また、平コレットは、チップの一辺よりも小さい径を有する吸着穴を中心部に1つ備えており、チップの主面に吸着部を密着させて真空吸着する構造になっている。
【0007】
ところが、近年、複数のチップを重ねて実装するマルチチップパッケージ構造の導入などに伴って、チップの薄形化が進んでいることから、上記した角錐コレットまたは平コレットによるチップの搬送が困難な状況になってきた。
【0008】
すなわち、チップの厚さが100μm以下になると、コレットに吸着、保持されただけでもコレットの吸着穴にチップが引き寄せられてチップは変形し、またピンを使ってダイシングテープの裏面側からチップを突き上げると、チップが割れるという問題が生ずる。さらに、コレットに吸着、保持されたチップを配線基板やリードフレームなどのチップ搭載領域に押し付けてダイボンディングする際、チップが変形していると、チップとチップ搭載領域との間に隙間が生じて、割れや圧着不良などの不具合が発生する。
【0009】
本発明の目的は、コレットを使用してチップをダイボンディングする際、チップの割れや圧着不良を低減することのできる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
本発明は、主面が複数の半導体チップに区画された半導体ウエハをダイシングすることによって、複数の半導体チップを個片化する工程と、吸着部の面積が半導体チップの面積とほぼ同程度であり、さらにその吸着部に複数の吸着穴が設けられたコレットを用意し、個片化された半導体チップをコレットで吸着、保持する工程と、コレットに吸着、保持された半導体チップの裏面を実装ベースの主面に押圧することによって、半導体チップを実装ベースの主面上にダイボンディングする工程とを有するものである。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0014】
(実施の形態1)
本実施の形態1であるマルチチップモジュールの製造方法を図1〜図8を用いて工程順に説明する。図1は、半導体ウエハの平面図、図2は、半導体ウエハのダイシング工程を示す断面図、図3は、個片化したチップをコレットで真空吸着した状態を示す断面図、図4は、個片化したチップを突き上げピンで突き上げた状態を示す断面図、図5は、チップを真空吸着するコレットを示す断面図、図6は、チップのピックアップシーケンスを示す断面図、図7は、チップのダイボンディング工程を示す断面図、図8は、半導体装置の断面図である。
【0015】
まず、図1に示す半導体ウエハ(以下、単にウエハという)1の主面に周知の製造プロセスに従って半導体集積回路を形成した後、スクライブラインSLによって区画された複数のチップ形成領域2Aのそれぞれのボンディングパッド3にプローブを当ててウエハ検査を行い、良品と不良品とを選別する。
【0016】
次に、図2に示すように、ウエハ1の裏面にダイシングテープ4を貼り付けると共に、ダイシングテープ4の周辺部をキャリア治具5に接着、固定する。次いで、ダイヤモンドブレード6などを使ってウエハ1をダイシングすることにより、チップ2を個片化する。このとき、個片化されたそれぞれのチップ2をダイシングテープ4に接着しておくために、ダイシングテープ4は、完全に切断しないようにする。
【0017】
次に、図3に示すように、チップ2の主面側をコレット7で真空吸着した後、続いて図4に示すように、ダイシングテープ4の裏面側から複数本の突き上げピン8を使ってチップ2を突き上げることにより、チップ2をダイシングテープ4から引き剥がす。ダイシングテープ4から引き剥がされたチップ2は、コレット7に吸着、保持されて次のダイボンディング工程に搬送される。
【0018】
図5に、チップ2を真空吸着したコレット7および突き上げピン8の拡大断面図を示す。コレット7は、例えば略円筒形の外形を有し、ステンレスまたは硬度を有する合成ゴムなどで構成されている。
【0019】
図5(a)に第1例のコレット7Aを示す。コレット7Aの少なくともチップ2と接触する吸着部7aはチップ2とほぼ同程度の面積を有し、さらにその吸着部7aに複数の吸着穴7bが設けられている。これら複数の吸着穴7bの直径は約1mm以下であり、複数の吸着穴7bを備えたコレット7Aによってチップ2の主面全体をほぼ均一に真空吸着することができる。また、突き上げピン8が吸着穴7bを突き上げないように、突き上げピン8と吸着穴7bとはずらして配置されている。
【0020】
図5(b)に第2例のコレット7Bを示す。コレット7Bの少なくともチップ2と接触する吸着部7aはチップ2とほぼ同程度の面積を有し、さらにチップ2と接触する吸着部7aの全面に多孔質材7c、たとえばセラミック系材料または合成樹脂などが設けられている。この多孔質材7cによってチップ2の主面全体をほぼ均一に真空吸着することができる。なお、図には、吸着部7aの約1/3に多孔質材7cを設けたコレット7Bを示したが、吸着部7a全体を多孔質材7cとすることもできる。
【0021】
このように、チップ2をコレット7で吸着、保持してダイボンディング工程に搬送する際、少なくともチップ2と接触する吸着部7aの面積をチップ2とほぼ同じとし、その吸着部7aに小径の複数の吸着穴7bを設けたコレット7Aまたはその吸着部7aを多孔質材7cとするコレット7Bを用いることによって、チップ2の主面全体をほぼ均一に真空吸着することができる。これにより、チップ2の変形を防ぐことができて、コレット7とチップ2との間に均一な圧着層を得ることができる。また、コレット7Aでは、突き上げピン8を吸着穴7bの位置からずらすことによって、チップ2の変形または割れを防ぐことができる。
【0022】
図6に、コレット7Aを用いてチップ2を吸着、保持する際のピックアップシーケンスを示す。図には、前記第1例のコレット7Aを一例として記載した。
【0023】
まず、図6(a)に示すように、チップ2の上部へコレット7Aを配置し、チップ2の下部へ真空吸着駒9を配置する。次に、図6(b)に示すように、コレット7Aを下降させ、コレット7Aにチップ2の主面側を吸着させる。この際、コレット7Aの吸着部7aを直接チップ2に接触させることが好ましいが、吸い上げが可能であれば必ずしも接触させる必要はない。
【0024】
次に、図6(c)に示すように、真空吸着駒9から真空を引いた後、続いて図6(d)に示すように、ダイシングテープ4の裏面側から複数本の突き上げピン8を使ってチップ2を突き上げることにより、チップ2をダイシングテープ4から引き剥がす。ここで、ダイシングテープ4には、コレット7Aおよび真空吸着駒9から吸着されても、コレット7Aがチップ2から離れない程度の粘着力を有するテープが用いられる。
【0025】
このように、先にチップ2をコレット7Aで吸着し、続いて真空吸着駒9で吸着することにより、チップ2に曲げ応力が加わるのを防ぐことができる。また、突き上げピン8によってチップ2を突き上げる際、チップ2に圧縮応力が加わるが、たとえばシリコンからなるチップ2は圧縮力に対して相対的に強いことから、チップ2の変形または割れは生じ難い。
【0026】
次に、図7に示すように、チップ2を配線基板10(実装ベース)に実装する。図には、前記第1例のコレット7Aを一例として記載した。まず、配線基板10の主面の各チップ搭載領域に接着剤11を塗布する。接着剤11としては、例えば熱硬化性樹脂系の接着剤が用いられる。また、接着剤11に代えて、チップ2とほぼ同じ寸法に裁断した両面接着テープ(ダイボンドフィルム又はダイアタッチフィルム)などを各チップ搭載領域に貼り付けてもよい。次に、前記コレット7Aに吸着、保持されたチップ2の裏面を配線基板10のチップ搭載領域に押圧し、続いてコレット7Aをチップ2から離すことによって、チップ2のダイボンディングを行う。この際、チップ2の変形によりチップ2と配線基板10のチップ搭載領域との間に隙間があると割れや圧着不良などが生ずるが、本実施の形態1では、コレット7Aによる吸着、保持においてチップ2の変形が生じないので、割れや圧着不良などの不具合を防止できる。
【0027】
次に、上記と同様の方法で前記ダイシングテープ4から引き剥がした別のチップ2を配線基板10の別のチップ搭載領域に押し付けてダイボンディングを行う。このようにして、ダイシングテープ4から引き剥がしたチップ2を配線基板10の各チップ搭載領域に1個ずつダイボンディングし、続いて接着剤11を加熱硬化させることによって、チップ2のダイボンディング工程が完了する。
【0028】
次に、図8に示すように、各チップ2のボンディングパッド3と配線基板10の配線12とをAuワイヤ13aで接続する。Auワイヤ13aの接続は、例えば超音波振動と熱圧着とを併用した周知のワイヤボンダを使用して行う。
【0029】
次に、配線基板10に実装された上記それぞれのチップ2の上に、前述したチップ2と同様な方法によって、チップ14を1個ずつダイボンディングする。
【0030】
次に、各チップ14のボンディングパッド15と配線基板10の配線12とをAuワイヤ13bで接続した後、モールド金型(図示せず)を使って配線基板10の主面全体を一括して樹脂封止する。配線基板10の主面を封止するモールド樹脂16は、例えばシリカを分散させた熱硬化型エポキシ系樹脂からなる。
【0031】
次に、配線基板10の裏面の電極パッド17に半田バンプ18を接続する。半田バンプ18の接続は、たとえば低融点のPb−Sn共晶合金からなる半田ボールを電極パッド17の表面に供給した後、半田ボールをリフローさせることによって行う。その後、配線基板10をスクライブラインに沿って切断、個片化することにより、本実施の形態1のマルチチップモジュールMCMが完成する。
【0032】
このように、本実施の形態1によれば、チップ2とほぼ同程度の面積を有する吸着部7aに複数の吸着穴7bが設けられたコレット7Aまたは吸着部7aを多孔質材7cによって構成されたコレット7Bを用い、チップ2を吸着、保持することにより、コレット7A,7Bとチップ2との間に均一な圧着層が得られて、チップ2の変形を防ぐことができる。これにより、チップ2をボンディングする際、チップ2の割れや圧着不良を低減することができる。
【0033】
(実施の形態2)
本実施の形態2では、チップ2を吸着、保持してダイボンディング工程に搬送する第3例のコレット7Cを図9〜図11を用いて説明する。図9は、個片化したチップをコレットで真空吸着した状態を示す断面図、図10は、個片化したチップを突き上げピンで突き上げた状態を示す断面図、図11は、チップのダイボンディング工程を示す断面図である。
【0034】
まず、図9に示すように、前記実施の形態1に示したコレット7A,7Bと同様にして、チップ2の主面側をコレット7Cで真空吸着した後、図10に示すように、ダイシングテープ4の裏面側から複数本の突き上げピン8を使ってチップ2を突き上げることにより、チップ2をダイシングテープ4から引き剥がす。
【0035】
コレット7Cの少なくともチップ2と接触する吸着部7aはチップ2とほぼ同程度の面積を有し、さらにその吸着部7aのほぼ中央部に直径が約1mm以下の1つの吸着穴7dが設けられている。チップ2の主面とコレット7Cの吸着部7aのほぼ全面とを密着させることで両者間に吸着力を生じさせ、またチップ2と接触する吸着穴7dを小径とすることによってチップ2の変形を防ぐことができる。突き上げピン8は、その位置と吸着穴7dの位置とが一致しないように複数本設置されている。
【0036】
次に、図11に示すように、前記実施の形態1と同様にして、チップ2を配線基板10に実装する。この際、チップ2の変形によりチップ2と配線基板10のチップ搭載領域との間に隙間があると割れと圧着不良などが生ずるが、本実施の形態2では、コレット7Cによる吸着、保持においてチップ2の変形が生じないので、割れや圧着不良などの不具合を防止できる。
【0037】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0038】
たとえば、前記実施の形態では、積層型マルチチップモジュールの製造に適用した場合について説明したが、これに限定されるものではなく、各種配線基板やリードフレームなどの上にコレットを使ってチップをダイボンディングする半導体装置の製造に広く適用することができる。
【0039】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0040】
コレットを用いてチップをダイボンディングする際、チップの割れや圧着不良を低減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である半導体装置の製造方法に用いる半導体ウエハの平面図である。
【図2】本発明の実施の形態1である半導体ウエハのダイシング工程を示す断面図である。
【図3】本発明の実施の形態1である個片化した半導体チップをコレットで真空吸着した状態を示す断面図である。
【図4】本発明の実施の形態1である個片化した半導体チップを突き上げピンで突き上げた状態を示す断面図である。
【図5】(a)は、半導体チップを真空吸着する第1例のコレットを示す断面図、(b)は、半導体チップを真空吸着する第2例のコレットを示す断面図である。
【図6】(a)〜(d)は、本発明の実施の形態1である半導体チップのピックアップシーケンスを示す断面図である。
【図7】本発明の実施の形態1である半導体チップのダイボンディング工程を示す断面図である。
【図8】本発明の実施の形態1である半導体装置の断面図である。
【図9】本発明の実施の形態2である個片化した半導体チップをコレットで真空吸着した状態を示す断面図である。
【図10】本発明の実施の形態2である個片化した半導体チップを突き上げピンで突き上げた状態を示す断面図である。
【図11】本発明の実施の形態2である半導体チップのダイボンディング工程を示す断面図である。
【符号の説明】
1 半導体ウエハ
2 半導体チップ
2A チップ形成領域
3 ボンディングパッド
4 ダイシングテープ
5 キャリア治具
6 ダイヤモンドブレード
7 コレット
7A コレット
7B コレット
7C コレット
7a 吸着部
7b 吸着穴
7c 多孔質材
7d 吸着穴
8 突き上げピン
9 真空吸着駒
10 配線基板
11 接着剤
12 配線
13a Auワイヤ
13b Auワイヤ
14 チップ
15 ボンディングパッド
16 モールド樹脂
17 電極パッド
18 半田バンプ
SL スクライブライン
MCM マルチチップモジュール

Claims (1)

  1. (a)主面が複数の半導体チップに区画された半導体ウエハの裏面にダイシングテープを貼り付けた後、前記半導体ウエハをダイシングすることによって、前記複数の半導体チップを個片化する工程と、
    (b)吸着部の面積が前記半導体チップの面積とほぼ程度であり、さらにその吸着部に複数の吸着穴が設けられたコレットを用意し、前記個片化された半導体チップを前記コレットで吸着、保持する工程と、
    (c)複数本の突き上げピンを使い前記ダイシングテープの裏面側から前記コレットに吸着、保持された前記半導体チップを突き上げることによって、前記半導体チップを前記ダイシングテープから引き剥がす工程と、
    (d)前記コレットに吸着、保持された前記半導体チップの裏面を実装ベースの主面に押圧することによって、前記半導体チップを前記実装ベースの主面上にダイボンディングする工程とを有し、
    前記複数本の突き上げピンは、前記コレットに設けられた前記複数の吸着穴の位置とずれて前記半導体チップを突き上げることを特徴とする半導体装置の製造方法。
JP2002292613A 2002-10-04 2002-10-04 半導体装置の製造方法 Expired - Fee Related JP4057875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002292613A JP4057875B2 (ja) 2002-10-04 2002-10-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292613A JP4057875B2 (ja) 2002-10-04 2002-10-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004128339A JP2004128339A (ja) 2004-04-22
JP4057875B2 true JP4057875B2 (ja) 2008-03-05

Family

ID=32283815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292613A Expired - Fee Related JP4057875B2 (ja) 2002-10-04 2002-10-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4057875B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054933B2 (ja) 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
JP6324857B2 (ja) * 2014-09-18 2018-05-16 ファスフォードテクノロジ株式会社 ダイボンダ並びにボンディング方法及びピックアップ装置
JP6316873B2 (ja) * 2016-05-31 2018-04-25 株式会社新川 ダイの実装方法
JP6659473B2 (ja) * 2016-06-09 2020-03-04 シャープ株式会社 コレットおよびダイボンディング方法
JP6643197B2 (ja) * 2016-07-13 2020-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7178867B2 (ja) * 2018-10-25 2022-11-28 三菱電機株式会社 湾曲型表示装置
JP2023049403A (ja) * 2021-09-29 2023-04-10 芝浦メカトロニクス株式会社 ピックアップコレット、ピックアップ装置及び実装装置

Also Published As

Publication number Publication date
JP2004128339A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
TWI284960B (en) Manufacturing method of semiconductor device
JP4848153B2 (ja) 半導体装置の製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US8546244B2 (en) Method of manufacturing semiconductor device
KR20010098592A (ko) 반도체패키지 및 그 제조방법
KR20050065318A (ko) 반도체장치 및 그 제조 방법
JP2009289959A (ja) ボンディング装置およびボンディング方法
JPH08306738A (ja) 半導体装置およびその製造方法
JP4057875B2 (ja) 半導体装置の製造方法
WO2011030368A1 (ja) 半導体装置とその製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2013171916A (ja) 半導体装置の製造方法
JP2004072037A (ja) 半導体装置の製造方法
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
TW201841346A (zh) 半導體裝置及其製造方法
TWI230449B (en) High heat dissipation micro package of semiconductor chip
JP3682468B2 (ja) 半導体集積回路装置
US20130001802A1 (en) Semiconductor device including insulating resin film provided in a space between semiconductor chips
JP4207696B2 (ja) 半導体パッケージの製造方法
JPH09293905A (ja) 半導体素子及びその製造方法
TW201421555A (zh) 補償晶粒厚度之覆晶接合製程
JP3397045B2 (ja) 半導体装置及びその製造方法
JPH10233417A (ja) 半導体装置及びその製造方法
JP2004014637A (ja) 半導体装置及びワイヤボンディング方法
JP3287233B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050915

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees