JPH08306738A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08306738A
JPH08306738A JP7106122A JP10612295A JPH08306738A JP H08306738 A JPH08306738 A JP H08306738A JP 7106122 A JP7106122 A JP 7106122A JP 10612295 A JP10612295 A JP 10612295A JP H08306738 A JPH08306738 A JP H08306738A
Authority
JP
Japan
Prior art keywords
resin
resin film
semiconductor device
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7106122A
Other languages
English (en)
Other versions
JP2625654B2 (ja
Inventor
Yoshitsugu Funada
佳嗣 船田
Koji Matsui
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7106122A priority Critical patent/JP2625654B2/ja
Priority to KR19960013332A priority patent/KR960039242A/ko
Publication of JPH08306738A publication Critical patent/JPH08306738A/ja
Application granted granted Critical
Publication of JP2625654B2 publication Critical patent/JP2625654B2/ja
Priority to US09/041,592 priority patent/US5972739A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】薄型に有利な半導体装置を提供すること、およ
びこれを低コストで、樹脂の無駄なく、しかも外観およ
び信頼性を損なうことなく製造する方法を提供するこ
と。 【構成】半導体素子１ｂおよびこれと電気的に接続され
たリード基材１ｄ表面に表面処理層を有し、さらに該表
面処理層の外側に樹脂フィルム１ａが積層され封止され
いている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置お
よびその製造方法に関し、特に半導体パッケージの軽薄
化に対応できる樹脂フィルムを積層してなる樹脂封止型
半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置は破損防止や密封性確
保などのため全体を樹脂モールドにより密封封止してい
る。従来の一般的な樹脂封止型半導体装置は、リードフ
レーム中央のダイパッド部に半導体素子を固着し、該半
導体素子の電極部とリードフレームの前記ダイパッド部
の周囲に配されたリード（即ちインナーリード）先端分
とをコネクタワイヤボンディングしたものを樹脂モール
ドしたものであり、通常金型を用いてトランスファ成形
し、リードフレームの不要部を切断して製造される。
【０００３】しかしながら、上記従来技術において、多
ピンパッケージでは、インナーリードピッチの制限から
ワイヤ長が長くなり、樹脂をトランスファ成形する工程
で樹脂の流れ等の原因によりワイヤが流され、ショート
不良を生じやすく、薄型成形も困難である。さらに、ト
ランスファ成形は、金型コストが高くつき、また、樹脂
の有効利用率が極めて低く、低コスト、省資源の観点か
ら好ましい方法ではない。
【０００４】一方、近年電子機器の軽薄短小化への要求
が強まっており、ＩＣカードに代表される薄型に好適な
パッケージとして、ＣＯＢ、ＴＡＢ等のベアチップを基
板に直接接続したあと樹脂封止する技術が盛んに使用さ
れており、これらのパッケージは、一般に液状樹脂によ
るポッティングにより製造されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、均一な厚みで平坦な表面を得ること
が難しく、外観を損なう。そのため、半導体チップを搭
載する基板の所定個所に座ぐり部を設け、液状樹脂をあ
る程度過剰に滴下注入して山盛り状に硬化させ、ついで
余分な樹脂硬化部を研磨除去する方法があるが、製品の
生産性低下、封止樹脂へのクラックの発生による半導体
素子の信頼性低下等の問題があった。
【０００６】また、フリップチップ方式でのチップの基
板への実装構造として、貫通孔を有する熱によって溶融
し得る樹脂フィルムを介して接続する内容が特開平４ー
３４５０４１号公報に提案されている。しかしながら、
チップと基板を樹脂フィルムを介して良好に密着させる
ためには、樹脂をかなり流動させなければならず、この
際位置ずれが生じ易いという欠点がある。逆に流動が不
十分であると、良好な密着性が得られない。
【０００７】本発明は上述の点にかんがみてなされたも
ので、薄型に有利な半導体装置およびこれを低コスト
で、樹脂の無駄なく、しかも外観および信頼性を損なう
ことなく製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに鋭意検討した結果、従来のタブレット状あるいは液
状樹脂を用いる代わりにシート状の樹脂、すなわち樹脂
フィルムを半導体素子およびその周囲部に積層すること
により、半導体装置を製造することができることが明ら
かになった。
【０００９】すなわち、本発明は半導体素子およびこれ
と電気的に接続されたリード基材表面に表面処理層を有
し、さらに該表面処理層の外側に樹脂フィルムが積層さ
れ封止されたことを特徴とする。
【００１０】また、本発明は表面処理層がシランカップ
リング剤層であることを特徴とする。
【００１１】また、本発明は樹脂フィルムが熱硬化性樹
脂のＢステート状シートであることを特徴とする。ま
た、この熱硬化性樹脂がエポキシ樹脂、ＢＴレジン、ジ
アリルフタレート樹脂またはこれらの誘導体であること
を特徴とする。
【００１２】また、本発明は樹脂フィルムが粒子、繊維
あるいは不織布の中の少なくとも１種を含むことを特徴
とする。
【００１３】また、本発明は半導体素子部、テープ（ポ
リイミド）部および封止樹脂部から構成されるＴＡＢ型
半導体装置の製造方法において、半導体素子および銅箔
表面をシランカップリング剤の０．５〜５％溶液にて表
面処理した後、半導体素子表裏に該素子より面積の大き
い樹脂フィルムを積層し、該樹脂フィルムのガラス転移
温度以上の雰囲気下で加熱密着させ、さらに熱硬化させ
ることを特徴とする。
【００１４】また、本発明は予め電気的接続に必要な部
分に穴あけした樹脂フィルムを基板に仮圧着または基板
に樹脂フィルムを仮圧着した後電気的接続に必要な部分
に穴あけした後、シランカップリング剤の０．５〜５％
溶液にて表面処理して表面に金属突起を有する半導体素
子をフェースダウンで穴あけ部分に位置合わせして接続
し、該樹脂フィルムのガラス転移温度以上の雰囲気下で
加熱密着させ、さらに熱硬化させることを特徴とする。
【００１５】また、本発明は予め電気的接続に必要な部
分に穴あけした樹脂フィルムを基板に仮圧着または基板
に樹脂フィルムを仮圧着した後電気的接続に必要な部分
に穴あけした後、シランカップリング剤の０．５〜５％
溶液にて表面処理して表面に金属突起を有する半導体素
子をフェースダウンで穴あけ部分に位置合わせして接続
し、その後該半導体素子の裏面に該素子より面積の大き
い樹脂フィルムを積層し、該樹脂フィルムのガラス転移
温度以上の雰囲気下で加熱密着させ、さらに熱硬化させ
ることを特徴とする。
【００１６】また、本発明は樹脂フィルムの積層工程を
減圧雰囲気下で、かつ半導体素子周囲の樹脂フィルム部
分のみに加圧して加熱密着させ、さらに熱硬化させるこ
とを特徴とする。
【００１７】次に本発明をさらに詳細に説明する。
【００１８】本発明が適応されるパッケージ構造は、ベ
アチップタイプ、すなわち湾曲したコネクタワイヤを有
さないもので、ＴＡＢ型が代表的なものとして挙げられ
る。ＴＡＢパッケージは、ポリイミド等の絶縁フィルム
上に銅等の金属をエッチング等により形成された所望の
形状のリードと、予め電極端子上に金、銀、銅、はんだ
等の金属突起物であるバンプを設けた半導体チップのバ
ンプとを熱圧着または共晶法等によりインナーリードボ
ンディングされている。バンプは高さ１０〜２００μｍ
程度、径１０〜５００μｍ程度で通常形成される。
【００１９】この半導体チップおよびリードと樹脂フィ
ルムを積層する際、良好な密着性を得るために、該基材
表面を表面処理する。表面処理の処方は、物理的処理、
化学的処理など特に限定されないが、無機物である金属
と有機物である樹脂フィルムとの良好な密着性を得るた
めには、カップリング処理により化学結合を形成するこ
とが好ましい。カップリング剤としては、チタネート
系、アルミネート系、シラン系があるが、特にシランカ
ップリング剤が好適である。
【００２０】シランカップリング剤の種類としては、フ
ィルム状樹脂の有する官能基と化学結合するものが好ま
しい。例えば、半導体封止樹脂には、エポキシ樹脂が通
常用いられるため、エポキシ基と反応する官能基（アミ
ノ基、エポキシ基等）を有するものが有効である。具体
的にはγーアミノプロピルトリメトキシシラン、γーグ
リシドキシプロピルトリメトキシシラン等が挙げられ
る。
【００２１】シランカップリング剤処理法としては、シ
ランカップリング剤の水または有機溶剤溶液に浸漬後、
乾燥必要に応じて熱処理するのがよい。水気を特に嫌う
場合は、比較的揮発性の高い疎水性溶媒、具体的にはヘ
キサン、ヘプタン、シクロヘキサン等を用い、その浸漬
処理後、溶媒を乾燥、熱処理するとよい。
【００２２】シランカップリング剤の濃度は０．５〜５
％程度が好ましい。０．５％より薄いと、処理効果が不
十分であり、一方５％より濃い場合、処理効果は上がら
ないのみならず、むしろシランカップリング剤自体の凝
集などにより密着性を落すこともある。また、コスト高
にもなり好ましくない。
【００２３】積層する樹脂フィルムは、電気絶縁性であ
れば、熱硬化性、熱可塑性を問わないが、耐熱信頼性で
有利な熱硬化性のものが好ましい。具体的には、上述し
たエポキシ樹脂の他、ＢＴレジン、ジアリルフタレー
ト、ジアリルイソフタレートおよびこれらの誘導体のＢ
ステージ状シートが好適である。
【００２４】樹脂フィルムの厚みとしては、バンプの高
さにもよるが、この高さとほぼ同等のレベルで３０μｍ
〜１５０μｍ程度が適当である。３０μｍより薄いと、
その後の積層工程で密着性向上のため加熱雰囲気下で加
圧する際、チップやリードの端部などによりフィルムが
破断し易い。一方、１５０μｍより厚いと、フィルムが
剛直になり、積層工程でチップやリードの端部に樹脂が
加熱により軟化しても回り込みが悪く、チップやリード
の端部と樹脂の密着が不十分となり易い。
【００２５】樹脂フィルム中には、通常の封止材に添加
されている充填材、着色剤等その他の成分を必要に応じ
て含有させることができる。特に、機械的強度の付与や
熱膨張率の低下の目的で、粒子、繊維あるいは不織布等
の充填材を含有させることが好ましい。これらの充填材
は、無機、有機を問わないが、一般的な封止材に用いら
れているシリカ粒子が特性および価格の点で好ましい。
【００２６】半導体チップおよびリードの組立体と樹脂
フィルムを積層するには、該組立体を樹脂フィルムのガ
ラス転移温度より高い雰囲気で、半導体チップより一回
り大きな面積の樹脂フィルムを半導体チップの表裏に逐
次的に仮圧着することによりパッケージが成形される。
この際密着性を向上させるため、半導体チップ周囲の樹
脂フィルム部を加圧することが好ましい。仮圧着温度は
ガラス転移温度より５〜２０℃高い温度が好ましい。５
℃より低いと樹脂フィルムの軟化が不十分で密着不足で
あり、２０℃より高いと加圧時に半導体チップおよびリ
ード端部でフィルムが破断し易い。また、仮圧着時は好
ましくは減圧雰囲気下で行うことが好ましい。常圧大気
下で行うと、樹脂フィルムと半導体チップおよびリード
表面の間に気泡が入りやすいのみならず、リード材によ
っては表面が酸化され易く好ましくない。
【００２７】仮圧着時間は、樹脂にもよるが、５分以上
行うことが好ましい。５分より短いと樹脂フィルムの硬
化が不十分となる。
【００２８】仮圧着後本硬化を行う。本硬化は樹脂のガ
ラス転移温度±２０℃程度の温度範囲で数時間、好まし
くは窒素雰囲気下で行うのがよい。
【００２９】
【作用】半導体チップおよびリードと樹脂フィルムを積
層するとき、該基材表面を表面処理することにより密着
性が向上する。
【００３０】
【実施例】以下、本発明の実施例を図面にもとづいて説
明する。なお、本発明はこれらの実施例に限定されるも
のでない。 （実施例１）図１は本発明の方法により製造された半導
体装置の断面図である。
【００３１】搬送および位置決め用のスプロケットホー
ルと半導体チップが入る開孔部であるデバイスホールを
有するポリイミドフィルム上に銅箔を接着し、銅箔をエ
ッチングにより所望の形状のリードと電化選別のための
パッドとを形成したフィルムキャリヤテープと、予め電
極端子上に設けられた金バンプを共晶法によりインナー
リードボンディングする。この際ボンディングはバンプ
とリードを位置合わせした後、フィルム側から加熱ツー
ルを押し当てること等により実施できる。次いで電気選
別やバイアス試験を行った後、リードを所望の長さに切
断する。
【００３２】上記組立体をγーグリシドキシプロピルト
リメトキシシランの１％ヘキサン溶液に１時間浸漬した
後ヘキサンを揮発させ、さらに１１０℃で３０分間熱処
理する。このようにして、チップ１ｂ、１ｃ、１ｄの表
面にシランカップリング剤処理が施される。
【００３３】次いで、上記組立体を半導体チップ１ｂの
バンプ１ｃ形成面が上になるようにして、テフロン板上
にセットする。チップ１ｂより一回り大きめに切り出し
た平均粒径１２μｍの溶融シリカを３０ｗｔ．％含有さ
せた厚み７５μｍのＢステージ状エポキシフィルム（ガ
ラス転移温度１７０℃）１ａをチップ１ｂの上面に搭載
し、シート上側より概ね１８０℃に加熱して該シートを
軟化させ、１０分間保持して仮圧着させる。この際チッ
プ１ｂより一回り大きくくりぬいたテフロンシートをチ
ップ１ｂが収まるようにセットして、テフロンシート上
からチップ１ｂの周囲のリード１ｄ部とエポキシフィル
ム１ａが密着するように加圧する。
【００３４】次いで、該組立体の裏面が上になるように
再びセットし、チップ１ｂの裏面上にＢステージ状エポ
キシフィルムを搭載し、同様に軟化仮圧着させる。その
後加圧下、１５０℃で３時間本硬化させる。
【００３５】得られた半導体装置は１２５℃、２．３気
圧での耐湿性試験１６８時間および温度サイクル（１５
０℃〜−６５℃、２００サイクル）信頼性試験で剥離は
発生しなかった。 （実施例２）図２は本発明の半導体装置の基板への一実
装例を示す断面図であり、（ａ）（ｂ）（ｃ）は半導体
チップをプリント基板に実装する手順の各作業工程を示
す。
【００３６】プリントン基板２ｄのチップ実装部に厚み
１００μｍのＢＴレジンＢステージ状エポキシフィルム
（ガラス転移温度１９０℃）２ａを２００℃で仮圧着さ
せる。次いで、半導体チップ２ｂに設けられたバンプ２
ｃと電気的接続するプリント基板２ｄの電極部上の該フ
ィルム２ａにレーザーにて穴２ｅをあける。
【００３７】一方、半導体チップ２ｂをγーアミノプロ
ピルトリメトキシシランのシクロヘキサン１％溶液に浸
漬し、実施例１と同様にチップ表面にシランカップリン
グ剤処理する。次いで、半導体チップ２ｂに形成された
高さ１００μｍのはんだバンプ２ｃをフェースダウンで
基板電極部上のフィルム２ａに形成した穿孔穴２ｅに位
置合わせして搭載し、２６０℃、１０秒間はんだをリフ
ローさせ電気的接続する。
【００３８】上記プリント基板２ｄを２００℃、窒素雰
囲気下に置き、チップ２ｂの裏面にチップ２ｂより一回
り大きい面積のＢステージ状シートを搭載し、実施例１
と同様に１０分間軟化仮圧着させ、さらに２００℃で２
時間、窒素雰囲気下でチップ２ｂの周囲の樹脂部を加圧
しながら本硬化させる。
【００３９】得られたプリント基板２ｄを実施例１と同
様の条件で信頼性試験を行った結果、基板２ｄとチップ
２ｂの間およびチップ２ｂと樹脂の間の剥離は認められ
なかった。
【００４０】図３は本発明の半導体装置の基板への他の
実装例を示す断面図である。
【００４１】なお、実施例２において、チップ２ｂの上
面にも樹脂シートを積層したが、必ずしも行う必要性は
なく、たとえば、図３に示すように、チップ３ｂの側面
部のみに該フィルム３ａを貼り付け、あるいは、液状樹
脂を塗布することもできる。３ｃはバンプ、３ｄは基板
である。
【００４２】
【発明の効果】以上説明したように本発明によれば、半
導体素子およびこれと電気的に接続されたリード基材表
面に表面処理層を施し、さらに該表面処理層の外側に樹
脂フィルムを積層封止するという簡単な製造工程によ
り、半導体装置を従来のトランスファ成形のような樹脂
の無駄なく、薄型で低コストで、しかも外観を損なうこ
となく製造することができる。
【図面の簡単な説明】
【図１】本発明の方法により製造された半導体装置の断
面図である。
【図２】本発明の半導体装置の基板への一実装例を示す
断面図であり、（ａ）、（ｂ）、（ｃ）は半導体チップ
をプリント基板に実装する手順の各作業工程を示す。
【図３】本発明の半導体装置の基板への他の実装例を示
す断面図である。
【符号の説明】
１ａ 樹脂フィルム １ｂ 半導体チップ １ｃ バンプ １ｄ リード ２ａ 樹脂フィルム ２ｂ 半導体チップ ２ｃ バンプ ２ｄ 基板 ３ａ 樹脂フィルム ３ｂ 半導体チップ ３ｃ バンプ（金属突起物） ３ｄ 基板

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子およびこれと電気的に接続さ
    れたリード基材表面に表面処理層を有し、さらに該表面
    処理層の外側に樹脂フィルムが積層され封止されたこと
    を特徴とする半導体装置。
  2. 【請求項２】 前記表面処理層がシランカップリング剤
    層であることを特徴とする請求項１に記載の半導体装
    置。
  3. 【請求項３】 前記樹脂フィルムが熱硬化性樹脂のＢス
    テート状シートであることを特徴とする請求項１に記載
    の半導体装置。
  4. 【請求項４】 前記樹脂フィルムが粒子、繊維あるいは
    不織布の中の少なくとも１種を含むことを特徴とする請
    求項１に記載の半導体装置。
  5. 【請求項５】 前記熱硬化性樹脂がエポキシ樹脂、ＢＴ
    レジン、ジアリルフタレート樹脂またはこれらの誘導体
    であることを特徴とする請求項３に記載の半導体装置。
  6. 【請求項６】 半導体素子部、テープ（ポリイミド）部
    および封止樹脂部から構成されるＴＡＢ型半導体装置の
    製造方法において、半導体素子および銅箔表面をシラン
    カップリング剤の０．５〜５％溶液にて表面処理した
    後、半導体素子表裏に該素子より面積の大きい樹脂フィ
    ルムを積層し、該樹脂フィルムのガラス転移温度以上の
    雰囲気下で加熱密着させ、さらに熱硬化させることを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 予め電気的接続に必要な部分に穴あけし
    た樹脂フィルムを基板に仮圧着または基板に樹脂フィル
    ムを仮圧着した後電気的接続に必要な部分に穴あけした
    後、シランカップリング剤の０．５〜５％溶液にて表面
    処理して表面に金属突起を有する半導体素子をフェース
    ダウンで穴あけ部分に位置合わせして接続し、該樹脂フ
    ィルムのガラス転移温度以上の雰囲気下で加熱密着さ
    せ、さらに熱硬化させることを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】 予め電気的接続に必要な部分に穴あけし
    た樹脂フィルムを基板に仮圧着または基板に樹脂フィル
    ムを仮圧着した後電気的接続に必要な部分に穴あけした
    後、シランカップリング剤の０．５〜５％溶液にて表面
    処理して表面に金属突起を有する半導体素子をフェース
    ダウンで穴あけ部分に位置合わせして接続し、その後該
    半導体素子の裏面に該素子より面積の大きい樹脂フィル
    ムを積層し、該樹脂フィルムのガラス転移温度以上の雰
    囲気下で加熱密着させ、さらに熱硬化させることを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】樹脂フィルムの積層工程を減圧雰囲気下
    で、かつ半導体素子周囲の樹脂フィルム部分のみに加圧
    して加熱密着させ、さらに熱硬化させることを特徴とす
    る請求項６、請求項７または請求項８に記載の半導体装
    置の製造方法。
JP7106122A 1995-04-28 1995-04-28 半導体装置およびその製造方法 Expired - Fee Related JP2625654B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7106122A JP2625654B2 (ja) 1995-04-28 1995-04-28 半導体装置およびその製造方法
KR19960013332A KR960039242A (ja) 1995-04-28 1996-04-27
US09/041,592 US5972739A (en) 1995-04-28 1998-03-13 Method of manufacturing a tab semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7106122A JP2625654B2 (ja) 1995-04-28 1995-04-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08306738A true JPH08306738A (ja) 1996-11-22
JP2625654B2 JP2625654B2 (ja) 1997-07-02

Family

ID=14425639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7106122A Expired - Fee Related JP2625654B2 (ja) 1995-04-28 1995-04-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5972739A (ja)
JP (1) JP2625654B2 (ja)
KR (1) KR960039242A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
WO2002045151A1 (fr) * 2000-12-01 2002-06-06 Kanebo, Limited Boitier semi-conducteur et procede de fabrication
JP2008010711A (ja) * 2006-06-30 2008-01-17 Sony Corp マイクロデバイスモジュール及びその製造方法
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101294281B1 (ko) * 2011-11-21 2013-08-07 전자부품연구원 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법
JP2013536586A (ja) * 2010-08-25 2013-09-19 エプコス アーゲー 電子部品及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007065A1 (fr) * 1996-08-08 1998-02-19 Seiko Epson Corporation Procede de revetement d'un element a semi-conducteur d'une resine, resine de revetement et dispositif d'affichage a cristaux liquides
US6259937B1 (en) 1997-09-12 2001-07-10 Alfred E. Mann Foundation Implantable substrate sensor
AU2165100A (en) * 1998-12-07 2000-06-26 Dexter Corporation, The Underfill film compositions
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020185712A1 (en) * 2001-06-08 2002-12-12 Brian Stark Circuit encapsulation technique utilizing electroplating
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
US8357566B2 (en) * 2006-08-25 2013-01-22 Micron Technology, Inc. Pre-encapsulated lead frames for microelectronic device packages, and associated methods
KR101048602B1 (ko) * 2009-01-29 2011-07-12 경원대학교 산학협력단 미세 유체 칩 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288050A (ja) * 1987-05-20 1988-11-25 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JPH0582820A (ja) * 1991-02-20 1993-04-02 Canon Inc モジユール化された太陽電池

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326238A (en) * 1977-12-28 1982-04-20 Fujitsu Limited Electronic circuit packages
US4337182A (en) * 1981-03-26 1982-06-29 Phillips Petroleum Company Poly (arylene sulfide) composition suitable for use in semi-conductor encapsulation
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JP2674701B2 (ja) * 1986-05-01 1997-11-12 日東電工株式会社 半導体装置
JPS63150930A (ja) * 1986-12-15 1988-06-23 Shin Etsu Polymer Co Ltd 半導体装置
JPH0791446B2 (ja) * 1987-03-31 1995-10-04 株式会社東芝 樹脂封止半導体装置
US4985751A (en) * 1988-09-13 1991-01-15 Shin-Etsu Chemical Co., Ltd. Resin-encapsulated semiconductor devices
JP2526747B2 (ja) * 1991-05-21 1996-08-21 信越化学工業株式会社 エポキシ樹脂組成物及び半導体装置
JP3397443B2 (ja) * 1994-04-30 2003-04-14 キヤノン株式会社 太陽電池モジュール及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288050A (ja) * 1987-05-20 1988-11-25 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JPH0582820A (ja) * 1991-02-20 1993-04-02 Canon Inc モジユール化された太陽電池

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
WO2002045151A1 (fr) * 2000-12-01 2002-06-06 Kanebo, Limited Boitier semi-conducteur et procede de fabrication
JP2008010711A (ja) * 2006-06-30 2008-01-17 Sony Corp マイクロデバイスモジュール及びその製造方法
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009081426A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8459561B2 (en) 2007-09-07 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9508619B2 (en) 2007-09-07 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013536586A (ja) * 2010-08-25 2013-09-19 エプコス アーゲー 電子部品及びその製造方法
US9382110B2 (en) 2010-08-25 2016-07-05 Epcos Ag Component and method for producing a component
KR101294281B1 (ko) * 2011-11-21 2013-08-07 전자부품연구원 컨포멀 코팅 박막을 갖는 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US5972739A (en) 1999-10-26
JP2625654B2 (ja) 1997-07-02
KR960039242A (ja) 1996-11-21

Similar Documents

Publication Publication Date Title
JP2625654B2 (ja) 半導体装置およびその製造方法
US7554205B2 (en) Flip-chip type semiconductor device
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2003332521A (ja) 半導体装置及びその製造方法
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
US20030124769A1 (en) Semiconductor device, packaging method thereof, and package product thereof
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
KR100361640B1 (ko) 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP4646426B2 (ja) 半導体装置の製造方法
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
TWI283048B (en) New package system for discrete devices
JPS6313337A (ja) 半導体素子の実装方法
JP2937398B2 (ja) 封止型半導体装置の製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP3599142B2 (ja) 半導体パッケ−ジの製造法
JPS644342B2 (ja)
JPH11220054A (ja) 接着剤シートの貼付方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH1140697A (ja) 半導体装置用テープキャリア

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees