JPS644342B2 - - Google Patents
Info
- Publication number
- JPS644342B2 JPS644342B2 JP58199369A JP19936983A JPS644342B2 JP S644342 B2 JPS644342 B2 JP S644342B2 JP 58199369 A JP58199369 A JP 58199369A JP 19936983 A JP19936983 A JP 19936983A JP S644342 B2 JPS644342 B2 JP S644342B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor element
- electrode
- metal protrusion
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子等の高密度、薄型のパツケ
ージングの製造方法に関するものである。
ージングの製造方法に関するものである。
従来例の構成とその問題点
近年、IC,LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、少型化、薄型化のいわゆるポータブル化が促
進されてきている。
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、少型化、薄型化のいわゆるポータブル化が促
進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくし、また機械的保護のためにパツケージ
ングされる。通常、これら半導体素子のパツケー
ジングにはDIL、チツプキヤリア、フリツプチツ
プテープキヤリヤ方式等が用いられているが、
DIL、チツプキヤリヤの如きは半導体素子の電極
端子から外部端子へは25〜35μφのAuまたはAlの
極細線で一本づつ順次接続するものである。この
ために、半導体素子上の電極端子数が増大するに
したがい、接続の箇所の信頼度は低下するばかり
か、外部端子の数もこれにしたがつて一定間隔で
増大するため、パツケージングの大きさも増大す
る。
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくし、また機械的保護のためにパツケージ
ングされる。通常、これら半導体素子のパツケー
ジングにはDIL、チツプキヤリア、フリツプチツ
プテープキヤリヤ方式等が用いられているが、
DIL、チツプキヤリヤの如きは半導体素子の電極
端子から外部端子へは25〜35μφのAuまたはAlの
極細線で一本づつ順次接続するものである。この
ために、半導体素子上の電極端子数が増大するに
したがい、接続の箇所の信頼度は低下するばかり
か、外部端子の数もこれにしたがつて一定間隔で
増大するため、パツケージングの大きさも増大す
る。
メモリーやマイクロコンピユータ用のLSIと連
結しているI/Oの如きLSIでは機能数の増大と
ともに、電極端子数も60〜100端子と著じるしく
増大してしまい、前述した如く、パツケージング
の大きさは、わずか数10cm2の半導体素子を取扱う
のに数10cm2と大きくなつてしまう。このことは小
型化、薄型化の機器の促進を妨げるものであつ
た。
結しているI/Oの如きLSIでは機能数の増大と
ともに、電極端子数も60〜100端子と著じるしく
増大してしまい、前述した如く、パツケージング
の大きさは、わずか数10cm2の半導体素子を取扱う
のに数10cm2と大きくなつてしまう。このことは小
型化、薄型化の機器の促進を妨げるものであつ
た。
一方、接続箇所の信頼性が高く、小型化、薄型
化のパツケージングを提供できるものとして、フ
リツプチツプテープキヤリヤ方式がある。チツプ
キヤリヤやテープキヤリヤ方式による半導体素子
のパツケージングは半導体素子上の電極端子上に
バリヤメタルと呼ばれる多層金属膜を設け、さら
に、この多層金属膜上に電気メツキ法により金属
突起を設ける。フリツプチツプ方式の場合、金属
突起は半田材で構成されており、前記金属突起と
回路基板上の配線パターンを位置合せし、半田リ
フローさせることにより一括接合するものであ
る。
化のパツケージングを提供できるものとして、フ
リツプチツプテープキヤリヤ方式がある。チツプ
キヤリヤやテープキヤリヤ方式による半導体素子
のパツケージングは半導体素子上の電極端子上に
バリヤメタルと呼ばれる多層金属膜を設け、さら
に、この多層金属膜上に電気メツキ法により金属
突起を設ける。フリツプチツプ方式の場合、金属
突起は半田材で構成されており、前記金属突起と
回路基板上の配線パターンを位置合せし、半田リ
フローさせることにより一括接合するものであ
る。
一方、フイルムキヤリヤ方式の場合は、一定幅
の長尺のボリイミドテープ上に金属リード端子を
設け、半導体素子の電極端子上の金属突起とリー
ド端子とを、電極端子数に無関係に同時に一括接
続するものである。したがつて、両方の方式にお
いては一本づつ電極端子に極細線を接続する前述
のワイヤボンデイング方式と比較して、接続箇所
の信頼度は高くなり、かつ半導体素子の電極端子
に設けられるバンプおよびリード端子の破壊強度
が40g以上もあるために半導体素子をバンプ又は
リード端子のみで保持できる。さらにこのために
前記半導体素子上の表面に薄い保護コートをする
のみで機器の実装が可能となり、薄型、小型化し
たパツケージングとして利用できる。
の長尺のボリイミドテープ上に金属リード端子を
設け、半導体素子の電極端子上の金属突起とリー
ド端子とを、電極端子数に無関係に同時に一括接
続するものである。したがつて、両方の方式にお
いては一本づつ電極端子に極細線を接続する前述
のワイヤボンデイング方式と比較して、接続箇所
の信頼度は高くなり、かつ半導体素子の電極端子
に設けられるバンプおよびリード端子の破壊強度
が40g以上もあるために半導体素子をバンプ又は
リード端子のみで保持できる。さらにこのために
前記半導体素子上の表面に薄い保護コートをする
のみで機器の実装が可能となり、薄型、小型化し
たパツケージングとして利用できる。
このようにフリツプチツプ、テープキヤリヤ方
式は信頼性、小型、薄型のパツケージング、さら
にテープキヤリヤ方式の場合は長尺のテープ状態
で取扱うことができるから、半導体素子を実装す
る生産現場では操作性が抜群である等の数々の特
徴を有するものである。しかしながら、このフリ
ツプチツプ、テープキヤリヤ方式の問題点は半導
体素子の電極端子上への金属突起物の形成にあ
る。すなわち、小型、薄型化したポータブル化し
た機器を生産するのはテレビ、ラジオ、ビデオ等
のアセンブリ工場である。これらアセンブリ工場
では機器に組込むための半導体素子を半導体メー
カから購入しなければならない。この時に問題に
なるのが、半導体メーカにおいて、全ての半導体
素子上に金属突起を形成できる実力あるいは設備
を必らずしも有していないという現実がある。せ
つかくの小型化、薄型化のパツケージング技術も
アセンブリ工場における機器の商品的魅力を発揮
することができない。
式は信頼性、小型、薄型のパツケージング、さら
にテープキヤリヤ方式の場合は長尺のテープ状態
で取扱うことができるから、半導体素子を実装す
る生産現場では操作性が抜群である等の数々の特
徴を有するものである。しかしながら、このフリ
ツプチツプ、テープキヤリヤ方式の問題点は半導
体素子の電極端子上への金属突起物の形成にあ
る。すなわち、小型、薄型化したポータブル化し
た機器を生産するのはテレビ、ラジオ、ビデオ等
のアセンブリ工場である。これらアセンブリ工場
では機器に組込むための半導体素子を半導体メー
カから購入しなければならない。この時に問題に
なるのが、半導体メーカにおいて、全ての半導体
素子上に金属突起を形成できる実力あるいは設備
を必らずしも有していないという現実がある。せ
つかくの小型化、薄型化のパツケージング技術も
アセンブリ工場における機器の商品的魅力を発揮
することができない。
また、仮に半導体メーカで金属突起物を形成す
ることができたとしても次のような問題がある。
まず従来のフリツプチツプ、テープキヤリヤ方式
における半導体素子上に金属突起物を形成する通
常の方法について第1図でのべる。半導体素子1
上の保護膜2によつて被覆され、一部が開孔、露
出している電極端子3上にバリヤメタル4を形成
させる。(第1図a)。
ることができたとしても次のような問題がある。
まず従来のフリツプチツプ、テープキヤリヤ方式
における半導体素子上に金属突起物を形成する通
常の方法について第1図でのべる。半導体素子1
上の保護膜2によつて被覆され、一部が開孔、露
出している電極端子3上にバリヤメタル4を形成
させる。(第1図a)。
バリヤメタル4はCr―Cu,Ti―Pa,Ni―Cu
等の多層蒸着膜からなり、高真空度中で連続蒸着
して形成するものであつて、Cr,Ti,Niの如き
材料は電極端子3との接着力をもつ働きをする。
等の多層蒸着膜からなり、高真空度中で連続蒸着
して形成するものであつて、Cr,Ti,Niの如き
材料は電極端子3との接着力をもつ働きをする。
次に半導体素子1の表面に感光性樹脂を全面に
塗布し、電極端子3上のみを開孔5した感光性樹
脂パターン6を形成させる(第1図b)。多層蒸
着膜からなるバリヤメタル4をマイナス電極とし
て、電解メツキ処理(例えばフリツプチツプ方式
では半田材をフイルムキヤリヤ方式ではAu材)
すれば、感光性樹脂パターン6の開孔した領域5
のみに第1図cの如く金属突起7を所望の高さに
形成することができる。
塗布し、電極端子3上のみを開孔5した感光性樹
脂パターン6を形成させる(第1図b)。多層蒸
着膜からなるバリヤメタル4をマイナス電極とし
て、電解メツキ処理(例えばフリツプチツプ方式
では半田材をフイルムキヤリヤ方式ではAu材)
すれば、感光性樹脂パターン6の開孔した領域5
のみに第1図cの如く金属突起7を所望の高さに
形成することができる。
次に感光性樹脂パターン6を除去し、新たに、
第2の感光性樹脂を塗布し、金属突起7の周辺の
みに第2の感光性樹脂パターン8を残存させ(第
1図d)、第2の感光性樹脂パターン8をエツチ
ング用マスクとして露出しているバリヤメタルを
除去し、不用となつた第2の感光性樹脂パターン
8も除去すれば第1図eの構造を得ることができ
る。フリツプチツプ方式の場合は、第1図eの状
態で回路基板上の配線パターンと位置合せし、金
属突起と配線パターンとを半田リフローせしめ接
合するものである。
第2の感光性樹脂を塗布し、金属突起7の周辺の
みに第2の感光性樹脂パターン8を残存させ(第
1図d)、第2の感光性樹脂パターン8をエツチ
ング用マスクとして露出しているバリヤメタルを
除去し、不用となつた第2の感光性樹脂パターン
8も除去すれば第1図eの構造を得ることができ
る。フリツプチツプ方式の場合は、第1図eの状
態で回路基板上の配線パターンと位置合せし、金
属突起と配線パターンとを半田リフローせしめ接
合するものである。
フイルムキヤリヤ方式の場合には、完成した半
導体素子1上の金属突起7に、ポリイミイド樹脂
9上に形成した金属リード10とを重ね合せ、治
具11により12のごとく加圧、加熱すれば両者
を接合できる。金属突起7がAu、金属リード1
0がSuメツキ処理されておれば、加熱、加圧す
ることによりAu―Snの共晶物を形成し、接合す
ることができる(第1図f)。
導体素子1上の金属突起7に、ポリイミイド樹脂
9上に形成した金属リード10とを重ね合せ、治
具11により12のごとく加圧、加熱すれば両者
を接合できる。金属突起7がAu、金属リード1
0がSuメツキ処理されておれば、加熱、加圧す
ることによりAu―Snの共晶物を形成し、接合す
ることができる(第1図f)。
ところがこのような従来の工程では、次のよう
なことが問題であつた。
なことが問題であつた。
バリヤメタルが多層金属構造であるために、
金属膜相互間の付着力、さらに金属期間でのバ
リヤ抵抗の発生に注意する必要がある。すなわ
ち金属膜相互間の付着力が弱いと金属リード1
0に外力を加えただけで、金属膜間で剥離ある
いはバリヤメタルと突起との剥離が発生し、実
用に期さない。また、同じようにバリヤ抵抗の
増大は半導体素子の本来の電気特性を損なうも
のである。
金属膜相互間の付着力、さらに金属期間でのバ
リヤ抵抗の発生に注意する必要がある。すなわ
ち金属膜相互間の付着力が弱いと金属リード1
0に外力を加えただけで、金属膜間で剥離ある
いはバリヤメタルと突起との剥離が発生し、実
用に期さない。また、同じようにバリヤ抵抗の
増大は半導体素子の本来の電気特性を損なうも
のである。
従来のこのような工程を実施するにあたつて
は、金属膜の形成工程、メツキ工程、金属膜の
エツチング工程、フオトエツチ工程と、広範囲
の精度の高い工程を必要とし、その分だけ金属
突起を形成するためのコストが上昇するばかり
か、歩留り低下をまねいてしまう。
は、金属膜の形成工程、メツキ工程、金属膜の
エツチング工程、フオトエツチ工程と、広範囲
の精度の高い工程を必要とし、その分だけ金属
突起を形成するためのコストが上昇するばかり
か、歩留り低下をまねいてしまう。
また、バリヤメタルをエツチングするのにか
なりの危険度の高い薬品を使用するために人体
に対しても有害であり、かつ公害防止にも投資
する必要がある。例えば、Crのエツチングに
はフエリシアン化カリウム、カセイソーダ溶液
を用いるし、TiのエツチングにはHF系の溶液
を使わなければならない。
なりの危険度の高い薬品を使用するために人体
に対しても有害であり、かつ公害防止にも投資
する必要がある。例えば、Crのエツチングに
はフエリシアン化カリウム、カセイソーダ溶液
を用いるし、TiのエツチングにはHF系の溶液
を使わなければならない。
第1図fの如くフイルムキヤリヤ方式におい
ては、金属リード10と金属突起7を接合する
際に共晶物が発生し、共晶物が半導体素子1の
表面層にも落下し、高温共晶物であるから保護
膜2にクラツクを生じせしめ、電極端子3の保
護効果を減少し、信頼度を低下さすものであつ
た。
ては、金属リード10と金属突起7を接合する
際に共晶物が発生し、共晶物が半導体素子1の
表面層にも落下し、高温共晶物であるから保護
膜2にクラツクを生じせしめ、電極端子3の保
護効果を減少し、信頼度を低下さすものであつ
た。
発明の目的
本発明は、半導体素子等の電極端子上に金属突
起を一括接合する方法に関し、電極端子上に何ら
の処理をすることなしに、金属突起を一括して接
合するものであつて、著じるしく簡便な工程によ
り、確実な接合を、高信頼度で実現し、かつ実装
コストを安価にすることを目的とする。
起を一括接合する方法に関し、電極端子上に何ら
の処理をすることなしに、金属突起を一括して接
合するものであつて、著じるしく簡便な工程によ
り、確実な接合を、高信頼度で実現し、かつ実装
コストを安価にすることを目的とする。
発明の構成
本発明は、半導体素子の電極取出し領域上か、
もしくは転写するための基板上に形成した金属突
起上に接着用有機薄膜物質を形成しておき、前記
半導体素子の電極取出し領域への前記金属突起の
転写、接合を効率よくしかも確実に実施するもの
である。
もしくは転写するための基板上に形成した金属突
起上に接着用有機薄膜物質を形成しておき、前記
半導体素子の電極取出し領域への前記金属突起の
転写、接合を効率よくしかも確実に実施するもの
である。
実施例の説明
まず、半導体素子の電極取出し領域上に有機薄
膜物質を形成する場合の実施例について説明す
る。
膜物質を形成する場合の実施例について説明す
る。
第2図aにおいて半導体素子1の素子が形成さ
れたシリコン基板2上にアルミニウム等で形成さ
れる電極取出し領域3が形成され、少なくとも電
極取出し領域の表面全領域上に有機薄膜物質4が
被着される。有機薄膜物質4は、電極取出し領域
3上に薄く例えば数100Å〜数μmの厚さに形成さ
れ、物質4の材料は、ポリイミド系、エポキシ
系、アクリル系あるいはシリコン系の樹脂であつ
て、常温もしくは数100℃の温度で若干の接着性
を有する事が望ましい。また有機薄膜物質4の半
導体素子上への形成は、浸漬法、スピンナーによ
る回転塗布法、スプレイ法あるいは、プラゾマ重
合法による堆積法等の手段が用いられる。
れたシリコン基板2上にアルミニウム等で形成さ
れる電極取出し領域3が形成され、少なくとも電
極取出し領域の表面全領域上に有機薄膜物質4が
被着される。有機薄膜物質4は、電極取出し領域
3上に薄く例えば数100Å〜数μmの厚さに形成さ
れ、物質4の材料は、ポリイミド系、エポキシ
系、アクリル系あるいはシリコン系の樹脂であつ
て、常温もしくは数100℃の温度で若干の接着性
を有する事が望ましい。また有機薄膜物質4の半
導体素子上への形成は、浸漬法、スピンナーによ
る回転塗布法、スプレイ法あるいは、プラゾマ重
合法による堆積法等の手段が用いられる。
第2図bは、電極取出し領域3上の有機薄膜物
質4に開孔部5を形成すなわち領域3の表面の一
部を覆つて物質4を形成したもので、後述する金
属突起を開孔部5に押込みかつ接着せんとするも
ので、より効果的な転写性を目的とした構造の例
である。
質4に開孔部5を形成すなわち領域3の表面の一
部を覆つて物質4を形成したもので、後述する金
属突起を開孔部5に押込みかつ接着せんとするも
ので、より効果的な転写性を目的とした構造の例
である。
次に第2図の構造の半導体素子上に金属突起を
転写、接合する方法について第3図で説明する。
金属突起形成用基板6は、ガラス、セラミツク等
の絶縁性基台7上に、メツキ用の導電膜(図示せ
ず)を介して導電膜上に金属突起8が形成されて
いる。導電膜は、メツキ性が良く、しかも剥離、
転写性が良好な材質で構成されるもので、実験の
結果、Pt,ITO,SuS,Mo,Pd膜等が最適であ
つた。
転写、接合する方法について第3図で説明する。
金属突起形成用基板6は、ガラス、セラミツク等
の絶縁性基台7上に、メツキ用の導電膜(図示せ
ず)を介して導電膜上に金属突起8が形成されて
いる。導電膜は、メツキ性が良く、しかも剥離、
転写性が良好な材質で構成されるもので、実験の
結果、Pt,ITO,SuS,Mo,Pd膜等が最適であ
つた。
加圧、加熱できるツール9に半導体素子1を吸
着固定し、電極取出し領域3と、これと対応する
位置に形成された、基板6上の金属突起8とを位
置合せし(第3図a)、矢印10の方向に加圧すれ
ば、金属突起8は、電極取出し領域3上の有機薄
膜物質4を介して電極取出し領域3上に転写、接
合される(第3図b)。
着固定し、電極取出し領域3と、これと対応する
位置に形成された、基板6上の金属突起8とを位
置合せし(第3図a)、矢印10の方向に加圧すれ
ば、金属突起8は、電極取出し領域3上の有機薄
膜物質4を介して電極取出し領域3上に転写、接
合される(第3図b)。
ツール9の加圧、加熱温度は、半導体素子上に
形成した有機薄膜物質4の性質に依存するが、比
較的接着性を有する物質であれば、単に1つの金
属突起あたり数g〜数10gの加圧のみで充分であ
る。また、常温状態では接着性がなく温度を上げ
ることにより接着性を有する物質であれば、物質
が接着性を有する温度まで、ツール9の温度を上
げて加圧すれば良い。
形成した有機薄膜物質4の性質に依存するが、比
較的接着性を有する物質であれば、単に1つの金
属突起あたり数g〜数10gの加圧のみで充分であ
る。また、常温状態では接着性がなく温度を上げ
ることにより接着性を有する物質であれば、物質
が接着性を有する温度まで、ツール9の温度を上
げて加圧すれば良い。
次に金属突起を形成した状態の他の例を第4図
で説明する。この例は有機物質を半導体素子の電
極取出し領域でなく、金属突起の表面に形成する
ものである。金属突起を形成するための基板6は
ガラス、セラミツク、樹脂等の絶縁物質7上にメ
ツキ用の導電路膜11が形成され、SiO2、
Si3N4、ガラス、有機物質膜で形成された半永久
的メツキ用マスクパターン12が設けられてい
る。基板6上にはメツキ用マスクパターン12を
介して金属突起8が半導体素子の電極取出し領域
に対応する位置に複数個形成され、金属突起8上
には前述した有機薄膜物質4′が設けられている。
基板6上の金属突起8を半導体素子上の電極取出
し領域に転写、接合する場合は、第3図a,bで
説明したとまつたく同一である。
で説明する。この例は有機物質を半導体素子の電
極取出し領域でなく、金属突起の表面に形成する
ものである。金属突起を形成するための基板6は
ガラス、セラミツク、樹脂等の絶縁物質7上にメ
ツキ用の導電路膜11が形成され、SiO2、
Si3N4、ガラス、有機物質膜で形成された半永久
的メツキ用マスクパターン12が設けられてい
る。基板6上にはメツキ用マスクパターン12を
介して金属突起8が半導体素子の電極取出し領域
に対応する位置に複数個形成され、金属突起8上
には前述した有機薄膜物質4′が設けられている。
基板6上の金属突起8を半導体素子上の電極取出
し領域に転写、接合する場合は、第3図a,bで
説明したとまつたく同一である。
次に半導体素子上の電極取出し領域上に有機薄
膜物質を介して、金属突起を基板上から剥離、転
写した後、フイルムキヤリヤのリードおよび回路
基板に接合する状態を第5図、第6図で説明す
る。
膜物質を介して、金属突起を基板上から剥離、転
写した後、フイルムキヤリヤのリードおよび回路
基板に接合する状態を第5図、第6図で説明す
る。
開孔部を有する長尺のポリイミド、エポキシ等
のフイルム20上にSnメツキまたはAuメツキし
たCuリード21が形成されたフイルムキヤリヤ
のCuリード21と半導体素子1上の転写、接合
して形成した金属突起8とを位置合せしツール2
2で加圧、加熱する。この時、Cuリード21と
金属突起8とは、Cuリード21がSnメツキ処理
してあればAu・Snの合金で、Auメツキ処理して
あればAu・Auの熱圧着で接合される。また半導
体素子1の電極取出し領域3のアルミ電極と金属
突起8とはAu・Alの合金で接合されるが、半導
体素子表面に形成した有機薄膜物質4はツール2
2の加圧、加熱により、仮に金属突起8と電極取
出し領域3間に介在していたとしても、この間か
ら押し出され、Au・Alの良好な接続を得る事が
できる。この状態を第5図に示した。
のフイルム20上にSnメツキまたはAuメツキし
たCuリード21が形成されたフイルムキヤリヤ
のCuリード21と半導体素子1上の転写、接合
して形成した金属突起8とを位置合せしツール2
2で加圧、加熱する。この時、Cuリード21と
金属突起8とは、Cuリード21がSnメツキ処理
してあればAu・Snの合金で、Auメツキ処理して
あればAu・Auの熱圧着で接合される。また半導
体素子1の電極取出し領域3のアルミ電極と金属
突起8とはAu・Alの合金で接合されるが、半導
体素子表面に形成した有機薄膜物質4はツール2
2の加圧、加熱により、仮に金属突起8と電極取
出し領域3間に介在していたとしても、この間か
ら押し出され、Au・Alの良好な接続を得る事が
できる。この状態を第5図に示した。
第6図はガラス、セラミツク等の絶縁基板23
上に回路配線パターン24を形成した回路基板2
5に金属突起8を転写した半導体素子1を接合す
る状態を示している。半導体素子1上の金属突起
8と回路基板25上の回路配線パターン24とを
位置合せし、ツール22′で加圧、加熱し、金属
突起8と回路配線パターン24とを接合せしめ
る。この時にツール22′に加圧、加熱と同時に
超音波振動を附加する事によつて、更に高い接合
が得られる。
上に回路配線パターン24を形成した回路基板2
5に金属突起8を転写した半導体素子1を接合す
る状態を示している。半導体素子1上の金属突起
8と回路基板25上の回路配線パターン24とを
位置合せし、ツール22′で加圧、加熱し、金属
突起8と回路配線パターン24とを接合せしめ
る。この時にツール22′に加圧、加熱と同時に
超音波振動を附加する事によつて、更に高い接合
が得られる。
また、有機薄膜物質についてのべれば、半導体
素子上の電極取出し領域へ有機薄膜物質を介して
金属突起を転写接合する時には、単に加圧するか
もしくは接着性が低温度で得られる物質であれ
ば、加圧と同時に低温度を与えれば良い。
素子上の電極取出し領域へ有機薄膜物質を介して
金属突起を転写接合する時には、単に加圧するか
もしくは接着性が低温度で得られる物質であれ
ば、加圧と同時に低温度を与えれば良い。
次にフイルムキヤリヤのリードもしくは回路基
板上の回路配線パターンと接合する時には前記転
写時の加圧力および加熱温度よりも高くなるか
ら、前記接合時の温度で昇華消滅する有機薄膜物
質を用いても良い。この場合、有機薄膜物質が昇
華消滅すると同時に、転写時よりも高い圧力と温
度によつて、金属突起と半導体素子上の電極取出
し領域とは更に強い接合を得る事になる。
板上の回路配線パターンと接合する時には前記転
写時の加圧力および加熱温度よりも高くなるか
ら、前記接合時の温度で昇華消滅する有機薄膜物
質を用いても良い。この場合、有機薄膜物質が昇
華消滅すると同時に、転写時よりも高い圧力と温
度によつて、金属突起と半導体素子上の電極取出
し領域とは更に強い接合を得る事になる。
あるいは、有機薄膜物質が接合時に軟化する物
質で構成されるならば、加熱により流動性が発生
し、電極取出し領域の附近および接合面を完全に
覆う事になり、保護膜の役割もはたす事になる。
質で構成されるならば、加熱により流動性が発生
し、電極取出し領域の附近および接合面を完全に
覆う事になり、保護膜の役割もはたす事になる。
発明の効果
低温度での金属突起の転写ができる。
金属突起を半導体素子側へ転写接合する際に
は、Au―Alの合金を形成せしめて半導体素子
側へ接合することが考えられる。この場合、
Au―Alの合金を形成するためには、少なくと
も320℃以上の圧力と金属突起当り30g以上の
加圧が必要であり、かつまた半導体素子側へ転
写、接合した金属突起とリードもしくは配線基
板とを接合する際に、再度加圧、加熱(約300
℃以上)を繰り返す必要がある。ところが本発
明のであれば、有機薄膜樹脂が軟化する程度の
温度(200℃程度以下)で充分に転写を実施で
きる。したがつて、Au―Alの合金を必要以上
に形成してしまつて強度を低下せしめる事がな
い。また、加圧、加熱の度合が小さいので、半
導体素子に与える衝撃力、熱衝撃も小さくて済
むので信頼性も高く維持できる。
は、Au―Alの合金を形成せしめて半導体素子
側へ接合することが考えられる。この場合、
Au―Alの合金を形成するためには、少なくと
も320℃以上の圧力と金属突起当り30g以上の
加圧が必要であり、かつまた半導体素子側へ転
写、接合した金属突起とリードもしくは配線基
板とを接合する際に、再度加圧、加熱(約300
℃以上)を繰り返す必要がある。ところが本発
明のであれば、有機薄膜樹脂が軟化する程度の
温度(200℃程度以下)で充分に転写を実施で
きる。したがつて、Au―Alの合金を必要以上
に形成してしまつて強度を低下せしめる事がな
い。また、加圧、加熱の度合が小さいので、半
導体素子に与える衝撃力、熱衝撃も小さくて済
むので信頼性も高く維持できる。
さらにまた、金属突起を形成するための基板
に対しても衝撃力、熱衝撃も小さいので、耐久
性が増し、実装コストを安価にできるものであ
る。
に対しても衝撃力、熱衝撃も小さいので、耐久
性が増し、実装コストを安価にできるものであ
る。
半導体素子上に金属突起を転写接合せしめた
後、リードまたは配線基板上に接合する時の温
度によつて、有機薄膜樹脂が流動し、半導体素
子上の電極取出し領域を覆うことになり、これ
が接合面を完全に保護するため、信頼性を一段
と向上せしめる事になる。
後、リードまたは配線基板上に接合する時の温
度によつて、有機薄膜樹脂が流動し、半導体素
子上の電極取出し領域を覆うことになり、これ
が接合面を完全に保護するため、信頼性を一段
と向上せしめる事になる。
第1図a〜eは、従来の半導体素子上に金属突
起を形成するための工程断面図、第1図fは従来
のフイルムキヤリヤ方式でのリードと金属突起を
接続した断面図、第2図a,bは、本発明に用い
る半導体素子の構成断面図、第3図a,bは本発
明の方法により金属突起を転写する工程の断面
図、第4図は本発明の転写用基板の構成断面図、
第5図は転写した金属突起をフイルムキヤリヤの
リードに接合した状態を示す断面図、第6図は転
写した金属突起を回路基板上に接合した状態を示
す断面図である。 1……半導体素子、3……電極取出し領域、
4,4′……有機薄膜物質、6……基板、8……
金属突起、9……ツール、21……リード、25
……回路基板。
起を形成するための工程断面図、第1図fは従来
のフイルムキヤリヤ方式でのリードと金属突起を
接続した断面図、第2図a,bは、本発明に用い
る半導体素子の構成断面図、第3図a,bは本発
明の方法により金属突起を転写する工程の断面
図、第4図は本発明の転写用基板の構成断面図、
第5図は転写した金属突起をフイルムキヤリヤの
リードに接合した状態を示す断面図、第6図は転
写した金属突起を回路基板上に接合した状態を示
す断面図である。 1……半導体素子、3……電極取出し領域、
4,4′……有機薄膜物質、6……基板、8……
金属突起、9……ツール、21……リード、25
……回路基板。
Claims (1)
- 【特許請求の範囲】 1 半導体素子の電極取出し領域表面の少くとも
一部に有機薄膜物質が形成し、基板上に形成した
金属突起と前記電極取出し領域とを前記物質を介
して圧接せしめ、前記基板上の金属突起を剥離
し、前記電極取出し領域に転写、接合する工程
と、前記電極取出し領域上の金属突起とフイルム
状の導体リードもしくは回路配線を有する回路基
板のパターンとを接合する工程とを備えたことを
特徴とする半導体装置の製造方法。 2 基板上の金属突起表面に有機薄膜物質を形成
し、前記金属突起と半導体素子上の電極取出し領
域とを前記物質を介して圧接せしめ、前記基板上
の金属突起を剥離し、前記電極取出し領域に転
写、接合する工程と、前記電極取出し領域上の金
属突起とフイルム状の導体リードもしくは回路配
線を有する回路基板のパターンとを接合する工程
とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199369A JPS6091656A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58199369A JPS6091656A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091656A JPS6091656A (ja) | 1985-05-23 |
| JPS644342B2 true JPS644342B2 (ja) | 1989-01-25 |
Family
ID=16406607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58199369A Granted JPS6091656A (ja) | 1983-10-25 | 1983-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091656A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290937A (ja) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2629216B2 (ja) * | 1987-12-03 | 1997-07-09 | 松下電器産業株式会社 | 半導体の組立方法 |
| TW223184B (ja) * | 1992-06-18 | 1994-05-01 | Matsushita Electron Co Ltd |
-
1983
- 1983-10-25 JP JP58199369A patent/JPS6091656A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6091656A (ja) | 1985-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| KR900008665B1 (ko) | 반도체장치의 제조방법 | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| KR100241573B1 (ko) | 반도체 웨이퍼 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| JP2625654B2 (ja) | 半導体装置およびその製造方法 | |
| KR20050033821A (ko) | 반도체장치 및 그 제조 방법 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPS644342B2 (ja) | ||
| JP3522403B2 (ja) | 半導体装置 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JPS61210649A (ja) | 半導体装置の製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2682496B2 (ja) | フレキシブルフィルム及び半導体装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2004253529A (ja) | 半導体装置及びその製造方法 | |
| JPS644341B2 (ja) | ||
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP2937398B2 (ja) | 封止型半導体装置の製造方法 | |
| JPH0691095B2 (ja) | 半導体装置の製造方法 |