JPS61210649A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61210649A
JPS61210649A JP60053130A JP5313085A JPS61210649A JP S61210649 A JPS61210649 A JP S61210649A JP 60053130 A JP60053130 A JP 60053130A JP 5313085 A JP5313085 A JP 5313085A JP S61210649 A JPS61210649 A JP S61210649A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal
substrate
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60053130A
Other languages
English (en)
Inventor
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60053130A priority Critical patent/JPS61210649A/ja
Publication of JPS61210649A publication Critical patent/JPS61210649A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法、特に半導体素子等の
電極端子上に金属突起を一括接合できる方法に関し１、
電極端子上に何らの処理をすることなしに、金属突起を
一括して接合するものであって、著しく簡便な工程によ
り、確実な接合を、高信頼度で実現できるものである。
従来の技術 近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は省資源化、省電力化
のためにあるいは利用範囲を拡大させるために、小型化
、薄型化のいわゆるポータプル化が促進されてきている
。
半導体素子においても、かかるポータプル化に対応する
ために、パッケージングの小型化、薄型化が要求されて
きている。拡散工程、電極配線工で− 程の終了したシリコンフイスは半導体素子単位のチップ
に切断され、チップの周辺に設けられたアルミ電極端子
から外部端子へ電極リードを取出して取扱いやすくシ寸
だ機械的保獲のだめにパッケージングされる。通常、こ
れら半導体素子のパッケージングにはデュアルインライ
ン（ＤＩＬ　）。
チップキャリヤ、フリップチップ、テープキャリヤ方式
等が用いらｒ［ているが、ＤＩＬ、チノプキ３　べ− ヤリャの如きは半導体素子の電極端子から外部端子へは
２５〜３５μφのＡｕまたはＡｕ２の極細線で一本づつ
順次接続するものである。このために、半導体素子上の
電極端子数が増大するにしだがい、接続の箇所の信頼度
は低下するばかりか、外部端子の数もこれにしたがって
一定間隔で増大するため、パッケージングの大きさも増
大する。
メ％ｌＪ−ヤマイクロコンピュータ用のＬＳＩと連結し
ているＩｌｏの如きＬＳＩでは機能数の増大とともに、
電極端子数も６０〜１００端子と著しく増大してしまい
、前述した如く、パッケージングの大きさは、わずか数
１ｏｍ♂の半導体素子を取扱うのに数１ｏｃｄと大きく
なってし甘う。このことは小型化、薄型化の機器の促進
を妨げるものであった。
一方、接続箇所の信頼性が高く、小型化、薄型化のパッ
ケージングを提供できるものとして、フリップチップ、
テープキャリヤ方式がある。チップキャリヤやテープキ
ャリヤ方式による半導体素子のパッケージングは第４図
に示すように半導体素子１上の電極端子２上にバリヤメ
タルと呼ばれる多層金属膜３を設け、さらに、この多層
金属膜上に電気メツキ法によシ金属突起４を設ける。フ
ＩＪ　ノブチップ方式の場合、前記金属突起は半田材で
構成されており、金属突起と回路基板上の配線パターン
を位置合せし、半田リンローさせることにより一括接合
するものである。
一方、フィルムキャリヤ方式の場合は、一定幅の長尺の
ポリイミドテープ上に金属リード端子を設け、半導体素
子の電極端子上の前記金属突起とリード端子とを、電極
端子数に無関係に同時に一括接続するものである。した
がって、両方の方式においては一本づつ電極端子に極細
線を接続する前述のワイヤボンディング方式と比較して
、接続箇所の信頼度は高くなり、かつ半導体素子の電極
端子に設けられるバンプ（金属突起）およびＩＪ−ド端
子の破壊強度が４０１以上もあるために、半導体素子を
バンプ又はリード端子のみで保持できる。さらにこのた
めに前記半導体素子上の表面に薄い保護コートをするの
みで機器の実装が可能と５ペー。
なり、薄型、小型化したパッケージングとして利用でき
る。
このようにフリップチップ、テープキャリヤ方式は信頼
性、小型、薄型のパッケージング、さらにテープキャリ
ヤ方式の場合は長尺のテープ状態で取扱うことができる
から、半導体素子を実装する生産現場では操作性が抜群
である等の数々の特徴を有するものである。
発明が解決しようとする問題点 しかし々から、このフリップチップ、テープキャリヤ方
式の問題点は半導体素子の電極端子上への金属突起物の
形成にある。すなわち、小型、薄型化したポータプル化
した機器を生産するのはテレビ、ラジオ、ビデオ等のア
センブリ工場である。
これらアセンブリ工場では機器に組込むだめの半導体素
子を半導体メーカから購入しなければならない。この時
に問題になるのが、半導体メーカにおいて、全ての半導
体素子上に金属突起を形成できる実力あるいは設備を必
ずしも有していないという現実がある。せっかくの小型
化、薄型化のパ６　・・−／ ノケージング技術もアセンブリー工場における機器の商
品的魅力を発揮することができない。
捷た、仮に半導体メーカで金属突起物を形成することが
できたとしても次のよう々問題がある。
■　バリヤメタルが多層金属構造であるだめに、金属膜
相互間の付着力、さらに金属期間でのバリヤ抵抗の発生
に注意する必要がある。すなわち金属膜相互間の付着力
が弱いと金属リード１０に外力を加えただけで、金属膜
間で剥離あるいはバリヤメタルと突起との剥離が発生し
、実用に期さない。壕だ、同じようにバリヤ抵抗の増大
は半導体素子の本来の電気特性を損なうものである。
■　従来のこのような工程を実施するにあたっては、金
属膜の形成工程、メッキ工程、金属膜の工、チング工程
、フォトエッチ工程と、広範囲の精度の高い工程を必要
とし、その分だけ金属突起を形成するだめのコストが上
昇するばかりか、歩留り低下を１ねいてし１う。
■　また、バリヤメタルをエツチングするのにかなりの
危険度の高い薬品を使用するために人体に対しても有害
であり、かつ公害防止にも投資する必要がある。例えば
、Ｃｒのエツチングにはフェリシアン化カリウム、カセ
イソーダ溶液を用いるし、ＴｉのエツチングにはＨＦ系
の溶液を使わなければならない。
■　フィルムキャリヤ方式においては、金属リードと金
属突起を接合する際に共晶物が発生し、共晶物が半導体
素子の表面層にも落下し、高温共晶物であるから保護膜
にクラックを生じせしめ、電極端子の保護効果を減少し
、信頼度の低下が生じる。
問題点を解決するだめの手段 本発明は半導体素子の電極」二にバリヤメタルを形成す
る事なしに、別の基板に形成した金属突起を転写方式に
より一括接合形成するものである。
作　　用 金属突起を形成する基板に半導体素子の外寸と合致する
凹部を形成し、この凹部の底面に金属突起を形成してお
く、前記凹部に半導体素子を配役すれば、前記凹部によ
り、半導体素子の電極と金属突起とは自動的に位置合せ
され、ここで加圧、加熱すると金属突起と半導体素子の
電極とは熱圧着により、バリヤメタルを介する事なく容
易に接合できるものである。
実施例 本発明の実施例を第１図〜第３図とともに説明する。ま
ず第１図において、基板１０には半導体素子１の外形寸
法と合致する寸法の素子位置決め用の凹部１２が設けら
れ、前記凹部１２の底面には、半導体素子１の電極２と
対向した位置に金属突起（例えばＡｕ突起）１４が形成
される（第１図（ａ）　）　。
次に前記半導体素子１を真空吸収し、かつ加圧、加熱で
きる治具１５で吸着し、基板１０の凹部１２に配設する
。この時半導体素子１の電極２と基板１０の金属突起１
４とは凹部１２により自動的に位置合せが行なわれる（
第１図（ｂ））０しかるのち、前記治具１６により加圧
、加熱すれば、例えば半導体素子１の電極２がアルミで
金属９ペー。
突起がＡｕであればＡｕ−Ａｌ１の合金で、容易に接合
される。治具１５を持上げれば金属突起は基板から剥離
される（第１図（Ｃ））。
この様な工程により、半導体素子の電極と基板の金属突
起の位置合せ、および接合が簡単に実施できるものであ
る。
前記半導体素子の電極と金属突起の接合はＡｕ・八２の
合金に限定するものではなく、金属突起が半田、Ａｇ、
Ｃｕでも良いし、あるいは、金属突起もしくは半導体素
子の電極上に接着材を形成しておき、これにより、剥離
、転写しても良い。
次に金属突起を形成する基板の構成例について第２図を
用いて詳述する。ガラス、セラミック等の絶縁性基板１
０上に、ｐｔ　もしくはＩＴＯの如き導電膜１３を形成
せしめ、絶縁性の枠１１で、半導体素子の外寸と合致す
る凹部１２を形成し、この凹部の底面に半導体素子の電
極と対向した位置に前記導電膜１３を露出（開孔部）１
６する如く５１０２，５１３Ｎ４．ポリイミド等の耐熱
性のマスク１１′　　を形成する。
１０へ−１ 導電膜１３を一方の電極としてメッキ処理を行ない、ｐ
ｔ　もしくはＩＴＯ膜の露出した開孔部１６にＡｕ等の
金属突起１４を形成するものである。
絶縁性の枠１１には半導体素子を配設せしめ、前記金属
突起との位置合せを行ない、半導体素子の電極上に金属
突起１４を転写・接合する。ｐｔやＩＴＯにはメッキ処
理がしやすく、容易に形成した金属突起を剥離できる特
性がある。
開孔部１５に金属突起１４がなくなれば、再度メッキ処
理して再び金属突起を形成するものである。
この様にして基板１０は繰返し再生して用いることがで
きる。
この様にして半導体素子のアルミ電極上に金属突起が形
成されれば、第３図（、）の如くポリイミドやガラス入
ジェポキシのフィルムテープ２ｏ上に形成したフィルム
リード２１に前記金属突起１４を接合すれば、フィルム
キャリヤ方式と同一の使い方ができ、配線基板２２の配
線２３上に半導体素子をフェイスダウンで接続すればフ
リップチ。
プ方式と同一となる（第３図（ｂ））。
１１ｘｚ＋ 発明の効果 以上のように、本発明によれば次のよう々効果を得るこ
とができる。
■　半導体素子のアルミ等の電極上に直接、一括して金
属突起を形成できるだめ、ＩＣの入手先が容易であるば
かりか、実装コストが著しく安価になる。
■　従来に比し多層金属間の接合が著しく少ない。すな
わち接合箇所が少ないので信頼性が著しく高くなる。
■　まだ金属突起を形成する工程が少ないので高額な設
備や危険な公害の元と々る薬品が不必要であり、かつ歩
留りが高く々る。
■　捷だ接合がＡｌ１−Ａｕの合金で行なわれると接触
（接合）抵抗が著しく小さくなる等の効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例における半導体装置の製造方
法を説明するための断面図、第２図は同実施例で用いる
基板の断面図、第３図は本発明の応用例を示す断面図、
第４図は従来方法により金属突起を形成した半導体素子
の断面図である。 １・・・・・・半導体素子、２−・・電極、１０−・　
基板、１２　・・凹部、１４・・・・金属突起、１５　
・・・・治具。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子の外形寸法と合致する寸法の凹部を基
    板に設け、前記凹部の底面の前記半導体素子の電極と対
    応した位置に金属突起を形成し、前記基板の凹部に半導
    体素子を配設、加圧し、前記基板から金属突起を剥離し
    、前記金属突起を前記半導体素子の電極上に接合する事
    を特徴とする半導体装置の製造方法。
  2. （２）半導体素子を加圧する際に同時に加熱する事を有
    する特許請求の範囲第１項記載の半導体装置の製造方法
    。
JP60053130A 1985-03-15 1985-03-15 半導体装置の製造方法 Pending JPS61210649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60053130A JPS61210649A (ja) 1985-03-15 1985-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60053130A JPS61210649A (ja) 1985-03-15 1985-03-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61210649A true JPS61210649A (ja) 1986-09-18

Family

ID=12934225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60053130A Pending JPS61210649A (ja) 1985-03-15 1985-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61210649A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876221A (en) * 1988-05-03 1989-10-24 Matsushita Electric Industrial Co., Ltd. Bonding method
JPH04343239A (ja) * 1991-05-20 1992-11-30 Fujitsu Ltd ボンディングツール
JPH0936169A (ja) * 1995-07-18 1997-02-07 Toshiba Corp 半導体素子および半導体装置
US20100214458A1 (en) * 2007-08-02 2010-08-26 Masashi Saito Method for Manufacturing Imaging Device, Imaging Device and Portable Terminal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876221A (en) * 1988-05-03 1989-10-24 Matsushita Electric Industrial Co., Ltd. Bonding method
JPH04343239A (ja) * 1991-05-20 1992-11-30 Fujitsu Ltd ボンディングツール
JPH0936169A (ja) * 1995-07-18 1997-02-07 Toshiba Corp 半導体素子および半導体装置
US20100214458A1 (en) * 2007-08-02 2010-08-26 Masashi Saito Method for Manufacturing Imaging Device, Imaging Device and Portable Terminal

Similar Documents

Publication Publication Date Title
KR900008665B1 (ko) 반도체장치의 제조방법
US8230591B2 (en) Method for fabricating an electronic device substrate
US4835120A (en) Method of making a multilayer molded plastic IC package
US4784972A (en) Method of joining beam leads with projections to device electrodes
JPS6231819B2 (ja)
JPH1126478A (ja) 半導体パッケージの製造方法
TW200411886A (en) An assembly method for a passive component
JPS61210649A (ja) 半導体装置の製造方法
JPH06177315A (ja) 多層リードフレーム
JPS61287238A (ja) 半導体装置の製造方法
JP3096226B2 (ja) 半導体装置の製造方法
JPH01192125A (ja) 半導体装置の実装構造
JPS61212034A (ja) 半導体装置の製造方法
JPS644342B2 (ja)
JPS6058645A (ja) 半導体装置の製造方法
JPH0451056B2 (ja)
JPS6290939A (ja) 半導体装置
JPH0682705B2 (ja) 半導体装置の実装方法
JPS5824014B2 (ja) 実装体の製造方法
JPH0685127A (ja) 金属箔積層フィルム
JPH06283649A (ja) 半導体装置及びその製造方法
JPH1022329A (ja) 半導体装置
JPH05218146A (ja) フィルムキャリアテープの製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPH0645396A (ja) フィルムキャリア半導体装置