JPH0936169A - 半導体素子および半導体装置 - Google Patents
半導体素子および半導体装置Info
- Publication number
- JPH0936169A JPH0936169A JP7181610A JP18161095A JPH0936169A JP H0936169 A JPH0936169 A JP H0936169A JP 7181610 A JP7181610 A JP 7181610A JP 18161095 A JP18161095 A JP 18161095A JP H0936169 A JPH0936169 A JP H0936169A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- wiring pattern
- semiconductor element
- aluminum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
導体素子がバンプ電極を介して良好に接続され、高い信
頼性を有する半導体素子を提供する。 【解決手段】 絶縁基板上に形成されたアルミニウム配
線パターンにバンプを介して電気的に接続される半導体
素子である。前記バンプの最表面に金薄膜が形成されて
おり、この金薄膜の厚さは、前記アルミニウム配線パタ
ーンの膜厚の2/3倍以上2倍以下であることを特徴と
する。
Description
板に実装するための半導体素子、および半導体素子がフ
ェイスダウンボンディングによって基板に実装された半
導体装置に関する。
るに当たっては、ワイヤを用いて電気的に接続を行なう
ワイヤボンディング実装が用いられていたが、半導体装
置をより薄く、かつ、より高密度に実装する方法が求め
られている。そこで、このワイヤボンディング実装に代
わって、バンプが形成された半導体素子を、配線基板に
直接接続し実装するフェイスダウン実装技術が開発され
てきている。
ピューターなどに適用されるハンダバンプを用いたフリ
ップチップ技術や、液晶ディスプレイなどに適用される
COG(Chip On Glass)等、用途に応じ
て種々の接続材料および実装方式が提案されている。C
OG実装の一つの手法としては、半導体素子上に形成さ
れた低融点かつ硬度の低いハンダバンプを、基板上の配
線パターンに圧接して半導体素子と絶縁基板とを電気的
に接続する方法が挙げられる。しかしながら、この方法
は、特開平3−108734号公報に開示されているよ
うに、機械的強度が弱いので、信頼性を確保するために
最終的に樹脂封止を行なわなければならない。また、基
板上の配線パターンがアルミニウム等の強固な酸化膜を
形成しやすい金属で形成されている場合には、接続前の
配線パターン表面が酸化膜で覆われてしまうので、ハン
ダパンプを配線パターンに圧接しても、配線パターン表
面の酸化膜を十分に破壊することができない。このた
め、ハンダバンプと配線のアルミニウムとを確実に接続
することができず、十分な接続信頼性を得られないとい
う問題があった。
上に実装するための他の方法としては、ハンダバンプを
溶融して配線パターンの金属と合金化し、それによっ
て、ハンダバンプと配線パターンとを接続する方法が知
られている。しかしながら、この合金化の方法を用いて
も、アルミニウム等のハンダにぬれにくい金属で配線パ
ターンが形成されている場合には、ハンダバンプと配線
パターンとを良好に接続することができなかった。
プを介して半導体素子を絶縁基板上のアルミニウム配線
パターンに接続する方法が提案されている。この方法に
よれば、配線パターンを構成するアルミニウムとバンプ
を構成する金とは、固相拡散によって接合されるので、
強固な酸化膜が生じ得るアルミニウムなどで配線パター
ンが形成されている場合でも、接続部の信頼性をある程
度高めることができる。しかしながら、接続不良を完全
に避けることはできず、さらに高い信頼性が求められて
いる。
ム配線とを接続することによって、非常に強固な接続が
得られるものの、これに起因して、次のような問題が発
生している。まず第1に、半導体素子はバンプを介して
非常に強固にアルミニウム配線パターンに接続されてい
るので、素子のリペアのためにこれを取り外そうとする
とアルミニウム配線が剥離し、場合によっては基板が割
れてしまう。このため、半導体素子をリペアすることが
できない。第2に、高い信頼性を有する金−アルミニウ
ム金属間化合物を接続部に形成するためには、半導体素
子および基板を高温で加熱しなければならない。第3
に、リペアが可能となるように、加圧量を減少させたり
加熱温度を低くすることによって金およびアルミニウム
の拡散を抑制した場合には、平行ずれなどに起因して固
相拡散反応が不十分な部分が発生し、全バンプを配線パ
ターンに電気的に接続することが困難となる。
体素子をアルミニウム配線パターンに接続した信頼性の
高い半導体装置において、半導体素子のリペアを容易に
行なうことが求められているにもかかわらず、かかる半
導体素子および半導体装置は、未だ得られていないのが
現状である。
縁基板上のアルミニウム配線パターンに半導体素子がバ
ンプ電極を介して良好に接続される半導体素子、および
高い接続信頼性を有する半導体装置を提供することを目
的とする。
ム配線パターンにバンプ電極を介して良好に接続される
とともに、リペアを容易に行なうことができる半導体素
子、および高い接続信頼性を有する半導体装置を提供す
ることを目的とする。
に、第1の発明(請求項1)は、絶縁基板上に形成され
たアルミニウム配線パターンにバンプを介して電気的に
接続される半導体素子において、前記バンプの最表面に
金薄膜が形成されており、この金薄膜の厚さは、前記ア
ルミニウム配線パターンの膜厚の2/3倍以上2倍以下
であることを特徴とする半導体素子を提供する。
アルミニウム配線パターンが形成された絶縁基板と、こ
の基板上にバンプにより実装された半導体素子を具備
し、前記バンプとアルミニウム配線パターンとの接続部
には、固相拡散反応による金属間化合物が生成されてお
り、この金属間化合物は、AuAlおよびAu2 Alの
少なくとも一方であることを特徴とする半導体装置を提
供する。
応によって接続されたアルミニウム配線パターンと金バ
ンプとの接続部で発生する不良の原因としては、主とし
て接続部でのクラックの発生が挙げられる。本発明者ら
は、このクラックの発生および成長を誘発する要因とし
て、Au−Alの金属間化合物の体積変化に着目し、以
下のような検討を行なった。まず、体積変化を見積もる
ための指標として、結晶格子の単位体積を化合物を形成
する前の体積で割った値を体積変化率として定義し、結
晶構造と格子定数とから、体積変化率を算出して表1に
示した。また、金属間化合物における金組成と体積変化
率との関係を図1に示す。
アルミニウムよりも金の方が先に拡散する。このため、
接続部における金属間化合物は、前記表1に示すよう
に、金組成が小さい化合物の順、すなわち、AuAl
2 、AuAl、Au2 Al、Au5 Al2 、Au4 Al
の順に生成する。
2 が生成される際には、その格子定数が大きいために、
図1に示すように著しく大きな体積膨脹過程が存在す
る。この金属間化合物は、硬く脆い性質を有するため、
初期接続抵抗値は安定した値を示すものの、前述のよう
な体積膨脹過程を経ることによって残留応力が蓄積され
ている。したがって、熱衝撃などを受けることにより接
続部にクラックが発生して接続抵抗値がばらつき、最大
抵抗値は初期値の10倍以上にも達してしまう。これら
の結果から、安定した接続抵抗値を得るためには、金属
間化合物中のAu5 Al2 の割合を低減するように、金
の拡散を抑制することが必要であることがわかる。
ない場合には、AuAl2 が形成されるが、この場合に
は、金がアルミニウム中へ拡散する際に金の供給が間に
合わないので、カーケンダルボイドが発生して不良の原
因となる。
成とその体積変化との間には、特定の関係があり、金属
間化合物の体積変化を最小にするためには、金−アルミ
ニウム固相拡散反応に関与するそれぞれの金属の量を、
所定の範囲内に限定する必要があることがわかった。
の膜厚の比を変化させて金属間化合物を生成し、それぞ
れについて抵抗変化率を調べた。得られた結果を図2の
グラフに示す。
(tAl)と金薄膜の膜厚(tAu)との比(tAu/tAl)
に対して、接続部の初期抵抗値(Rini.)に対する熱試
験実施後の抵抗値(R)の変化率(R/Rini.)をプロ
ットしたグラフを示す。接続部の抵抗変化率(R/R
ini.)は、膜厚比(tAu/tAl)が2/3倍以上2倍以
下の範囲内で極めて安定しており、この範囲を越える
と、抵抗変化率は急激に増加することが図2のグラフか
らわかる。
の膜厚を、アルミニウム配線パターンの2/3倍以上2
倍以下とすることによって、接続信頼性を向上させるこ
とができる。
は、バンプの最表面に所定の膜厚で金薄膜を形成してい
るので、アルミニウム配線パターンに接続する際には、
バンプ電極全体を金で形成した場合と比較して、アルミ
ニウム配線パターン中への金の拡散量を大きく低減する
ことができる。その結果、前記アルミニウム配線パター
ンへのダメージを減少させて良好な伝送特性が得られ、
しかも製造コストの低減にもつながる。
の範囲内に規定したことによって、バンプとアルミニウ
ム配線パターンとの接続部には、不良要因となるAuA
l2およびAu5 Al2 はほとんど形成されない。すな
わち、第1の発明の半導体装置においては、バンプとア
ルミニウム配線パターンとの接続部に生成された金属間
化合物は、AuAlおよびAu2 Alの少なくとも一方
であるので、安定した初期接続抵抗値が得られる。これ
らの化合物は、残留応力保持を回避、低減しているた
め、第1の発明の半導体装置は、熱衝撃などの信頼性試
験を行なっても、前述の接続部にクラックが発生せず、
試験後の接続抵抗値が初期値からほとんど変化しない。
したがって、極めて信頼性の高い半導体装置が得られ
る。
形成されたアルミニウム配線パターンにバンプを介して
電気的に接続される半導体素子であって、前記バンプの
最表面に、固相拡散反応により形成されたAu−Al金
属間化合物からなる層が形成されていることを特徴とす
る半導体素子を提供する。
アルミニウム配線パターンが形成された絶縁基板と、表
面層に第1のAu−Al金属間化合物からなる層を有す
るバンプを介して前記絶縁基板のアルミニウム配線パタ
ーンに電気的に接続された半導体素子とを具備し、前記
アルミニウム配線パターンとバンプとの接触領域には、
固相拡散反応により形成された第2のAu−Al金属間
化合物が形成されており、かつ、この領域の下方には、
前記固相拡散反応に関与しないアルミニウムからなる領
域が存在することを特徴とする半導体装置を提供する。
によれば、金バンプの最表面に、固相拡散反応により得
られたAu−Al金属間化合物層が予め形成されてい
る。このAu−Al金属間化合物と配線のAlとの間に
おいても、固相拡散反応が生じてさらにAu−Al金属
間化合物が形成されるが、新たに形成されるAu−Al
金属間化合物の増加する速度は、図3のグラフ中に直線
aで示すように極めて遅いものである。なお、図3中に
は、直線bとして、金とアルミニウムとの固相拡散反応
によるAu−Al金属間化合物の増加する速度を示して
いる。すなわち、Au−AlとAlとの拡散速度(直線
a)は、AuとAlとの拡散速度(直線b)の1/5程
度であることがわかる。
アルミニウムの酸化膜が破れるように加圧と加熱とを制
御することによって接続することができ、この際に生じ
る固相拡散反応は前述のように進行が遅いため、強固な
接続とはならない。したがって、半導体素子に形成され
たバンプと、絶縁基板上のアルミニウム配線パターンと
の間にこのような固相拡散反応による金属間化合物を形
成することにより、必要に応じて、容易に半導体素子を
取り外すことが可能となる。この際、アルミニウム配線
が剥離したり、基板が割れてしまう等の不具合は全く生
じない。しかも、リペア後は、さらに加圧と加熱とを十
分に行なうことによって、強固な接続を得ることが可能
である。
いては、バンプの最表面に金−アルミニウム金属間化合
物が形成されているので、アルミニウム配線パターンに
接続しても反応が遅いために強固な接続とはならない。
置は、半導体素子が強固に接続されていないので素子を
容易にリペアすることが可能であり、しかも高い接続信
頼性を有する。また、バンプの最表面の金−アルミニウ
ム金属間化合物と、アルミニウム配線パターンとは、加
圧および加熱を十分に行なうことによって、安定な接続
が得られる。
半導体素子および半導体装置を詳細に説明する。 (実施例I)図4に、第1の発明の半導体素子の一例の
断面図を示す。
表面には、バンプ電極2が形成されており、バンプ電極
2は、主バンプ層3と、この主バンプ層の上に形成され
た金薄膜4とから構成されている。なお、主バンプ層3
は、例えば、Cu、Ni、またはハンダ等により、約1
0〜30μmの厚さで形成することができる。また、金
薄膜4は、この半導体素子1が実装される絶縁基板上に
形成されているアルミニウム配線パターンの膜厚の2/
3倍以上2倍以下の範囲内の膜厚で形成される。
ンプの主バンプ層は、Auにより構成することもでき
る。この場合には、図4(b)に示すように、金からな
る主バンプ層7の表面に、金の拡散を抑制する物質から
なる拡散抑制層8を形成し、その上に金薄膜9を形成す
る。
って約10〜30μmの膜厚で形成することができる。
また、金の拡散を抑制する物質としては、例えば、ニッ
ケルおよびパラジウム等が挙げられ、スパッタ蒸着等に
より形成することができる。なお、この拡散抑制層8の
膜厚は、約0.1〜0.5μmとすることが好ましい。
子を実装するための基板の材質としては、例えば、アル
ミナ、窒化アルミニウム等のセラミックス、ガラス、樹
脂等が挙げられる。このような基板の片面または両面
に、Al配線パターンが形成されたサーキットボード等
を挙げることができる。両面に配線パターンが形成され
た回路基板の場合には、その両面の配線パターンがスル
ーホールにより相互に接続されていてもよい。
デン層等を配置して積層構造とすることができる。モリ
ブデン層は、例えば、スパッタ法、蒸着法等を用いて約
30〜100nmの膜厚で形成することができ、Al配
線は、例えば、スパッタ法、蒸着法等を用いて約0.3
〜1μmの膜厚で形成することができる。
ば、以下のようにして、半導体素子のバンプ電極を接続
することができる。すなわち、半導体素子側を200〜
500℃に加熱するとともに、アルミナ基板を30〜1
00℃に加熱する。このとき、1バンプ当たり10〜2
00gとなるように半導体素子に荷重をかけつつ、1〜
30秒間圧接して一度に全てのバンプを接続することに
より図5に示す構造の半導体装置が得られる。
との接続部には、固相拡散反応により金属間化合物が生
成され、それによって、バンプ2と配線パターン14と
は電気的および機械的に接続される。
詳細に説明する。 (実施例I−1)半導体素子(5mm×5mm)のアル
ミニウム電極上に、まず、電気メッキによって、Auか
らなる主バンプ層を20μmの膜厚で形成し、次いで、
Pd無電解メッキによって拡散抑制層としてのPd薄膜
を0.1μmの膜厚で形成した。さらに、Au無電解メ
ッキにより、最表面のAu薄膜を0.3μmの膜厚で積
層して、図4(b)に示す構造のバンプ電極が形成され
た半導体素子1を得た。
イズおよびピッチは、それぞれ50μm角および80μ
mとした。上述の半導体素子を実装するための絶縁基板
としては、アルミナ基板を使用し、Al配線パターン
は、下層にモリブデン層(50nm)が配置された積層
構造とした。なお、Al配線パターンの膜厚は0.4μ
mとし、前記モリブデン層およびAl配線パターンは、
いずれもスパッタ法によって形成した。
たっては、まず、半導体素子側を380℃に加熱すると
ともに、アルミナ基板を80℃に加熱した。さらに、1
バンプ当たり50gの荷重をかけつつ1.5秒間圧接し
て、一度に全てのバンプを接続した。この接続におい
て、電気的接続不良はなかった。
℃/120℃、30分/30分、1000サイクル)に
供し、抵抗値の平均値およびバラツキを図6に示した。
なお、サンプル数は、10個とした。図6に示すよう
に、本発明の半導体装置では、1000サイクルの熱衝
撃試験に供しても、抵抗値の平均値は0.03Ω程度で
あり、初期値からほとんど変化していない。しかも、抵
抗値のバラツキも小さく、0.025Ω〜0.06Ωの
範囲内であり、極めて安定な電気的接続が得られたこと
がわかる。
間の接続断面をSEM(走査型電子顕微鏡)により観察
した結果、クラックの発生等の不良は認められなかっ
た。さらに、前記バンプ電極とAl配線パターンとの接
続部分を剥離して、接続部分の固相拡散反応による金属
間化合物のX線回折分析を行ない、得られた結果を図7
に示す。その結果、接続部の金属間化合物は、AuAl
が主成分であり、接続不良の原因となるAuAl2 およ
びAu5 Al2 は、ほとんど形成されていないことを確
認した。 (実施例I−2)バンプ電極の最表面のAu薄膜を0.
8μmとし、電気メッキを用いて形成した以外は、前述
の実施例(I−1)と同様にして半導体素子を作製し、
さらに、前述と同様の絶縁基板に実装して半導体装置を
得た。この接続において、電気的接続不良はなかった。
℃/120℃、30分/30分、1000サイクル)に
供し、抵抗値の平均値およびバラツキを図8に示した。
なお、サンプル数は、10個とした。図8に示すよう
に、本発明の半導体装置では、1000サイクルの熱衝
撃試験に供しても、抵抗値の平均値は0.03Ω程度で
あり、初期値からほとんど変化していない。しかも、抵
抗値のバラツキも小さく、0.025Ω〜0.06Ωの
範囲内であり、極めて安定な電気的接続が得られたこと
がわかる。
間の接続断面をSEM(走査型電子顕微鏡)により観察
した結果、クラックの発生等の不良は認められなかっ
た。さらに、前記バンプ電極とAl配線パターンとの接
続部分を剥離して、接続部分の固相拡散反応による金属
間化合物のX線回折分析を行ない、得られた結果を図9
に示す。その結果、接続部の金属間化合物は、AuAl
が主成分であり、接続不良の原因となるAuAl2 およ
びAu5 Al2 は、ほとんど形成されていないことを確
認した。 (実施例I−3)半導体素子上に形成するバンプ電極
を、次のような構成とする以外は、前述の実施例(I−
1)と同様にして半導体素子を作製した。すなわち、C
uからなる主バンプ層を電気メッキによって20μmの
高さで形成し、最表面のAu薄膜をAu無電解メッキに
より0.3μmの膜厚で形成した。さらに、前述と同様
の絶縁基板に実装して半導体装置を得た。この接続にお
いて、電気的接続不良はなかった。
℃/120℃、30分/30分、1000サイクル)に
供したところ、前述の実施例(I−1)および(I−
2)の場合と同様に、極めて安定な電気的接続が得られ
た。
間の接続断面をSEM(走査型電子顕微鏡)により観察
した結果、クラックの発生等の不良は認められなかっ
た。さらに、前記バンプ電極とAl配線パターンとの接
続部分を剥離して、接続部分の固相拡散反応による金属
間化合物のX線回折分析を行なった結果、前述の実施例
(I−1)および(I−2)の場合と同様に、接続部の
金属間化合物は、AuAlが主成分であり、接続不良の
原因となるAuAl2 およびAu5 Al2 は、ほとんど
形成されていないことを確認した。 (比較例I−1)バンプ電極を、電気メッキを用いてA
u(高さ20μm)のみで形成して比較例(I−1)の
半導体素子を作製した。さらに、前述の実施例(I−
1)と同様の絶縁基板に実装して半導体装置を得た。こ
の接続において、電気的接続不良はなかった。
℃/120℃、30分/30分、1000サイクル)に
供し、抵抗値の平均値およびバラツキを図10に示し
た。なお、サンプル数は10個とした。図10に示すよ
うに、Auのみでバンプを形成した場合には、30サイ
クルで抵抗値が0.8Ω程度に増加し、1000サイク
ルでは、2.0Ωと、初期値の50倍程度に増加してい
る。このとき、抵抗値のバラツキも0.03Ω〜6.0
Ωと大きく、安定した電気的接続が得られないことがわ
かる。
間の接続断面をSEM(走査型電子顕微鏡)により観察
した結果、クラックが発生していることが認められた。
さらに、前記バンプ電極とAl配線パターンとの接続部
分を剥離して、接続部分の固相拡散反応による金属間化
合物のX線回折分析を行ない、得られた結果を図11に
示す。その結果、接続部の金属間化合物は、接続不良の
原因となるAu5 Al2 が最も多く生成していることを
確認した。 (比較例I−2)バンプ電極の最表面のAu薄膜を0.
2μmとし、無電解メッキを用いて形成した以外は、前
述の実施例(I−1)と同様にして比較例(I−2)の
半導体素子を作製し、さらに、前述と同様の絶縁基板に
実装して半導体装置を得た。この接続において、電気的
接続不良はなかった。
℃/120℃、30分/30分、1000サイクル)に
供したところ、前述の比較例(I−1)の場合と同様
に、接続抵抗値が50倍程度増加した。
間の接続断面をSEM(走査型電子顕微鏡)により観察
した結果、接続部にカーケンダルボイドクラックが多数
生成していることが認められた。
ンとの接続部分を剥離して、接続部分の固相拡散反応に
よる金属間化合物のX線回折分析を行なったところ、接
続部の金属間化合物は、接続不良の原因となるAuAl
2 が最も多く生成していることを確認した。 (実施例II)図12に、第2の発明の半導体装置の一例
である液晶表示素子の断面図を示す。
装置20においては、半導体素子21を基板27のアル
ミニウム配線パターン29に接続するためのバンプの最
表面には、Au−Al金属間化合物層26が形成されて
いる。配線29の表面およびその近傍に存在するアルミ
ニウムのみが、さらなるAu−Al金属間化合物(図示
せず)を形成してバンプとの接続に寄与している。配線
パターンのより下方にあるアルミニウムは、バンプ表面
のAu−Al金属間化合物との固相拡散反応に関与せず
に、もとの状態で存在している。
は、以下のようにして製造することができる。図13〜
図16に、第2の発明の半導体素子の製造工程の一例を
表わす断面図を示す。
ニウム電極23上にバリアメタル24を介して金バンプ
25が形成された半導体素子を用意する。この金バンプ
は、例えば、金メッキ、金蒸着等によって形成すること
ができ、バンプサイズ、バンプピッチ、およびバンプ高
さは、それぞれ10〜300μm角、10〜300μ
m、および5〜50μmとすることができる。
するために、図13(b)のようにAl薄膜をスパッタ
法や蒸着法などにより形成したシリコンウェハ30を用
意する。Al薄膜の厚さは0.2〜1μmとすることが
できる。ここで、図13(c)に示すように、アルミニ
ウム薄膜31を、金バンプ25の径、ピッチ等に合わせ
て、予めエッチング等により所定の寸法に加工しておい
てもよい。
のバンプが形成された半導体素子を、前記Al薄膜を形
成したシリコンウェハに加圧、加熱して、素子とAl薄
膜とをいったん接続する。具体的には、アルミニウム薄
膜を形成したシリコンウェハを約30〜100℃に加熱
するとともに、半導体素子を約200〜500℃に加熱
する。このとき、1バンプ当たり10〜200gとなる
ように半導体素子に荷重をかけつつ、約1〜30秒間圧
接する。
ルミニウム薄膜31との接触領域には、図14(b)に
示すようなAu−Al金属間化合物層26が形成され
る。なお、Au−Al金属間化合物層の層厚は、加熱温
度、時間、および圧力等を変化させることによって適宜
選択することができる。
1から引き剥がすことにより、図15に示すように、最
表面にAu−Al金属間化合物層26が形成されたバン
プを有する半導体素子が得られる。
は、少なくとも0.05μm程度であることが好まし
く、0.2μm以上であることがより好ましい。前述の
ようにして、最表面にAu−Al金属間化合物層が形成
されたバンプを有する半導体素子は、例えば、モリブデ
ン層とアルミニウム層との積層構造からなる配線を有す
るガラス基板に実装することができる。この場合、モリ
ブデン層は、約30〜100nmの膜厚で、スパッタ
法、蒸着法等により形成することができる。また、アル
ミニウム層は、約0.3〜1μmの膜厚で、スパッタ
法、蒸着法等により形成することができる。
素子を実装する際には、例えば、フリップチップボンダ
ーなどを用いて接続することができる。接続に当たって
は、半導体素子側を200〜500℃に加熱するととも
に、ガラス基板を30〜100℃に加熱し、1バンプ当
たり10〜200gの荷重をかけながら、1〜30秒間
圧接して一度に全てのパッドを接続する。
明の半導体装置が得られる。なお、ここでは半導体素子
を実装するための基板としてガラス基板を使用したが、
セラミックまたは樹脂基板などに、前述と同様の方法で
実装することもできる。
することもでき、さらに、図18に示すように液晶表示
素子に応用してもよい。以下、具体例を示して第2の発
明をより詳細に説明する。 (実施例II−1)まず、半導体素子(5mm×5mm)
のアルミニウム電極の上に、バリアメタルを介して金バ
ンプを形成した。バンプの形成に当たっては、金メッキ
を用い、バンプンプサイズは50μm角、バンプピッチ
は80μm、バンプ高さは20μmとした。
には、0.3μmの厚さで、スパッタ法によりアルミニ
ウム薄膜を形成しておいた。次に、このシリコンウェハ
を80℃に加熱しつつ、半導体素子を400℃に加熱し
て、シリコンウェハ表面のアルミニウム薄膜に金バンプ
を接触させ、さらに、1バンプ当たり50gの荷重をか
けながら1.5秒間圧接した。
引き剥がして、金バンプの表面にAu−Al金属間化合
物層が形成された第2の発明の半導体素子を得た。な
お、表面に形成されたAu−Al金属間化合物層の膜厚
は、約0.3μmであった。
ガラス基板上のパッドにフリップチップボンダーを用い
て接続した。なお、基板としては、モリブデン層(50
nm)と、アルミニウム層(500nm)との積層構造
の配線が形成された基板を用いた。接続に当たっては、
半導体素子側を400℃に加熱しつつガラス基板を80
℃に加熱し、1バンプ当たり50gの荷重をかけながら
1.5秒間圧接して、一度に全てのパッドを接続して半
導体装置を得た。この接続において、電気的接続不良は
なかった。
0℃/120℃、30分/30分、1000サイクル)
に供して信頼性を調べたところ、1000サイクルでも
不良は発生せず、極めて安定な電気的接続が得られた。
接続断面をSEM(走査型電子顕微鏡)により観察した
結果、クラックなどの不良は認められなかった。さら
に、このバンプとアルミニウム配線との接続部分を剥離
して、接続部分の固相拡散反応による金属間化合物のX
線回折分析を行なった。その結果、接続部の金属間化合
物は、AuAlが主成分であり、接続不良の原因となる
AuAl2およびAu5 Al2 等は、ほとんど形成され
ておらず、第2の発明の半導体装置は、安定した接続を
有することを確認した。
を仮定して半導体素子をアルミニウム配線から取り外し
たところ、アルミニウム配線の剥離や基板の割れは全く
起こらず、バンプ表面のAu−Al金属間化合物と、配
線を構成するアルミニウムとの界面で剥離することがで
きた。しかも、剥離されたそれぞれの表面は、Alであ
った。
領域に、新たな半導体素子を前述と同様の条件で接続し
た。すなわち、半導体素子側を400℃に加熱しつつガ
ラス基板を80℃に加熱し、1バンプ当たり50gの荷
重をかけながら1.5秒間圧接して、一度に全てのパッ
ドを接続した。この接続において、電気的接続不良はな
かった。
置を、熱衝撃試験(−40℃/120℃、30分/30
分、1000サイクル)に供して信頼性を調べたとこ
ろ、1000サイクルまで不良が発生せず、極めて安定
な電気的接続が得られた。
接続断面をSEM(走査型電子顕微鏡)により観察した
結果、クラックなどの不良は認められなかった。さら
に、このバンプとアルミニウム配線との接続部分を剥離
して、接続部分の固相拡散反応による金属間化合物のX
線回折分析を行なった。その結果、接続部の金属間化合
物は、AuAlが主成分であり、接続不良の原因となる
AuAl2およびAu5 Al2 等は、ほとんど形成され
ていなかった。したがって、半導体素子をリペアした後
でも、第2の発明の半導体装置は、安定した接続を有す
ることを確認した。 (比較例II−1)バンプ電極を、電気メッキを用いてA
u(高さ20μm)のみで形成して比較例(II−1)の
半導体素子を作製した。さらに、前述の実施例(II−
1)と同様の絶縁基板に実装して図19に示すような半
導体装置を得た。この接続において、電気的接続不良は
なかった。
℃/120℃、30分/30分、1000サイクル)に
供した。なお、サンプル数は10個とした。その結果、
Auのみでバンプを形成した場合には、30サイクルで
抵抗値が0.8Ω程度に増加し、1000サイクルで
は、2.0Ωと、初期値の50倍程度に増加した。この
とき、抵抗値のバラツキも0.03Ω〜6.0Ωと大き
くなり、安定した電気的接続が得られないことがわか
る。
接続断面をSEM(走査型電子顕微鏡)により観察した
結果、クラックが発生していることが認められた。さら
に、このバンプとアルミニウム配線との接続部分を剥離
して、接続部分の固相拡散反応による金属間化合物のX
線回折分析を行なった。その結果、接続部の金属間化合
物は、接続不良の原因となるAuAl2 およびAu5 A
l2 が最も多く生成していることを確認した。
おいて、リペアを仮定して半導体素子をアルミニウム配
線から取り外したところ、アルミニウム配線が剥離し、
基板に割れが発生する部分もあった。
ば、絶縁基板上のアルミニウム配線パターンにバンプを
介して良好に接続される半導体素子、および熱衝撃によ
る接続部のクラックの発生を防止した高信頼性の半導体
装置が提供される。
に行なうことができる半導体素子、および高信頼性の半
導体装置が提供され、かかる半導体装置は、特に液晶表
示装置として有用である。
と体積変化率との関係を示すグラフ図。
フ図。
ーンとバンプ電極との間の接続部の熱衝撃試験後の電気
的特性を示す特性図。
ーンとバンプ電極との間の接続部分を剥離した後のX線
回折分析結果を示す特性図。
ーンとバンプ電極との間の接続部の熱衝撃試験後の電気
的特性を示す特性図。
ーンとバンプ電極との間の接続部分を剥離した後のX線
回折分析結果を示す特性図。
とバンプ電極間の接続部の熱衝撃試験後の電気的特性を
示す特性図。
配線パターンとバンプ電極との間の接続部分を剥離した
後のX線回折分析結果を示す特性図。
図。
示す断面図。
示す断面図。
図。
図。
図。
4…金薄膜 5…半導体装置,6…半導体素子,7…主バンプ層,8
…拡散抑制層 9…金薄膜,10…ハンダバンプ,11…半導体装置,
13…絶縁基板 14…アルミニウム配線パターン,15…半導体装置,
20…半導体装置 21…半導体素子,22…絶縁膜,23…アルミニウム
電極 24…バリアメタル,25…金バンプ,26…Au−A
l金属間化合物層 27…ガラス基板,28…モリブデン層,29…アルミ
ニウム配線 30…シリコンウェハ,31…アルミニウム層,32…
半導体素子 33…金バンプ,34…Au−Al金属間化合物層,3
5…絶縁基板 36…アルミニウム配線,37…半導体素子,38…金
バンプ 39…Au−Al金属間化合物層,40…ガラス基板,
41…Al配線 42…表示部,50…半導体装置,51…半導体素子,
52…Al電極 53…絶縁層,54…バリアメタル,55…金バンプ,
56…ガラス基板 57…モリブデン層,58…アルミニウム配線。
Claims (4)
- 【請求項1】 絶縁基板上に形成されたアルミニウム配
線パターンにバンプを介して電気的に接続される半導体
素子において、 前記バンプの最表面に金薄膜が形成されており、この金
薄膜の厚さは、前記アルミニウム配線パターンの膜厚の
2/3倍以上2倍以下であることを特徴とする半導体素
子。 - 【請求項2】 表面にアルミニウム配線パターンが形成
された絶縁基板と、この基板上にバンプにより実装され
た半導体素子を具備し、 前記バンプとアルミニウム配線パターンとの接続部に
は、固相拡散反応による金属間化合物が生成されてお
り、この金属間化合物は、AuAlおよびAu2 Alの
少なくとも一方であることを特徴とする半導体装置。 - 【請求項3】 絶縁基板上に形成されたアルミニウム配
線パターンにバンプを介して電気的に接続される半導体
素子であって、 前記バンプの最表面に、固相拡散反応により形成された
Au−Al金属間化合物からなる層が形成されているこ
とを特徴とする半導体素子。 - 【請求項4】 表面にアルミニウム配線パターンが形成
された絶縁基板と、表面層に第1のAu−Al金属間化
合物からなる層を有するバンプを介して前記絶縁基板の
アルミニウム配線にパターン電気的に接続された半導体
素子とを具備し、 前記アルミニウム配線パターンとバンプとの接触領域に
は、固相拡散反応により生じた第2のAu−Al金属間
化合物が形成されており、かつ、この領域の下方には、
前記固相拡散反応に関与しないアルミニウムからなる領
域が存在することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18161095A JP3373701B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体素子、半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18161095A JP3373701B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体素子、半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936169A true JPH0936169A (ja) | 1997-02-07 |
JP3373701B2 JP3373701B2 (ja) | 2003-02-04 |
Family
ID=16103820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18161095A Expired - Fee Related JP3373701B2 (ja) | 1995-07-18 | 1995-07-18 | 半導体素子、半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3373701B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103428A (ja) * | 2005-09-30 | 2007-04-19 | Fuji Electric Device Technology Co Ltd | 電子部品および電子部品の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61210649A (ja) * | 1985-03-15 | 1986-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6290939A (ja) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH05129463A (ja) * | 1991-07-05 | 1993-05-25 | Hitachi Ltd | 半導体チツプキヤリアとそれを実装したモジユール及びそれを組み込んだ電子機器 |
JPH06224258A (ja) * | 1992-10-27 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07169875A (ja) * | 1993-03-11 | 1995-07-04 | Toshiba Corp | 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ |
JPH0878419A (ja) * | 1994-09-01 | 1996-03-22 | Fujitsu Ltd | バンプ及びそれを用いた半導体装置の製造方法 |
-
1995
- 1995-07-18 JP JP18161095A patent/JP3373701B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61210649A (ja) * | 1985-03-15 | 1986-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6290939A (ja) * | 1985-10-17 | 1987-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH05129463A (ja) * | 1991-07-05 | 1993-05-25 | Hitachi Ltd | 半導体チツプキヤリアとそれを実装したモジユール及びそれを組み込んだ電子機器 |
JPH06224258A (ja) * | 1992-10-27 | 1994-08-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07169875A (ja) * | 1993-03-11 | 1995-07-04 | Toshiba Corp | 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ |
JPH0878419A (ja) * | 1994-09-01 | 1996-03-22 | Fujitsu Ltd | バンプ及びそれを用いた半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103428A (ja) * | 2005-09-30 | 2007-04-19 | Fuji Electric Device Technology Co Ltd | 電子部品および電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3373701B2 (ja) | 2003-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5821627A (en) | Electronic circuit device | |
US6784554B2 (en) | Semiconductor device and manufacturing method thereof | |
US7863741B2 (en) | Semiconductor chip and manufacturing method thereof | |
TWI237310B (en) | Semiconductor device and manufacturing method of the same | |
JP3981089B2 (ja) | 半導体装置とその製造方法 | |
JP3506393B2 (ja) | 液晶表示装置とその製造方法、プリンタとその製造方法 | |
JP2007528601A (ja) | 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術 | |
JP2012084788A (ja) | 高温半導体素子用平角状銀(Ag)クラッド銅リボン | |
JPH08255973A (ja) | セラミックス回路基板 | |
JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JP2006222407A (ja) | Icチップをボンディングするための構造と方法 | |
JP3262657B2 (ja) | ボンディング方法及びボンディング構造 | |
JP3373701B2 (ja) | 半導体素子、半導体装置およびその製造方法 | |
JP3284055B2 (ja) | 半導体素子、半導体装置、および半導体装置の検査方法 | |
CN114899115A (zh) | 一种金属热压键合的方法及应用 | |
JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
WO1998041354A1 (en) | Method of solid-phase welding members | |
JP3947043B2 (ja) | 半導体装置 | |
JP3362573B2 (ja) | バリアメタルの形成方法 | |
JP2010205974A (ja) | 半導体装置 | |
JPH03218644A (ja) | 回路基板の接続構造 | |
JP3437687B2 (ja) | 半導体素子の実装構造、及び液晶表示装置 | |
KR0167373B1 (ko) | 전자회로장치 | |
EP0615284A2 (en) | Electronic circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |