JP3284055B2 - 半導体素子、半導体装置、および半導体装置の検査方法 - Google Patents

半導体素子、半導体装置、および半導体装置の検査方法

Info

Publication number
JP3284055B2
JP3284055B2 JP16578396A JP16578396A JP3284055B2 JP 3284055 B2 JP3284055 B2 JP 3284055B2 JP 16578396 A JP16578396 A JP 16578396A JP 16578396 A JP16578396 A JP 16578396A JP 3284055 B2 JP3284055 B2 JP 3284055B2
Authority
JP
Japan
Prior art keywords
bump
semiconductor element
aluminum
substrate
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16578396A
Other languages
English (en)
Other versions
JPH1012670A (ja
Inventor
由美 福田
三樹 森
幸男 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16578396A priority Critical patent/JP3284055B2/ja
Publication of JPH1012670A publication Critical patent/JPH1012670A/ja
Application granted granted Critical
Publication of JP3284055B2 publication Critical patent/JP3284055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプを介して基
板に実装するための半導体素子、および半導体素子がフ
ェイスダウンボンディングによって基板に実装された半
導体装置に関する。また、本発明は、バンプを介して半
導体素子が基板上に実装された半導体装置の検査方法に
関する。
【０００２】
【従来の技術】近年、半導体素子を配線基板上に実装す
るに当たっては、ワイヤを用いて電気的に接続を行なう
ワイヤボンディング実装が用いられていたが、半導体装
置をより薄く、かつ、より高密度に実装する方法が求め
られている。そこで、このワイヤボンディング実装に代
わって、バンプが形成された半導体素子を、配線基板に
直接接続し実装するフェイスダウン実装技術が開発され
てきている。
【０００３】このフェイスダウン実装は、スーパーコン
ピューターなどに適用されるハンダバンプを用いたフリ
ップチップ技術や、液晶ディスプレイなどに適用される
ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等、用途に応じ
て種々の接続材料および実装方式が提案されている。Ｃ
ＯＧ実装の一つの手法としては、半導体素子上に形成さ
れた低融点かつ硬度の低いハンダバンプを、基板上の配
線パターンに圧接して半導体素子と絶縁基板とを電気的
に接続する方法が挙げられる。しかしながら、この方法
は、特開平３−１０８７３４号公報に開示されているよ
うに、機械的強度が弱いので、信頼性を確保するために
最終的に樹脂封止を行なわなければならない。また、基
板上の配線パターンがアルミニウム等の強固な酸化膜を
形成しやすい金属で形成されている場合には、接続前の
配線パターン表面が酸化膜で覆われてしまうので、ハン
ダバンプを配線パターンに圧接しても、配線パターン表
面の酸化膜を十分に破壊することができない。このた
め、ハンダバンプと配線のアルミニウムとを確実に接続
することができず、十分な接続信頼性を得られないとい
う問題があった。
【０００４】ハンダバンプにより半導体素子を配線基板
上に実装するための他の方法としては、ハンダバンプを
溶融して配線パターンの金属と合金化し、それによって
ハンダバンプと配線パターンとを接続する方法が知られ
ている。しかしながら、この合金化の方法を用いても、
アルミニウム等のハンダにぬれにくい金属で配線パター
ンが形成されている場合には、ハンダバンプと配線パタ
ーンとを良好に接続することができなかった。
【０００５】これらの問題点を解決するために、金バン
プを介して半導体素子を絶縁基板上のアルミニウム配線
パターンに接続する方法が提案されている。この方法に
よれば、配線パターンを構成するアルミニウムとバンプ
を構成する金とは、固相拡散によって接合されるので、
強固な酸化膜が生じ得るアルミニウムなどで配線パター
ンが形成されている場合でも、接続部の信頼性をある程
度高めることができる。
【０００６】なお、金とアルミニウムとを固相拡散反応
させた場合には、ＡｕＡｌ2 、ＡｕＡｌ、Ａｕ2 Ａｌ、
Ａｕ5 Ａｌ2 、およびＡｕ4 Ａｌの５種類の金属間化合
物が生じることが知られている。上述したとおり、ＣＯ
Ｇ実装やワイヤボンディングでは、基板上のアルミニウ
ム配線が１μｍ程度の薄膜であるのに対し、金は２０μ
ｍ程度の高さを有するバンプであったり、８０μｍ程度
のボール状の部分を有する細線であったりする。したが
って、アルミニウムの量に比べて金の量がはるかに多い
ことになる。固相拡散の初期反応が良好に進行しなけれ
ば、金とアルミニウムとの間に安定な金属間化合物を生
じさせることができず、接合部にクラック等が発生する
ことがある。
【０００７】
【発明が解決しようとする課題】そこで、本発明は、絶
縁基板上のアルミニウム配線パターンにバンプ電極を介
して良好に接続される半導体素子、および高い接続信頼
性を有する半導体装置を提供することを目的とする。ま
た、本発明は、アルミニウム配線に金バンプを介して半
導体素子を接続する際の検査方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、第１の発明は、絶縁基板上に形成された配線パター
ンにバンプを介して電気的、機械的に接続される半導体
素子において、前記バンプは、導電性材料からなる第１
の層と、前記第１の層の上に形成されたＡｕ4Ａｌから
なる第２の層と、前記第２の層の上に形成され、前記配
線パターンとの固相拡散反応により金属間化合物を生じ
るためのＡｕからなる第３の層とを有することを特徴と
する半導体素子を提供する。
【０００９】また、第１の発明は、表面にアルミニウム
配線パターンが形成された絶縁基板と、膜厚０．０５μ
ｍ以上のＡｕ4 Ａｌ層上にＡｕ薄膜が形成されたバンプ
を介して前記絶縁基板のアルミニウム配線パターンに電
気的に接続された半導体素子とを具備し、前記アルミニ
ウム配線パターンとバンプとの接触領域には、バンプの
表面薄膜であるＡｕと配線のアルミニウムとの固相拡散
反応により生じたＡｕ−Ａｌ金属間化合物が形成されて
いることを特徴とする半導体装置を提供する。
【００１０】さらに、第２の発明は、絶縁基板の表面に
形成されたアルミニウム配線パターンに、半導体素子に
形成された金バンプを接触させ、前記基板と半導体素子
とを加熱・圧接して、前記配線パターンの基板に接する
側にはアルミニウムを残しつつ、この配線パターンの金
バンプに接する側には、前記配線を構成するアルミニウ
ムとバンプを構成する金との間で固相拡散反応を生ぜし
めてＡｕ−Ａｌ金属間化合物層を形成することにより、
半導体素子を絶縁基板に仮接続する工程と、前記半導体
素子の接続状態および動作を検査する工程とを具備し、
前記検査により不良が認められない場合には、前記半導
体素子および基板を加熱しつつ圧接してバンプと配線と
の接続部に、基板表面に到達するようにＡｕ−Ａｌ金属
間化合物層を形成することにより半導体素子を基板に本
接合し、前記検査により不良が認められた場合には、加
圧せずに前記半導体素子、基板および接続部の少なくと
も１つを加熱して、前記仮接続の工程で生じたＡｕ−Ａ
ｌ金属間化合物層とバンプを構成する金との界面に欠陥
を発生させ、この欠陥部から半導体素子を剥離すること
を特徴とする半導体装置の検査方法を提供する。
【００１１】以下、第１の発明を詳細に説明する。第１
の発明の半導体素子においては、金バンプの表面に、Ａ
ｕ4 Ａｌからなる層とＡｕ薄膜とが積層されている。こ
のようなバンプを有する半導体素子を基板上に形成され
たＡｌ配線に接続するに当たっては、主としてＡｕ4 Ａ
ｌ層上のＡｕ薄膜と配線のＡｌとの間において、固相拡
散反応が生じてＡｕ−Ａｌ金属間化合物が形成される。
なお、ＡｕとＡｌとの固相拡散反応により種々のＡｕ−
Ａｌ金属間化合物が生じるが、このなかではＡｕ4 Ａｌ
が最も安定な最終生成物である。かかる構造のバンプと
Ａｌ配線とを熱圧接した場合に、Ａｕ4 Ａｌ中へのＡｌ
の拡散は、Ａｕ4 Ａｌの化学量論性を崩すことになるの
で、そのような現象は熱力学的に生じにくい。
【００１２】ここで、Ａｕ−Ａｌ金属間化合物の反応速
度を図２のグラフに示す。図２中、直線ａは、Ａｕ4 Ａ
ｌとＡｌとの反応速度を表し、直線ｂは、金とアルミニ
ウムとの固相拡散反応によるＡｕ−Ａｌ金属間化合物の
形成される速度を表している。このように、Ａｕ4 Ａｌ
とＡｌとの反応速度は、ＡｕとＡｌとの拡散速度（直線
ｂ）の１／５程度であり極めて遅いことがわかる。
【００１３】なお、Ａｕ−Ａｌ金属間化合物は、金がア
ルミニウム中に拡散することによって形成される。本発
明者らは、圧力を加えずに加熱のみによって固相拡散反
応を生じさせてＡｕ−Ａｌ金属間化合物を形成して金バ
ンプをアルミニウム配線に接続した場合には、高温放置
試験に供した際に接続抵抗値が徐々に増加することを見
出した。さらに、抵抗値が増加した試料の接続部分を観
察したところクラック（ボイド）を確認し、この現象に
ついて鋭意検討した結果、次のような知見を得た。すな
わち、金属間化合物は、上述したように金がアルミニウ
ム中に拡散することによって形成されるが、金のアルミ
ニウムに対する拡散量と、バンプ側から供給される金の
量とのバランスが崩れ、金の供給量より金のアルミニウ
ムに対する拡散が速く進むと、金の供給が追いつかない
領域が生じる。このため、高温放置試験において金がア
ルミニウムに拡散して金の供給が追いつかない領域近傍
で、カーケンタルボイドと呼ばれるボイド（クラック）
が発生した。
【００１４】そこで、本発明者らは、金とアルミニウム
との接合部におけるボイドの発生を避けるためには、金
の拡散を抑制することが有効な手段であることを見出し
た。前述の図２のグラフに示したように、Ａｕ4 Ａｌと
Ａｌとの反応は、ＡｕとＡｌとの反応より極めて遅いの
で、金バンプとアルミニウム配線との間にＡｕ4 Ａｌを
介在させれば、このＡｕ4 Ａｌがバリアとして作用して
バンプの金がアルミニウムへ拡散するのを抑制すること
ができる。これにより、高温放置試験に供してもボイド
の発生は阻止されるので、接続抵抗値の増加を防止する
ことができる。
【００１５】すなわち、第１の発明の半導体素子におい
ては、バンプに形成されたＡｕ4 Ａｌ層は、いわゆるバ
リア層として作用するので、かかる半導体素子を基板に
加熱・圧接して実装した第１の発明の半導体装置におい
ては、前記バンプと前記アルミニウム配線との接続は、
専らバンプ最表面のＡｕ薄膜と配線のＡｌとの固相拡散
反応のみによって成される。なお、バンプとアルミニウ
ム配線との接合部に形成されるＡｕ−Ａｌ金属間化合物
はＡｕ4 Ａｌであることが好ましいが、特に限定されな
い。さらに、場合によっては、配線の基板側にアルミニ
ウムが残留していても、上述したように第１の発明で
は、Ａｕ4 Ａｌ層がバンプに形成されているので、金バ
ンプからアルミニウム配線にこれ以上金が拡散されるこ
とはなく、バンプと配線との接合部にはボイドは発生す
ることがない。配線のアルミニウムが残留している場合
には、必要に応じて半導体素子を取り外すこともでき
る。この際、剥離は配線とＡｕ−Ａｌ金属間化合物との
界面、もしくはＡｕ−Ａｌ金属間化合物内で起こるた
め、アルミニウム配線が剥離したり基板が割れてしまう
等の不具合は生じず、同じ領域に再度、別の半導体素子
を実装することも可能である。
【００１６】このように、第１の発明の半導体素子にお
いては、バンプの表面にＡｕ4 Ａｌからなる層上にＡｕ
薄膜が積層された積層膜が予め形成されていることに起
因して、金バンプから金がアルミニウム配線中へこれ以
上拡散されないので、バンプ中にボイドが発生すること
なく、高温放置試験の際に高い信頼性を維持することが
できる。
【００１７】次に、第２の発明の検査方法について説明
する。上述したように、金バンプを直接アルミニウム配
線に仮接続させ、その後圧力を加えずに加熱のみにより
金とアルミニウムとの固相拡散反応を進行させると金の
拡散が過剰となるために接合部にボイドが生じる。本発
明者らは、このボイドの発生メカニズムに着目し、仮接
続後、素子の動作状態等に不良が発見された場合には、
このボイドを利用して配線から半導体素子を剥離するこ
とを見出した。
【００１８】バンプと配線との接続部に若干のボイドが
発生していれば、そのままの状態でも素子を基板から剥
離することは可能であるが、この場合、機械的に引き剥
がすことになるので配線は損傷してしまう。そこで、圧
力をかけずに熱処理することで接続部のボイドを十分に
成長させれば、配線表面には何等ダメージを与えること
なく半導体素子を基板から取り除くことができ、露出し
た配線表面には再度、別の素子を接続することが可能で
ある。
【００１９】第２の発明の方法においては、まず、配線
表層部のアルミニウムがＡｕ−Ａｌに変化し、基板側に
はアルミニウムが残留している固相反応の初期段階に、
半導体素子の接続状態や動作を検査する。
【００２０】ここで、不良が発見されず検査に合格した
ものは、半導体素子と基板とを圧接して加熱することに
よって、金とアルミニウムとの固相拡散反応をさらに基
板表面まで進行させてＡｕ−Ａｌ金属間化合物を形成す
る。この場合、生じたＡｕ−Ａｌ金属間化合物全体にお
けるＡｕ4 Ａｌの割合は、５０％以上であることが好ま
しく、８０％以上であることがより好ましい。
【００２１】一方、検査により不良が発見されたもの
は、半導体素子全体、あるいはバンプ接合部のみを圧力
を加えずに加熱して、上述したようなメカニズムにした
がって、バンプと配線との接続部にボイド（クラック）
を発生させる。すなわち、金のアルミニウムに対する拡
散量と、供給される金の量との間のバランスが崩れ、金
の供給量より金のアルミニウムに対する拡散が速く進
み、金の供給が追いつかなくなった領域でボイドが発生
する。十分にボイドを成長させた後、バンプのＡｕと、
固相拡散反応により生じたＡｕ−Ａｌとの界面で、半導
体素子を基板から剥離することができる。
【００２２】半導体素子を取り除いた配線には、別途用
意した半導体素子を前述と同様の工程により仮接続、検
査し、本接続して長期にわたって高い信頼性を有する半
導体装置を得ることができる。
【００２３】
【発明の実施の形態】以下、図面を参照して、本発明の
半導体素子および半導体装置、ならびに検査方法を詳細
に説明する。 （実施例Ｉ）図１に、第１の発明の半導体装置の断面図
を示す。図１に示すように、第１の発明の半導体装置１
においては、半導体素子２を基板９のアルミニウム配線
パターン１１に接続するためのバンプの表面には、Ａｕ
4 Ａｌ層７上にＡｕ薄膜８が積層された積層膜が形成さ
れている。バンプ最表面のＡｕ薄膜８と、配線１１の表
面およびその近傍に存在するアルミニウムのみが、Ａｕ
−Ａｌ金属間化合物（図示せず）を形成したバンプとの
接続に寄与している。配線パターンのより下方にあるア
ルミニウムは、バンプ表面との固相拡散反応に関与せず
に、もとの状態で存在している。
【００２４】このように基板に接続される半導体素子
は、以下のようにして製造することができる。図３〜５
に、第１の発明の半導体素子の製造工程の一例を表す断
面図を示す。まず、図３（ａ）に示すように、アルミニ
ウム電極４上に成膜されたバリアメタル５上にＰＥＰ工
程によりレジストマスク１７を形成しておく。この上
に、メッキによりバンプ６を形成する。このバンプ６の
材料は、金、ニッケル等が挙げられ、バンプサイズ、バ
ンプピッチおよびバンプ高さは、それぞれ１０〜３００
μｍ角、２０〜４００μｍ、および５〜５００μｍとす
ることができる。
【００２５】バンプ６を形成した後レジストマスク１７
を剥離する前に、Ａｕ4 Ａｌ層とＡｕ薄膜とを順次成膜
する。Ａｕ4 Ａｌ層は、スパッタ法や蒸着法を用いて形
成してもよいが、次のように形成することもできる。ま
ず、図３（ｂ）のようにＡｌ薄膜１３をスパッタ法や蒸
着法などにより、例えば０．２〜１μｍの厚さで形成し
たシリコンウェハ１２を用意する。ここで、図３（ｃ）
に示すように、アルミニウム薄膜１３を、バンプ６の径
やピッチ等に合わせて予めエッチング等により所定の寸
法に加工しておいてもよい。続いて、図４（ａ）に示す
ように、前述のバンプが形成された半導体素子を、前記
Ａｌ薄膜を形成したシリコンウェハに加圧、加熱して、
素子とＡｌ薄膜とをいったん接続する。具体的には、ア
ルミニウム薄膜を形成したシリコンウェハを約３０〜１
００℃に加熱するとともに、半導体素子を約２００〜５
００℃に加熱する。このとき、１バンプ当たり、１０〜
２００ｇとなるように半導体素子に荷重をかけつつ、約
１〜３０秒間圧接する。この加熱処理によって、バンプ
６とアルミニウム薄膜１２との接触領域には、図４
（ｂ）に示すようなＡｕ4 Ａｌ層７が形成される。な
お、Ａｕ4 Ａｌ層の層厚は、加熱温度、時間、および圧
力等を変化させることによって適宜選択することができ
る。
【００２６】次に、この半導体素子をシリコンウェハ１
１から引き剥がすことにより、図４（ｃ）に示すよう
に、バンプ表面にＡｕ4 Ａｌ層７が転写される。このＡ
ｕ4 Ａｌ層７、およびレジストマスク１７上の全面に図
５（ａ）に示すように、Ａｕ薄膜８をスパッタ、蒸着等
により成膜した後、メッキ前に形成したレジストマスク
１７を剥離することによって、図５（ｂ）に示すよう
に、表面にＡｕ4 Ａｌ層７上にＡｕ薄膜８が積層された
バンプが得られる。この後、バンプをマスクとしてバリ
アメタル５をエッチングすることにより、図６に示す第
１の発明の半導体素子が得られる。
【００２７】なお、Ａｕ4 Ａｌ層７の膜厚は、ＡｕとＡ
ｌとの拡散の進行を抑止するためには、少なくとも０．
０５μｍ程度であることが好ましく、０．２μｍ以上で
あることがより好ましい。ただし、Ａｕ4 Ａｌ層７の膜
厚が過剰に厚い場合には、バンプ全体の延性が低下する
おそれがあるため、Ａｕ4 Ａｌ層７の膜厚の上限は５μ
ｍ程度とすることが好ましい。また、Ａｕ薄膜８の膜厚
は１μｍ以下であることが接続後にＡｕが反応し残らな
い点から好ましく、一方反応生成物中のＡｕ4Ａｌの割
合を多くすることを考慮すると、Ａｕ薄膜８の膜厚は少
なくとも１００ｎｍ以上であることが好ましい。
【００２８】前述のようにして、バンプ表面にＡｕ4 Ａ
ｌ層上にＡｕ薄膜が積層された積層膜を有する半導体素
子は、例えば、モリブデン層とアルミニウム層との積層
構造からなる配線を有するガラス基板に実装することが
できる。この場合、モリブデン層は、約３０〜１００ｎ
ｍの膜厚で、スパッタ法、蒸着法等により形成すること
ができる。また、アルミニウム層は、約０．３〜１μｍ
の膜厚で、スパッタ法、蒸着法等により形成することが
できる。
【００２９】このような配線が形成された基板に半導体
素子を実装する際には、例えば、フリップチップボンダ
ーなどを用いて接続することができる。接続に当たって
は、半導体素子側を２００〜５００℃に加熱するととも
に、ガラス基板を３０〜１００℃に加熱し、１バンプ当
たり１０〜２００ｇの荷重をかけながら、１〜３０秒間
圧接して一度に全てのパッドを接続する。以上の工程に
より、図７に示す第１の発明の半導体装置が得られる。
【００３０】なお、ここでは半導体素子を実装するため
の基板としてガラス基板を使用したが、セラミックスま
たは樹脂基板などに前述と同様の方法で実装してもよ
く、図８に示すように絶縁基板上に実装することもでき
る。なお、図８中、１５は絶縁基板を表し、この表面に
はアルミニウム配線１１が形成されている。半導体素子
２は、表面にＡｕ4 Ａｌ層７およびＡｕ薄膜（図示せ
ず）が形成されたバンプを介して配線に接続されてお
り、バンプと配線との接続部には、バンプ最表面のＡｕ
と配線のＡｌとの固相拡散反応によりＡｕ−Ａｌ金属間
化合物層１４が形成されている。またさらに、第１の発
明は、図９に示すように液晶表示素子に応用してもよ
い。図９中、１６は表示部を表し、ガラス基板９上に形
成されたアルミニウム配線１１に接続されている。半導
体素子２は、前述と同様に、表面にＡｕ4Ａｌ層７およ
びＡｕ薄膜（図示せず）が形成されたバンプを介して配
線に接続されており、バンプと配線との接続部には、バ
ンプ最表面のＡｕと配線のＡｌとの固相拡散反応により
Ａｕ−Ａｌ金属間化合物層１４が形成されている。
【００３１】以下、具体例を示して本発明をより詳細に
説明する。 （実施例Ｉ−１）まず、半導体素子（５ｍｍ×５ｍｍ）
のアルミニウム電極の上に、バリアメタルを介して金バ
ンプを以下の手順で形成した。スパッタ等で成膜したバ
リアメタル上に、ＰＥＰ工程により予めレジストマスク
を高さ１５μｍに形成し、金メッキによりバンプサイズ
５０μｍ角、バンプピッチ８０μｍ、バンプ高さ２０μ
ｍのバンプを形成した。なお、別途用意したシリコンウ
ェハの表面には、０．３μｍの厚さで、スパッタ法によ
りアルミニウム薄膜を形成しておいた。次に、このシリ
コンウェハを８０℃に加熱しつつ、半導体素子を４００
℃に加熱してシリコンウェハ表面のアルミニウム薄膜に
バンプを接触させ、さらに１バンプ当たり５０ｇの荷重
をかけながら１．５秒間圧接した。その後、半導体素子
をシリコンウェハから引き剥がして、バンプの表面にＡ
ｕ4 Ａｌ層を形成した。そのＡｕ4 Ａｌ層上にＡｕ薄膜
をスパッタ法により８０ｎｍ厚に成膜した後、金メッキ
に先だって形成したレジストマスクを剥離し、バンプを
マスクとしてバリアメタルのエッチングを行ない、バン
プ表面にＡｕ4 Ａｌ層上にＡｕ薄膜が積層された積層膜
を有する第１の発明の半導体素子を得た。なお、表面に
形成されたＡｕ4 Ａｌの膜厚は、約０．３μｍであっ
た。
【００３２】このようにバンプが形成された半導体素子
を、Ａｌ配線を有するガラス基板上のパッドにフリップ
チップボンダーを用いて接続した。なお、基板として
は、モリブデン層（５０ｎｍ）と、アルミニウム層（５
００ｎｍ）との積層構造の配線が形成された基板を用い
た。接続に当たっては、半導体素子側を４００℃に加熱
しつつガラス基板を８０℃に加熱し、１バンプ当たり５
０ｇの荷重をかけながら１．５秒間圧接して、一度に全
てのパッドを接続して半導体装置を得た。この接続にお
いて電気的不良は発生しなかった。
【００３３】得られた半導体装置を、熱衝撃試験（−４
０℃／１２０℃、３０分／３０分、１０００サイクル）
に供して信頼性を調べたところ、図１０に示すように極
めて安定な電気的接続が得られた。これは、半導体素子
のバンプに形成されたＡｕ4Ａｌ層がバリアとして作用
して、バンプの金が配線のアルミニウムへ拡散するのを
抑制しているためである。また、前記バンプ電極とＡｌ
配線パターンとの間の接続断面をＳＥＭ（走査型電子顕
微鏡）により観察した結果、クラックなどの不良は認め
られなかった。
【００３４】また、高温放置試験（１２５℃、大気中）
を行なったところ、１０００時間後も抵抗の増加はなく
安定な接続が得られ、接合部にはボイド等の欠陥が何等
発生していないことがわかった。すなわち、第１の発明
の半導体装置においては、半導体素子のバンプに形成さ
れたＡｕ4 Ａｌ層がバリアとして作用して、金バンプか
らアルミニウム配線にこれ以上金が拡散されないので、
接合部におけるボイドの発生を避けることができた。
【００３５】なお、半導体素子を基板のアルミニウム配
線から取り外したところ、アルミニウム配線の剥離や基
板の割れは全く起こらず、バンプ表面のＡｕ4 Ａｌ金属
間化合物とバンプを構成するＡｕとの界面で剥離するこ
とができた。剥離後の半導体素子をアルミニウム配線側
からＡＥＳ深さ方向分析に供して、固相拡散反応層の厚
さを調べた結果、反応層の厚さは２００ｎｍ未満であっ
た。
【００３６】この半導体素子を取り外した配線の同様の
領域に、新たな半導体素子を前述と同様の条件で接続し
ても電気的接続不良はなく、さらに、上述と同様の熱衝
撃試験および高温放置試験に供したところ、１０００サ
イクル後もしくは１０００時間後でも不良は発生せずに
極めて安定な電気的接続が得られた。また、前記バンプ
電極とＡｌ配線パターン間の接続断面をＳＥＭにより観
察した結果、クラックなどの不良は認められなかった。
【００３７】（実施例Ｉ−２）半導体装置上に形成する
バンプ表面のＡｕ4 Ａｌ層をＡｕ薄膜と同様に、スパッ
タ法で形成し、メッキ用に形成したレジストマスクのリ
フトオフによりパターニングした以外、実施例（Ｉ−
１）と同様な半導体装置を組み立てた。このような接続
において電気的接続不良はなかった。
【００３８】得られた半導体装置を、熱衝撃試験（−４
０℃／１２０℃、３０分／３０分、１０００サイクル）
に供して信頼性を調べたところ、実施例（Ｉ−１）の場
合と同様に１０００サイクルでも不良は発生せず、極め
て安定な電気的接続が得られた。これは、半導体素子の
バンプに形成されたＡｕ4 Ａｌ層がバリアとして作用し
て、金のアルミニウムへの拡散を抑制しているためであ
る。また、前記バンプ電極とＡｌ配線パターン間の接続
断面をＳＥＭにより観察した結果、クラックなどの不良
は認められなかった。
【００３９】また、高温放置試験（１２５℃、大気中）
を行なったところ、１０００時間後も抵抗の増加はなく
安定な接続が得られ、接合部にはボイド等の欠陥が何等
発生していないことがわかった。
【００４０】なお、半導体素子を基板のアルミニウム配
線から取り外したところ、アルミニウム配線の剥離や基
板の割れは全く起こらず、バンプ表面のＡｕ4 Ａｌ金属
間化合物とバンプを構成するＡｕとの界面で剥離するこ
とができた。剥離後の半導体素子をアルミニウム配線側
からＡＥＳ深さ方向分析に供して、固相拡散反応層の厚
さを調べた結果、反応層の厚さは１００ｎｍ未満であっ
た。
【００４１】この半導体素子を取り外した配線の同様の
領域に、新たな半導体素子を前述と同様の条件で接続し
ても電気的接続不良はなく、さらに、上述と同様の熱衝
撃試験および高温放置試験に供したところ、１０００サ
イクル後もしくは１０００時間後でも不良は発生せずに
極めて安定な電気的接続が得られた。また、前記バンプ
電極とＡｌ配線パターン間の接続断面をＳＥＭにより観
察した結果、クラックなどの不良は認められなかった。
【００４２】（比較例Ｉ）半導体素子上に形成するバン
プ電極を、半導体素子上に形成されているＡｌ電極上に
Ａｕを電気メッキによって２０μｍの高さに形成して作
製した以外は、前述の実施例（Ｉ−１）と同様な半導体
装置を組み立てた。このような接続において、電気的接
続不良はなく、さらに上述と同様の熱衝撃試験に供して
信頼性を調べたところ、安定な接続が得られた。しかし
ながら、高温放置試験（１２５℃、大気中）に供したと
ころ、約１００時間後には抵抗値が平均初期抵抗の１０
％増加し、１０００時間後にはほぼ全部の接続点で抵抗
値が初期値の２倍以上、大きなものは１００倍以上増加
した。抵抗が増加した試料の接続部分を観察したとこ
ろ、接合面にはクラック（ボイド）が観察された。
【００４３】すなわち、金のみからなりＡｕ4 Ａｌ層が
形成されていないバンプを介して半導体素子を基板のア
ルミニウム配線パターンに接続した場合には、バンプの
金は何等制約を受けていないので配線のアルミニウム中
に容易に拡散し、それによって接続部にボイドが発生す
る。このため、長期にわたって安定した接続を得ること
ができない。
【００４４】以上の結果から、第１の発明の半導体素子
は、Ａｕ4 Ａｌ層とＡｕ薄膜との積層膜を表面に有する
バンプが形成されているので、加熱・加圧して基板のア
ルミニウム配線に接続した際には、バンプと配線との接
続部でのボイドの発生を避け、長期にわたって高い信頼
性を有する半導体装置が得られることがわかる。 （実施例II）以下、図面を参照して、第２の発明の半導
体装置の検査方法を詳細に説明する。
【００４５】（実施例II−１）図１１は、第２の発明の
方法により半導体装置を検査する際の、半導体素子が絶
縁基板に仮接合された状態を示す断面図である。
【００４６】図示するようにアルミニウムからなる配線
パターン２０を表面に有する絶縁性基板２２と、前記配
線パターン上に金バンプ２４を介して半導体装置２６が
実装されている。また、アルミニウム配線パターン２０
と金バンプとの接合部には、その下層にアルミニウム部
分を残してＡｕ−Ａｌ金属間化合物２８が形成されてい
る。
【００４７】かかる半導体装置は、以下のようにして製
造した。まず、厚さ１．１ｍｍのガラス基板上に、スパ
ッタ法によりアルミニウム膜を１０００ｎｍの膜厚で形
成し、パターニングして配線を形成した。なお、絶縁性
基板としては、アルミナ、窒化アルミニウム等のセラミ
ックス基板、ガラエポ基板等を用いることもできる。ま
た、アルミニウム膜を形成するに先だって、１００ｎｍ
程度の膜厚のクロム膜を予め基板上に形成してもよい。
【００４８】なお、別途用意した半導体素子には、アル
ミニウム電極上にバリアメタル層を形成し、この上に電
気メッキによりＡｕバンプを２０μｍの高さで形成して
おいた。
【００４９】次に、半導体素子と絶縁性基板との位置合
わせを行ない、Ａｕバンプが形成された半導体素子を４
００℃に加熱し、１バンプ当たり１００ｇｆの荷重で１
０秒間圧接し接合した。このとき、配線表層部のアルミ
ニウムはＡｕ−Ａｌ金属間化合物２８に変化した。なお
このＡｕ−Ａｌ金属間化合物層の厚さは、約３００ｎｍ
であった。
【００５０】次に、半導体素子の接続状態を抵抗測定装
置により調べるとともに、動作をプローバーにより検査
した。検査に合格したものは、半導体素子が搭載された
基板を１００℃に加熱し、再び４００℃に加熱されたヘ
ッドを半導体素子裏面からバンプ当たり１３０ｇｆの荷
重で１５秒間圧接した。この結果、図１２に示したよう
に、バンプ２４下のアルミニウム配線は、基板表面に到
達するまで概略全てＡｕ−Ａｌ金属間化合物２８に変化
した。この金属間化合物を分析すると、Ａｕ4 Ａｌおよ
びＡｕ5 Ａｌ2が検出され、金属間化合物としては、Ａ
ｕ4 Ａｌの割合が最も多く８０％以上であった。
【００５１】得られた半導体装置について、高温放置試
験（１２５℃、大気中）を行なったところ、１０００時
間後も抵抗の増加はなく、安定な接続が得られた。一
方、検査に不合格のものは、半導体素子全体、あるいは
バンプ接合部のみを圧力を加えずに加熱し、バンプのＡ
ｕとＡｕ−Ａｌ金属間化合物層との界面で剥離した。具
体的には、ガラス基板の裏面から赤外線を照射してバン
プ接合部を５５０℃に加熱し５分間放置した。
【００５２】このように圧力を加えずに加熱することに
より、過剰の金がアルミニウムに拡散し、供給される金
の量が追いつかなくなってボイドが発生する。さらに、
バンプのＡｕ２４とＡｕ−Ａｌ金属間化合物層２８との
界面でクラックを成長させて、図１３に示すようにクラ
ック部において半導体素子を基板から剥離した。
【００５３】半導体素子を取り去った後、別の半導体素
子を前述と同様に加熱、加圧しながら基板に仮接続し、
前述と同様にして検査した後、不良がないことを確認し
て、さらに加熱・加圧することにより半導体素子を基板
に本実装した。接合部に生じたＡｕ−Ａｌ間金属間化合
物を分析すると、Ａｕ4 ＡｌおよびＡｕ5 Ａｌ2 が検出
され、金属間化合物としては、Ａｕ4 Ａｌが８０％以上
と最も多かった。
【００５４】得られた半導体装置について、高温放置試
験（１２５℃、大気中）を行なったところ、１０００時
間後も抵抗の増加はなく、安定な接続が得られた。この
ように、第２の発明の方法により、半導体素子を基板上
に仮接続した状態でその動作を検査し、動作等に不良が
発見されても、接続部にクラックを発生・成長させてそ
の領域から素子を剥離した後、新たに半導体素子を実装
することによって長期にわたって高い信頼性を有する半
導体装置を得ることができる。
【００５５】（実施例II−２）ガラス基板上のアルミニ
ウム配線の膜厚を５５０ｎｍとした以外は、上述の実施
例（II−１）と同様の半導体素子を、同様の条件で接続
した。仮接続の段階で動作試験を行なったところ正常に
作動したので、さらに加熱・加圧して本接続を行なっ
て、バンプ下方のアルミニウムを完全に固相拡散反応に
関与させて、図１２に示すように基板表面までＡｕ−Ａ
ｌ金属間化合物が形成された半導体装置を得た。
【００５６】なお、得られた半導体装置の接続抵抗は約
３０ｍΩであった。また、金属間化合物層を分析する
と、Ａｕ4 ＡｌおよびＡｕ5 Ａｌ2 が検出され、金属間
化合物としては、Ａｕ4 Ａｌの割合が最も多く８０％以
上であった。
【００５７】次に、得られた半導体装置について、高温
放置試験（１２５℃、大気中）を行なった結果、１００
０時間後も抵抗の増加はなく、安定な接続が得られた。
また、半導体素子と絶縁基板との密着強度を調べたとこ
ろ、１０ｇ／１００μｍ□であった。
【００５８】（実施例II−３）厚さ０．７ｍｍのガラス
基板上にスパッタ法によりクロム膜を１００ｎｍの膜厚
で形成した後、さらにこの上にアルミニウム膜を５５０
ｎｍ形成し、パターニングして配線を形成した以外は、
上述の実施例（II−１）と同様の半導体素子を用いて、
同様の条件で接続した。仮接続の段階で動作試験を行な
ったところ正常に作動したので、さらに加熱・加圧して
本接続を行なって、バンプ下方のアルミニウムを完全に
固相拡散反応に関与させて、図１２に示すように基板表
面までＡｕ−Ａｌ金属間化合物が形成された半導体装置
を得た。
【００５９】接続後、バンプ下に位置する配線のＡｌ
は、基板表面に到達するまで概略全てＡｕ−Ａｌ金属間
化合物に変化した。金属間化合物層を分析すると、Ａｕ
4 ＡｌおよびＡｕ5 Ａｌ2 が検出され、Ａｕ4 Ａｌの割
合が８０％以上と最も多かった。
【００６０】次に、得られた半導体装置について、高温
放置試験（１２５℃、大気中）を行なったところ、１０
００時間後も抵抗の増加はなく、安定な接続が得られ
た。また、半導体素子と絶縁基板との密着強度を調べた
ところ、１５ｇ／１００μｍ□であり、実施例（II−
２）の場合より優れていた。これは、本実施例におい
て、配線パターンをクロム膜とアルミニウム膜との積層
膜で構成したことによるものである。クロム等の高融点
金属は、融点が高いゆえに安定しているので、アルミニ
ウム膜と絶縁基板との密着性を高める作用を有する。例
えば、ＬＣＤパネルなどでは、ガラス基板上にＩＴＯな
どの透明導電膜とアルミニウム膜とを積層する際に、高
融点金属膜をこれらの間に形成して、抵抗の増加を防止
し安定性を向上を図っている。
【００６１】なお、高融点金属としては、クロム以外に
もモリブデンやタングステンなどが挙げられ、これらは
単体または２種以上を組み合わせて、あるいはこのうち
の一つを主成分とする合金として使用することができ
る。
【００６２】（参考例II−１）検査後の圧接時間を１０
秒間とした以外は、実施例（II−１）と同様の半導体素
子を用い、同様の条件で接続して半導体装置を製造し
た。得られた半導体装置の接続抵抗は、約３０ｍΩであ
った。また、接合断面を分析すると、上からＡｕ／Ａｕ
−Ａｌ／Ａｌの積層構造であり、Ａｕ−Ａｌ金属間化合
物層を分析すると、Ａｕ4 Ａｌ、Ａｕ5 Ａｌ2 、Ａｕ2
ＡｌおよびＡｕＡｌ2 が検出された。
【００６３】得られた半導体装置について、さらに半導
体素子と基板との隙間をエポキシ樹脂で封止し、熱衝撃
試験（〜４０／１００℃、各３０分）を１０００サイク
ル行なった結果、接続抵抗の変化は少なく安定な接続が
得られた。しかしながら、高温放置試験（１２５℃、大
気中）に供すると、約１００時間後には抵抗が平均初期
抵抗の１０％上昇し、１０００時間後にはほぼ全部の接
続点で抵抗値が初期の２倍以上、大きなものは１００倍
以上上昇した。また、抵抗が増加した試料の接続部分を
観察すると接合面にクラック（ボイド）が確認された。
【００６４】上述の実施例（II−１）および（II−２）
と参考例（II−１）との比較から、アルミニウム配線パ
ターンと金バンプとの接続部においては、基板表面に到
達するようにＡｕ−Ａｌ金属間化合物層を形成すること
が好ましく、特に、金属間化合物中のＡｕ4 Ａｌの割合
を多くすることによって、接続安定性がよりいっそう高
められることがわかる。このようなアルミニウム配線と
金との固相拡散反応による接続は、金バンプを金細線に
代えても応用することができる。
【００６５】以下に、アルミニウムからなる端子に金細
線を接続する場合について説明する。 （参考例II−２）図１４は、第２の発明を応用して製造
した半導体素子の構造を示す断面図である。
【００６６】図示するように、ダイシングされたシリコ
ン基板（半導体素子）３０の上に能動領域３２が形成さ
れており、該能動領域の外側には半導体素子の入出力用
端子３４が形成されている。半導体素子の配線および入
出力端子３４（以下、端子と称する）は、アルミニウム
を主成分としており、この端子上にＡｕの細線３６が接
合されている。前記端子３４とＡｕ細線３６との間は、
金とアルミニウムとの固相拡散反応によって金属間化合
物層３８を形成して接合されている。金細線３６の下の
アルミニウムは、基板に到達するまで概略全てＡｕ−Ａ
ｌ金属間化合物層３８に変化している。
【００６７】かかる半導体素子は、以下のようにして製
造した。まず、シリコン基板上に、厚さ８００ｎｍ、Ａ
ｌを主成分とし１％未満のシリコンと銅とが添加されて
いる入出力用端子を形成した。一方、細線３６として
は、純度９９．９９％の金からなる直径２５μｍのもの
を用い、その先端を放電によりボール状に形成した。ボ
ール状に形成された金細線の先端を、６０ｍＷの超音波
を印加しつつ、３００℃に加熱したシリコン基板に約１
２５ｇｆの荷重で２．０秒間圧接した。このとき、端子
を構成するアルミニウムは、基板表面に到達するまで概
略全てＡｕ−Ａｌ金属間化合物に変化した。金属間化合
物層を分析すると、Ａｕ4 ＡｌおよびＡｕ5 Ａｌ2 が検
出され、Ａｕ4 Ａｌの割合が８０％以上と最も多かっ
た。
【００６８】端子と接合した金細線と別の一方は、一般
的な半導体素子のパッケージング工程と同様にリードフ
レーム上にボンディングし、樹脂モールドした後、リー
ドフレームを切断、曲げ加工して半導体パッケージとし
た。
【００６９】なお、端子と接続したＡｕ−Ａｌ接合部分
の信頼性を評価するために、半導体素子をパッケージン
グせずにＡｕ−Ａｌ接合部分を露出させ、高温オーブン
に放置し、高温放置試験（１２５℃、大気中）を行な
い、接合強度の劣化を測定したところ、１０００時間後
も接合強度の劣化は初期接続時の接合強度より５０％以
内の強度劣化の範囲に入り、安定な接続が得られた。
【００７０】（参考例II−３）シリコン基板上の端子
を、厚さ１０ｎｍのモリブデン膜と、厚さ８００ｎｍの
アルミニウムを主成分とする膜との積層構造とした以外
は、上述の参考例（II−２）と同様にして半導体素子を
製造した。
【００７１】前記端子とＡｕ細線との間は、金とアルミ
ニウムとの固相拡散反応によって金属間化合物層を形成
して接合されている。金細線の下のアルミニウム端子
は、モリブデン膜表面に到達するまで概略全てＡｕ−Ａ
ｌ金属間化合物層に変化しており、接合断面を分析する
と、上からＡｕ／Ａｕ−Ａｌ／Ｍｏの積層構造になって
いた。Ａｕ−Ａｌ金属間化合物層を分析すると、Ａｕ4
ＡｌおよびＡｕ5 Ａｌ2が検出され、Ａｕ4 Ａｌの割合
が８０％と最も多かった。
【００７２】端子と接合した金細線と別の一方は、一般
的な半導体素子のパッケージング工程と同様にリードフ
レーム上にボンディングし、樹脂モールドした後、リー
ドフレームを切断、曲げ加工して半導体パッケージとし
た。
【００７３】なお、端子と接続したＡｕ−Ａｌ接合部分
の信頼性を評価するために、半導体素子をパッケージン
グせずにＡｕ−Ａｌ接合部分を露出させ、高温オーブン
に放置し、高温放置試験（１２５℃、大気中）を行な
い、接合強度の劣化を測定したところ、１０００時間後
も接合強度の劣化は初期接続時の接合強度より５０％以
内の強度劣化の範囲に入り、安定な接続が得られた。
【００７４】（参考例II−４）前述の参考例（II−２）
と同様のシリコン基板および金細線を用い、次のような
条件でこれらを接続した。すなわち、ボール状に形成し
た金細線の先端を、６０ｍＷの超音波を印加しつつ、１
５０℃の加熱したシリコン基板に約１２５ｇｆの荷重で
２０ミリ秒間圧接した。前記端子とＡｕ細線との間は、
金とアルミニウムとの固相拡散反応によって金属間化合
物層を形成して接合されている。金細線の下のアルミニ
ウム端子の表層部には、金属間化合物層が形成され、接
合断面を分析すると、上からＡｕ／Ａｕ−Ａｌ／Ａｌの
積層構造であった。Ａｕ−Ａｌ金属間化合物層を分析す
ると、Ａｕ4 Ａｌ、Ａｕ5 Ａｌ2 、Ａｕ2 ＡｌおよびＡ
ｕＡｌ2 が検出された。
【００７５】端子と接続したＡｕ−Ａｌ接合部分の信頼
性を評価するために、Ａｕ−Ａｌ接合部分を露出させ、
高温オーブンに放置し、高温放置試験（１２５℃、大気
中）を行ない、接合強度の劣化を測定したところ、１０
００時間後には検査したほぼ全部の接続点で、接合強度
は初期接続時の接合強度の１０％程度であり、強度劣化
が激しかった。強度が劣化した試料の接続部分を観察し
たところ、接合面にクラック（ボイド）が確認された。
このボイドは、高温放置試験において、金がアルミニウ
ムに拡散し、金属間化合物を形成するときに供給される
金の量が追いつかずに発生したことがわかった。
【００７６】
【発明の効果】以上説明したように、第１の発明によれ
ば、絶縁基板上の配線パタ−ンにバンプを介して良好に
接続される半導体素子、および高信頼性を有する半導体
装置が提供される。かかる半導体装置は、特に液晶表示
装置として有用である。
【００７７】また、第２の発明によれば、アルミニウム
配線に金バンプを介して半導体素子を接続する際の検査
方法が提供される。本発明を応用することにより、アル
ミニウム配線パターンを有する全ての基板に対し、金バ
ンプあるいは金細線を接続して長期信頼性を有するデバ
イスを製造することが可能となり、その工業的価値は大
きい。
【図面の簡単な説明】
【図１】第１の発明の半導体素子の一例を示す断面図。
【図２】Ａｕ−Ａｌ金属間化合物の増加速度を示すグラ
フ図。
【図３】第１の発明の半導体素子の製造工程の一例を示
す断面図。
【図４】第１の発明の半導体素子の製造工程の一例を示
す断面図。
【図５】第１の発明の半導体素子の製造工程の一例を示
す断面図。
【図６】第１の発明の半導体素子の一例を示す断面図。
【図７】第１の発明の半導体装置の一例を示す断面図。
【図８】第１の発明の半導体装置の他の例を示す断面
図。
【図９】第１の発明の半導体装置の他の例を示す断面
図。
【図１０】第１の発明の半導体装置におけるＡｌ配線パ
ターンとバンプとの間の接続部の熱衝撃試験後の電気的
特性を示す特性図。
【図１１】第２の発明の方法により検査される半導体装
置の一例を示す断面図。
【図１２】第２の発明の検査方法により検査し、製造し
た半導体装置の他の例を示す断面図。
【図１３】第２の発明の方法により検査し、接続部で半
導体素子を基板から剥離した状態を示す断面図。
【図１４】第２の発明を応用して接続した半導体素子の
一例を示す断面図。
【符号の説明】
１…半導体装置 ２…半導体素子 ３…絶縁膜 ４…アルミニウム電極 ５…バリアメタル ６…バンプ ７…Ａｕ４A ｌ層 ８…Ａｕ薄膜 ９…ガラス基板 １０…モリブデン層 １１…アルミニウム配線 １２…シリコンウェハ １３…アルミニウム層 １４…Ａｕ−Ａｌ金属間化合物層 １５…絶縁基板 １６…表示部 １７…レジストマスク ２０…アルミニウム配線パターン ２２…絶縁性基板 ２４…金バンプ ２６…半導体素子 ２８，３８…Ａｕ−Ａｌ金属間化合物層 ３０…シリコン基板 ３２…能動領域 ３４…入出力用端子 ３６…Ａｕ細線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−311733（ＪＰ，Ａ) 特開 昭64−69022（ＪＰ，Ａ) 特開 平７−211720（ＪＰ，Ａ) 特開 平８−227917（ＪＰ，Ａ) 特開 平８−340000（ＪＰ，Ａ) 特開 平９−129648（ＪＰ，Ａ) 特開 平９−36169（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に形成された配線パターンに
    バンプを介して電気的、機械的に接続される半導体素子
    において、 前記バンプは、導電性材料からなる第１の層と、 前記第１の層の上に形成されたＡｕ4 Ａｌからなる第２
    の層と、 前記第２の層の上に形成され、前記配線パターンとの固
    相拡散反応により金属間化合物を生じるためのＡｕから
    なる第３の層とを有することを特徴とする半導体素子。
  2. 【請求項２】 表面にアルミニウム配線パターンが形成
    された絶縁基板と、膜厚０．０５μｍ以上のＡｕ4 Ａｌ
    層上にＡｕ薄膜が形成されたバンプを介して前記絶縁基
    板のアルミニウム配線パターンに電気的に接続された半
    導体素子とを具備し、 前記アルミニウム配線パターンとバンプとの接触領域に
    は、バンプの表面薄膜であるＡｕと配線のアルミニウム
    との固相拡散反応により生じたＡｕ−Ａｌ金属間化合物
    が形成されていることを特徴とする半導体装置。
  3. 【請求項３】 絶縁基板の表面に形成されたアルミニウ
    ム配線パターンに、半導体素子に形成された金バンプを
    接触させ、前記基板と半導体素子とを加熱・圧接して、
    前記配線パターンの基板に接する側にはアルミニウムを
    残しつつ、この配線パターンの金バンプに接する側に
    は、前記配線を構成するアルミニウムとバンプを構成す
    る金との間で固相拡散反応を生ぜしめてＡｕ−Ａｌ金属
    間化合物層を形成することにより、半導体素子を絶縁基
    板に仮接続する工程と、 前記半導体素子の接続状態および動作を検査する工程と
    を具備し、 前記検査により不良が認められない場合には、 前記半導体素子および基板を加熱しつつ圧接してバンプ
    と配線との接続部に、基板表面に到達するようにＡｕ−
    Ａｌ金属間化合物層を形成することにより半導体素子を
    基板に本接合し、 前記検査により不良が認められた場合には、 加圧せずに前記半導体素子、基板および接続部の少なく
    とも１つを加熱して、前記仮接続の工程で生じたＡｕ−
    Ａｌ金属間化合物層とバンプを構成する金との界面に欠
    陥を発生させ、この欠陥部から半導体素子を剥離するこ
    とを特徴とする半導体装置の検査方法。
JP16578396A 1996-06-26 1996-06-26 半導体素子、半導体装置、および半導体装置の検査方法 Expired - Lifetime JP3284055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16578396A JP3284055B2 (ja) 1996-06-26 1996-06-26 半導体素子、半導体装置、および半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16578396A JP3284055B2 (ja) 1996-06-26 1996-06-26 半導体素子、半導体装置、および半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JPH1012670A JPH1012670A (ja) 1998-01-16
JP3284055B2 true JP3284055B2 (ja) 2002-05-20

Family

ID=15818934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16578396A Expired - Lifetime JP3284055B2 (ja) 1996-06-26 1996-06-26 半導体素子、半導体装置、および半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP3284055B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943416B2 (ja) 2002-03-07 2007-07-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4904710B2 (ja) * 2005-03-30 2012-03-28 富士通株式会社 半導体装置の製造方法および半導体装置
JP4877465B2 (ja) * 2005-08-03 2012-02-15 セイコーエプソン株式会社 半導体装置、半導体装置の検査方法、半導体ウェハ
JP5122098B2 (ja) * 2006-08-11 2013-01-16 株式会社トクヤマ メタライズ基板、半導体装置
JP7407360B2 (ja) * 2021-09-30 2024-01-04 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JPH1012670A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
US5821627A (en) Electronic circuit device
JP4663165B2 (ja) 半導体装置およびその製造方法
KR20030055130A (ko) 반도체 장치 및 그 제조 방법
JPH04326534A (ja) 半導体装置のチップボンディング方法
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
JP4049035B2 (ja) 半導体装置の製造方法
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JPH07169875A (ja) 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3527356B2 (ja) 半導体装置
JP3284055B2 (ja) 半導体素子、半導体装置、および半導体装置の検査方法
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JPH10178046A (ja) 半導体チップの実装方法
WO1998041354A1 (en) Method of solid-phase welding members
JP3638085B2 (ja) 半導体装置
JP3373701B2 (ja) 半導体素子、半導体装置およびその製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JP3437687B2 (ja) 半導体素子の実装構造、及び液晶表示装置
JP3645391B2 (ja) 半導体集積回路装置の製造方法
KR0167373B1 (ko) 전자회로장치
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JP2010205974A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100301

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120301

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11