JP3645391B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3645391B2 JP3645391B2 JP3650597A JP3650597A JP3645391B2 JP 3645391 B2 JP3645391 B2 JP 3645391B2 JP 3650597 A JP3650597 A JP 3650597A JP 3650597 A JP3650597 A JP 3650597A JP 3645391 B2 JP3645391 B2 JP 3645391B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- conductor layer
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05559—Shape in side view non conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造方法および半導体集積回路装置技術に関し、特に、バンプ電極を有する半導体集積回路装置の製造方法および半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電子機器の小型化、軽量化、高性能化に伴い、半導体素子のベアチップ実装技術や小型半導体パッケージへの関心が高まっている。
【０００３】
半導体素子の電極上に微細なバンプを形成し、フェイスダウンで実装するフリップチップ実装は電子機器の小型化、軽量化、高性能化に対して最も有効な実装技術である。
【０００４】
このバンプに、例えば錫（Ｓｎ）系はんだを用い、他の部品と共に一括リフロを行って実装出来れば、低コストでフリップチップ実装が実現できる。
【０００５】
ところで、半導体素子の電極は一般にアルミニウム（Ａｌ）等を用いて形成されているが、このＡｌ電極上にＳｎ系はんだバンプを形成すると、Ａｌ電極とＳｎ系はんだバンプとの接続強度、高温での信頼性が十分確保できない。
【０００６】
そこで、はんだバンプを形成する場合には、Ａｌ電極とＳｎ系はんだバンプとの間にＵＢＭ（Under Bump Metals)と称する下地金属層を設ける必要がある。
【０００７】
このようなＵＢＭについては、例えばプロシーディング オブ １９９５ ジャパン インターナショナル エレクトロニック マニュファクチャリングス テクノロジー シンポジウム（Proceeding of 1995 Japan International Electronic Manufacturing Technology Symposium）、エバリュエイション オブ バリア メタルズ ソルダ バンプ フォー フリップチップ インターコネクション（Evaluation of Barrier Metals of Solder Bump for Flip-Chip Interconnection)Ｐ１１３〜Ｐ１１６に記載がある。
【０００８】
上記文献においては、ＵＢＭとして、例えば銅（Ｃｕ；１０μｍ）／チタン（Ｔｉ；0.１μｍ）およびニッケル（Ｎｉ；１μｍ）／Ｔｉ（0.１μｍ）の積層金属層を設けて、この上にＳｎ−鉛（Ｐｂ）共晶はんだバンプを形成しており、高温放置後の接続強度、各元素に対するバリア性を評価している。
【０００９】
【発明が解決しようとする課題】
ところが、上記したＵＢＭの構造においては、以下の問題があることを本発明者は見出した。
【００１０】
まず、ＵＢＭをＣｕ／Ｔｉの組み合わせで構成する場合においては、高温放置後に、ＣｕとＳｎとの非常にもろい合金層が形成される結果、この合金層が厚く成長するとバンプの接続強度が低下してしまう問題がある。また、Ｃｕのめっき厚さが１０μｍと厚いため、めっき処理に要する時間が長く、半導体集積回路装置の製造に時間がかかるという問題がある。
【００１１】
また、ＵＢＭをＮｉ／Ｔｉの組み合わせで構成する場合においては、高温放置後におけるバンプの接続強度の低下は少ないが、Ｎｉめっき層を半導体ウエハの面内に厚さが均一になるように形成することが難しいという問題がある。
【００１２】
本発明の目的は、バンプ電極を有する半導体集積回路装置において、バンプ電極の接合強度を向上させることのできる技術を提供することにある。
【００１３】
また、本発明の他の目的は、バンプ電極を有する半導体集積回路装置において、そのバンプ電極の形成時間を短縮させることのできる技術を提供することにある。
【００１４】
さらに、本発明の他の目的は、バンプ電極を有する半導体集積回路装置において、半導体基板の面内におけるバンプ下地金属層の厚さの均一性を向上させることのできる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明の半導体集積回路装置の製造方法は、半導体基板上に形成された半導体集積回路の引出し電極上に錫を含有するはんだバンプ電極をバンプ下地導体層を介して設けてなる半導体集積回路装置の製造方法であって、前記はんだバンプ電極と接触するバンプ下地導体層をＰｄを含有する導体層で形成する工程を有するものである。
【００１８】
また、本発明の半導体集積回路装置の製造方法は、接着機能を有する下地導体層および前記パラジウムを含有する下地導体層をスパッタリング法によって堆積するものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００２０】
（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の要部断面図、図２は図１の半導体集積回路装置のバンプ電極形成前の要部断面図、図３〜図５はバンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図、図６〜図１３は図１の半導体集積回路装置の製造工程中における要部断面図、図１４は図１の半導体集積回路装置を組み込んだパッケージの断面図、図１５〜図１８は図１４のパッケージの組立工程を説明するための組立工程中における断面図、図１９〜図２１はパッケージの実装形態を説明するためのパッケージの断面図、図２２は従来のバンプ電極およびバンプ下地金属層構造におけるせん断強度を説明するための説明図である。
【００２１】
まず、本実施の形態１の説明に先立って、従来のバンプ電極構造における高温放置試験の結果を図２２に示す。横軸は、例えば１５０℃で放置した時間を示し、縦軸は、はんだバンプのせん断強度を示している。
【００２２】
バンプのはんだ組成は、例えば63％Ｓｎ−37％Ｐｂである。バンプを形成したパッドの直径は、例えば１００μｍ程度である。初期からの接続強度の増加は原因が不明である。その後の強度の低下ははんだの組織の肥大化によるものであり、回避するにははんだ組成を変えなければならないことがわかる。
【００２３】
次に、本実施の形態１の半導体集積回路装置の構造を図１によって説明する。
【００２４】
半導体基板１は、例えばシリコン（Ｓｉ）単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００２５】
この引出し電極３は、例えばアルミニウム（Ａｌ）またはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えば二酸化シリコン（ＳｉＯ2)等からなる。
【００２６】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００２７】
下層の表面保護膜４ａの一部には、引出し電極３の一部が露出するような開口部５が形成されており、その引出し電極３の露出領域上には、バンプ下地金属層６ａ, ６ｂを介してバンプ電極７が形成されている。なお、上層の表面保護膜４ｂにおいて、バンプ電極７の形成領域には、バンプ電極７を配置可能なようにバンプ電極７よりも大径の開口部８が形成されている。
【００２８】
バンプ下地金属層６ａは、例えば厚さ1750Å程度のＴｉからなり、引出し電極３とバンプ電極７との接着性を向上させるための機能等を有している。
【００２９】
その上層のバンプ下地金属層６ｂは、例えばパラジウム（Ｐｄ）からなる導体層およびＰｄがバンプ電極７の下部に拡散して形成されたＰｄを含む合金層からなる。
【００３０】
バンプ下地金属層６ｂは、例えば次のような機能を有している。
【００３１】
第１は、Ｔｉ等からなる下層のバンプ下地金属層６ａの表面酸化を防ぐ作用である。Ｐｄからなるバンプ下地金属層６ａの表面酸化も進行するが、はんだ付けを行う際に還元性を有するＮ2+Ｈ2 ガス雰囲気で行う必要はなく、フラックスを用いて大気中で行えば良い。また、はんだが非常に酸化されやすい組成の場合にはＮ2 ガス雰囲気中ではんだ付けを行えば良い。
【００３２】
第２は、バンプ電極７の下部に拡散してバンプ電極７の接続強度を向上させる作用である。すなわち、本実施の形態１においては、このバンプ下地金属層６ｂの材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地金属層６ｂをＣｕで構成した場合にバンプ下地金属層６ｂとバンプ電極７との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極７の接続強度を向上させることが可能となっている。
【００３３】
バンプ電極７は、例えば６３％Ｓｎ−３７％Ｐｂのはんだからなり、その直径は、例えば１２０μｍ程度である。
【００３４】
なお、バンプ電極７の形成前の半導体基板１の要部断面図を図２に示す。バンプ下地金属層６ａ上にはバンプ下地金属層６ｂ1 が積み重ねられている。この際のバンプ下地金属層６ｂ1 は、例えばＰｄの単体層からなり、その厚さは、例えば1750Å程度である。
【００３５】
次に、バンプ下地金属層６ａ, ６ｂのバリア性を確認するためのオージェ分析結果を図３〜図５に示す。図３〜図５において、横軸は深さを示し、縦軸は各元素の濃度を示している。
【００３６】
バンプ電極７のはんだ組成は、上記したように、例えば６３％Ｓｎ−３７％Ｐｂである。図３に示すように、ウエットバック直後のサンプルでもすでにＰｄがはんだ中に拡散していることがわかる。また、ＳｎがＴｉ中に拡散している。しかし、Ｓｎは半導体素子の引出し電極３であるＡｌ中には拡散していないことがわかる。
【００３７】
図４は、例えば１５０℃で２００時間放置したサンプルを示すもので、ウエットバック直後のサンプルとほとんど変わらないことがわかる。
【００３８】
さらに、図５は、例えば１５０℃で１０００時間放置したサンプルを示すもので、ウエットバック直後のサンプルや２００時間放置した後のサンプルに比べてＰｄの拡散が進行していることがわかる。また、Ｓｎは半導体素子の引出し電極３であるＡｌ中には拡散しておらず、ＡｌがＳｎに対するバリアとなっていることがわかる。
【００３９】
次に、本実施の形態１の半導体集積回路装置の製造方法を図６〜図１３によって説明する。
【００４０】
図６は、半導体集積回路装置の製造工程中における半導体基板１の要部断面を示している。半導体基板１は、例えばＳｉ単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００４１】
この引出し電極３は、例えばＡｌまたはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えばＳｉＯ2 等からなる。
【００４２】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００４３】
下層の表面保護膜４ａの一部には、開口部５が形成されており、引出し電極３の一部が露出している。なお、上層の表面保護膜４ｂにおいて、バンプ電極形成領域には、バンプ電極を配置可能なようにバンプ電極よりも大径の開口部８が形成されている。
【００４４】
まず、このような半導体基板１上に、図７に示すように、例えばＴｉ等からなるバンプ下地金属層６ａをスパッタリング法等によって堆積する。バンプ下地金属層６ａの厚さは、例えば1750Å程度である。
【００４５】
続いて、図８に示すように、バンプ下地金属層６ａ上に、例えばＰｄ等からなるバンプ下地金属層６ｂをスパッタリング法等によって堆積する。バンプ下地金属層６ｂの厚さは、例えば1750Å程度である。
【００４６】
その後、図９に示すように、バンプ下地金属層６ｂ上にフォトレジスト膜９ａを堆積した後、露光処理を施し、さらに、現像処理を施すことにより、図１０に示すように、引出し電極３を被覆するような寸法および形状のフォトレジストパターン９ａ1 を形成する。
【００４７】
次いで、フォトレジストパターン９ａ1 をエッチングマスクとして、フォトレジストパターン９ａ1 から露出するバンプ下地金属層６ｂをエッチング除去する。この工程後の半導体基板１の断面図を図１１に示す。
【００４８】
続いて、フォトレジストパターン９ａ1 をエッチングマスクとして、フォトレジストパターン９ａ1 から露出するバンプ下地金属層６ａをエッチング除去する。この工程後の半導体基板１の断面図を図１２に示す。
【００４９】
その後、フォトレジストパターン９ａ1 を図１３に示すように除去した後、バンプ下地金属層６ｂ上に、例えば６３％Ｓｎ−３７％Ｐｂ合金からなるはんだを蒸着法等によって堆積し、さらに、ウエットバック処理（熱処理）を施すことにより、図１に示したバンプ電極７を形成する。
【００５０】
次に、本実施の形態１の半導体集積回路装置のパッケージ構造を図１４によって説明する。
【００５１】
フリップチップ実装基板１０上には、半導体チップ１ｃがその主面を図１４において下方に向けた状態でバンプ電極７を介して実装されている。
【００５２】
半導体チップ１ｃは、上記した半導体基板１を有するＳｉ単結晶の小片であり、その主面には所定の半導体集積回路が形成されている。フリップチップ実装基板１０は、例えばガラスセラミックス基板、ガラスエポキシ基板またはフィルム状回路基板等が使用されている。
【００５３】
バンプ電極７は、フリップチップ実装基板１０上のパッド１１に接合され電気的に接続されている。このパッド１１は、フリップチップ実装基板１０がガラスセラミックス基板の場合は、例えばＡｇ−Ｐｄが使用され、フリップチップ実装基板１０がガラスエポキシ基板やフィルム状回路基板の場合は、例えばＣｕからなる導体層にプリフラックスを塗布したもの、また、例えばＣｕからなる導体層にＮｉめっき及びＡｕめっきを行ったもの、さらに、例えばＣｕからなる導体層にはんだをプリコートしたもの等が使用されている。
【００５４】
この半導体チップ１ｃとフリップチップ実装基板１０との間には封止樹脂１２が充填されている。封止樹脂１２は、例えばエポキシ系の樹脂からなる。ただし、封止樹脂１２の材料は、エポキシ系の樹脂に限定されるものではなく種々変更可能であり、例えばアクリル系の樹脂でも良い。
【００５５】
次に、このようなパッケージ構造の組立工程を図１５〜図１８によって説明する。
【００５６】
まず、図１５に示すように、フリップチップ実装基板１０におけるパッド形成面上にフラックス１３を塗布する。
【００５７】
続いて、図１６に示すように、フリップチップ実装基板１０上に半導体チップ１ｃを載せる。この際、半導体チップ１ｃのバンプ電極７がフリップチップ実装基板１０のパッド１１に当たるようにする。
【００５８】
その後、このフリップチップ実装基板１０および半導体チップ１ｃに対してリフロ処理を施すことにより、バンプ電極７を溶融し、図１７に示すように、バンプ電極７とパッド１１とを接合する。
【００５９】
次いで、洗浄処理を施すことにより、フラックス１３を除去する。この工程後を図１８に示す。その後、図１４に示したように、半導体チップ１ｃとフリップチップ実装基板１０との間に封止樹脂１２を充填して硬化してパッケージの組立工程を終了する。
【００６０】
その後、冷却衝撃試験等のような検査工程を経て半導体集積回路装置を製造する。この冷熱衝撃試験の条件は、例えば−５５℃（３０分）および１２５℃（３０分）であり、その結果、いずれの実装基板を用いた場合でも１０００サイクルまで評価したが、断線や接続抵抗の増加等はみられなかった。
【００６１】
次に、このようなパッケージをパッケージ実装基板上に実装した場合の例を図１９に示す。
【００６２】
パッケージ実装基板１４上には、バンプ電極１５を介して上記したパッケージが実装されている。パッケージ実装基板１４は、例えばエポキシ系の樹脂からなり、その主面上にはパッド１６が設けられている。
【００６３】
パッド１６は、例えばＣｕ等のような導体層からなり、その上面にはバンプ電極１５が接合されている。このバンプ電極１５は、例えばＳｎ−Ｐｂ合金からなり、フリップチップ実装基板１０の裏面の格子状交点に配置されている。
【００６４】
また、このバンプ電極１５は、フリップチップ実装基板１０に設けられた内部配線を通じてフリップチップ実装基板１０上のパッド１１と電気的に接続されている。
【００６５】
また、パッケージの構造および実装形態は上記したものに限定されるものではなく種々変更可能であり、例えば図２０や図２１に示すようにしても良い。
【００６６】
図２０は、フリップチップ実装基板１０の裏面の外周にバンプ電極１５を設ける構造のパッケージをパッケージ実装基板１４上に実装した場合を示している。フリップチップ実装基板１０は、上記したパッケージ構造のフリップチップ実装基板１０よりも大形となっている。バンプ電極１５は、例えば２列になって半導体チップ１ｃの外周を取り囲むように複数個配置されている。
【００６７】
図２１は、フリップチップ実装基板１０のチップ実装面上に半導体チップ１ｃを取り囲むように枠体１７を設けるとともに、その枠体１７上にキャップ１８を設けた構造のパッケージをパッケージ実装基板１０上に実装した場合を示している。
【００６８】
キャップ１８は熱伝導性の高い材料からなり、その一部が半導体チップ１ｃの裏面に接触した状態で設置されている。すなわち、このパッケージ構造においては、半導体チップ１ｃで生じた熱をその裏面からキャップ１８を通じて外部に逃がすことが可能な構造となっている。
【００６９】
このような本実施の形態１によれば、以下の効果を得ることが可能となる。
【００７０】
(1).バンプ下地金属層６ｂの材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地金属層６ｂをＣｕで構成した場合にバンプ下地金属層６ｂとバンプ電極７との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極７の接続強度を向上させることが可能となる。
【００７１】
(2).上記(1) により、バンプ電極７と引出し電極３との電気的接続不良やバンプ電極７の剥離等のような不良を低減することができるので、素子や配線等の微細化が進められている半導体集積回路装置であってもその歩留りおよび信頼性を向上させることが可能となる。
【００７２】
(3).バンプ下地金属層６ａ, ６ｂをスパッタリング法によって形成することにより、半導体ウエハの面内におけるバンプ下地金属層６ａ, ６ｂの厚さの均一性を向上させることが可能となる。
【００７３】
(4).上記(3) により、半導体ウエハ面内における複数のバンプ電極７の形成条件の均一性を向上させることができるので、半導体ウエハ面内における複数のバンプ電極７を良好に形成することができる。したがって、素子や配線等の微細化が進められている半導体集積回路装置であってもその歩留りおよび信頼性を向上させることが可能となる。
【００７４】
（実施の形態２）
図２３〜図３０は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【００７５】
本実施の形態２においては、半導体集積回路装置の構造は前記実施の形態１と同じである。異なるのは、その製造方法である。以下、本実施の形態２の半導体集積回路装置の製造方法を図２３〜図３０によって説明する。
【００７６】
図２３は、半導体集積回路装置の製造工程中における半導体基板１の要部断面を示している。半導体基板１は、例えばＳｉ単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００７７】
この引出し電極３は、例えばＡｌまたはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えばＳｉＯ2 等からなる。
【００７８】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００７９】
下層の表面保護膜４ａの一部には、開口部５が形成されており、引出し電極３の一部が露出している。なお、上層の表面保護膜４ｂにおいて、バンプ電極形成領域には、バンプ電極を配置可能なようにバンプ電極よりも大径の開口部８が形成されている。
【００８０】
まず、このような半導体基板１上に、図２４に示すように、例えばＴｉ等からなるバンプ下地金属層６ａをスパッタリング法等によって堆積する。バンプ下地金属層６ａの厚さは、例えば1750Å程度である。
【００８１】
続いて、図２５に示すように、バンプ下地金属層６ａ上に、例えばＰｄ等からなるバンプ下地金属層６ｂをスパッタリング法等によって堆積する。バンプ下地金属層６ｂの厚さは、例えば1750Å程度である。
【００８２】
その後、バンプ下地金属層６ｂ上にフォトレジスト膜を堆積した後、露光処理を施し、さらに、現像処理を施すことにより、図２６に示すように、引出し電極３上のバンプ下地金属層６ｂが露出するようなフォトレジストパターン９ｂ1 を形成する。
【００８３】
次いで、図２７に示すように、半導体基板１上に、例えば６３％Ｓｎ−３７％Ｐｂ合金からなるバンプ電極形成用のはんだを蒸着法等によって堆積し、はんだバンプ７ａを形成する。
【００８４】
続いて、フォトレジストパターン９ｂ1 を除去する。この工程後の半導体基板１の断面図を図２８に示す。
【００８５】
その後、はんだバンプ７ａをエッチングマスクとして、はんだバンプ７ａから露出するバンプ下地金属層６ｂをエッチング除去する。この工程後の半導体基板１の断面図を図２９に示す。
【００８６】
次いで、はんだバンプ７ａをエッチングマスクとして、はんだバンプ７ａから露出するバンプ下地金属層６ａをエッチング除去する。この工程後の半導体基板１の断面図を図３０に示す。
【００８７】
続いて、半導体基板１に対してウエットバック処理（熱処理）を施すことにより、図１に示したバンプ電極７を形成する。
【００８８】
このような本実施の形態２によれば、前記実施の形態１と同じ効果を得ることが可能となる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態１, ２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９０】
例えば前記実施の形態１, ２においては、接着機能を有する導体層をＴｉとした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＣｒでも良い。
【００９１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００９２】
(1).本発明の半導体集積回路装置の製造方法によれば、バンプ下地導体層の材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地導体層をＣｕで構成した場合にバンプ下地導体層とバンプ電極との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極の接続強度を向上させることが可能となる。このため、バンプ電極が剥離する等のような不良を低減することができる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【００９３】
(2).本発明の半導体集積回路装置の製造方法によれば、バンプ下地導体層をスパッタリング法によって形成するので、半導体ウエハの面内におけるバンプ下地導体層の厚さの均一性を向上させることが可能となる。このため、半導体ウエハ面内における複数のバンプ電極の形成条件の均一性を向上させることができるので、半導体ウエハ面内における複数のバンプ電極を良好に形成することができる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の要部断面図である。
【図２】図１の半導体集積回路装置のバンプ電極形成前の要部断面図である。
【図３】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図４】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図５】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図６】図１の半導体集積回路装置の製造工程中における要部断面図である。
【図７】図１の半導体集積回路装置の図６に続く製造工程中における要部断面図である。
【図８】図１の半導体集積回路装置の図７に続く製造工程中における要部断面図である。
【図９】図１の半導体集積回路装置の図８に続く製造工程中における要部断面図である。
【図１０】図１の半導体集積回路装置の図９に続く製造工程中における要部断面図である。
【図１１】図１の半導体集積回路装置の図１０に続く製造工程中における要部断面図である。
【図１２】図１の半導体集積回路装置の図１１に続く製造工程中における要部断面図である。
【図１３】図１の半導体集積回路装置の図１２に続く製造工程中における要部断面図である。
【図１４】図１の半導体集積回路装置を組み込んだパッケージの断面図である。
【図１５】図１４のパッケージの組立工程を説明するための組立工程中における断面図である。
【図１６】図１４のパッケージの組立工程を説明するための図１５に続く組立工程中における断面図である。
【図１７】図１４のパッケージの組立工程を説明するための図１６に続く組立工程中における断面図である。
【図１８】図１４のパッケージの組立工程を説明するための図１７に続く組立工程中における断面図である。
【図１９】本発明のパッケージの実装形態を説明するためのパッケージの断面図である。
【図２０】本発明のパッケージの他の実装形態を説明するためのパッケージの断面図である。
【図２１】本発明のパッケージの他の実装形態を説明するためのパッケージの断面図である。
【図２２】従来のバンプ電極およびバンプ下地金属層構造におけるせん断強度を説明するための説明図である。
【図２３】本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図２４】本発明の他の実施の形態である半導体集積回路装置の図２３に続く製造工程中における要部断面図である。
【図２５】本発明の他の実施の形態である半導体集積回路装置の図２４に続く製造工程中における要部断面図である。
【図２６】本発明の他の実施の形態である半導体集積回路装置の図２５に続く製造工程中における要部断面図である。
【図２７】本発明の他の実施の形態である半導体集積回路装置の図２６に続く製造工程中における要部断面図である。
【図２８】本発明の他の実施の形態である半導体集積回路装置の図２７に続く製造工程中における要部断面図である。
【図２９】本発明の他の実施の形態である半導体集積回路装置の図２８に続く製造工程中における要部断面図である。
【図３０】本発明の他の実施の形態である半導体集積回路装置の図２９に続く製造工程中における要部断面図である。
【符号の説明】
１ 半導体基板
１ｃ 半導体チップ
２ 配線層
２ａ 層間絶縁膜
３ 引出し電極
４ａ 表面保護膜
４ｂ 表面保護膜
５ 開口部
６ａ バンプ下地金属層
６ｂ バンプ下地金属層
６ｂ1 バンプ下地金属層
７ バンプ電極
７ａ はんだバンプ
８ 開口部
９ａ フォトレジスト膜
９ａ1,９ｂ1 フォトレジストパターン
１０ フリップチップ実装基板
１１ パッド
１２ 封止樹脂
１３ フラックス
１４ パッケージ実装基板
１５ バンプ電極
１６ パッド
１７ 枠体
１８ キャップ
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造方法および半導体集積回路装置技術に関し、特に、バンプ電極を有する半導体集積回路装置の製造方法および半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電子機器の小型化、軽量化、高性能化に伴い、半導体素子のベアチップ実装技術や小型半導体パッケージへの関心が高まっている。
【０００３】
半導体素子の電極上に微細なバンプを形成し、フェイスダウンで実装するフリップチップ実装は電子機器の小型化、軽量化、高性能化に対して最も有効な実装技術である。
【０００４】
このバンプに、例えば錫（Ｓｎ）系はんだを用い、他の部品と共に一括リフロを行って実装出来れば、低コストでフリップチップ実装が実現できる。
【０００５】
ところで、半導体素子の電極は一般にアルミニウム（Ａｌ）等を用いて形成されているが、このＡｌ電極上にＳｎ系はんだバンプを形成すると、Ａｌ電極とＳｎ系はんだバンプとの接続強度、高温での信頼性が十分確保できない。
【０００６】
そこで、はんだバンプを形成する場合には、Ａｌ電極とＳｎ系はんだバンプとの間にＵＢＭ（Under Bump Metals)と称する下地金属層を設ける必要がある。
【０００７】
このようなＵＢＭについては、例えばプロシーディング オブ １９９５ ジャパン インターナショナル エレクトロニック マニュファクチャリングス テクノロジー シンポジウム（Proceeding of 1995 Japan International Electronic Manufacturing Technology Symposium）、エバリュエイション オブ バリア メタルズ ソルダ バンプ フォー フリップチップ インターコネクション（Evaluation of Barrier Metals of Solder Bump for Flip-Chip Interconnection)Ｐ１１３〜Ｐ１１６に記載がある。
【０００８】
上記文献においては、ＵＢＭとして、例えば銅（Ｃｕ；１０μｍ）／チタン（Ｔｉ；0.１μｍ）およびニッケル（Ｎｉ；１μｍ）／Ｔｉ（0.１μｍ）の積層金属層を設けて、この上にＳｎ−鉛（Ｐｂ）共晶はんだバンプを形成しており、高温放置後の接続強度、各元素に対するバリア性を評価している。
【０００９】
【発明が解決しようとする課題】
ところが、上記したＵＢＭの構造においては、以下の問題があることを本発明者は見出した。
【００１０】
まず、ＵＢＭをＣｕ／Ｔｉの組み合わせで構成する場合においては、高温放置後に、ＣｕとＳｎとの非常にもろい合金層が形成される結果、この合金層が厚く成長するとバンプの接続強度が低下してしまう問題がある。また、Ｃｕのめっき厚さが１０μｍと厚いため、めっき処理に要する時間が長く、半導体集積回路装置の製造に時間がかかるという問題がある。
【００１１】
また、ＵＢＭをＮｉ／Ｔｉの組み合わせで構成する場合においては、高温放置後におけるバンプの接続強度の低下は少ないが、Ｎｉめっき層を半導体ウエハの面内に厚さが均一になるように形成することが難しいという問題がある。
【００１２】
本発明の目的は、バンプ電極を有する半導体集積回路装置において、バンプ電極の接合強度を向上させることのできる技術を提供することにある。
【００１３】
また、本発明の他の目的は、バンプ電極を有する半導体集積回路装置において、そのバンプ電極の形成時間を短縮させることのできる技術を提供することにある。
【００１４】
さらに、本発明の他の目的は、バンプ電極を有する半導体集積回路装置において、半導体基板の面内におけるバンプ下地金属層の厚さの均一性を向上させることのできる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
本発明の半導体集積回路装置の製造方法は、半導体基板上に形成された半導体集積回路の引出し電極上に錫を含有するはんだバンプ電極をバンプ下地導体層を介して設けてなる半導体集積回路装置の製造方法であって、前記はんだバンプ電極と接触するバンプ下地導体層をＰｄを含有する導体層で形成する工程を有するものである。
【００１８】
また、本発明の半導体集積回路装置の製造方法は、接着機能を有する下地導体層および前記パラジウムを含有する下地導体層をスパッタリング法によって堆積するものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００２０】
（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の要部断面図、図２は図１の半導体集積回路装置のバンプ電極形成前の要部断面図、図３〜図５はバンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図、図６〜図１３は図１の半導体集積回路装置の製造工程中における要部断面図、図１４は図１の半導体集積回路装置を組み込んだパッケージの断面図、図１５〜図１８は図１４のパッケージの組立工程を説明するための組立工程中における断面図、図１９〜図２１はパッケージの実装形態を説明するためのパッケージの断面図、図２２は従来のバンプ電極およびバンプ下地金属層構造におけるせん断強度を説明するための説明図である。
【００２１】
まず、本実施の形態１の説明に先立って、従来のバンプ電極構造における高温放置試験の結果を図２２に示す。横軸は、例えば１５０℃で放置した時間を示し、縦軸は、はんだバンプのせん断強度を示している。
【００２２】
バンプのはんだ組成は、例えば63％Ｓｎ−37％Ｐｂである。バンプを形成したパッドの直径は、例えば１００μｍ程度である。初期からの接続強度の増加は原因が不明である。その後の強度の低下ははんだの組織の肥大化によるものであり、回避するにははんだ組成を変えなければならないことがわかる。
【００２３】
次に、本実施の形態１の半導体集積回路装置の構造を図１によって説明する。
【００２４】
半導体基板１は、例えばシリコン（Ｓｉ）単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００２５】
この引出し電極３は、例えばアルミニウム（Ａｌ）またはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えば二酸化シリコン（ＳｉＯ2)等からなる。
【００２６】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００２７】
下層の表面保護膜４ａの一部には、引出し電極３の一部が露出するような開口部５が形成されており、その引出し電極３の露出領域上には、バンプ下地金属層６ａ, ６ｂを介してバンプ電極７が形成されている。なお、上層の表面保護膜４ｂにおいて、バンプ電極７の形成領域には、バンプ電極７を配置可能なようにバンプ電極７よりも大径の開口部８が形成されている。
【００２８】
バンプ下地金属層６ａは、例えば厚さ1750Å程度のＴｉからなり、引出し電極３とバンプ電極７との接着性を向上させるための機能等を有している。
【００２９】
その上層のバンプ下地金属層６ｂは、例えばパラジウム（Ｐｄ）からなる導体層およびＰｄがバンプ電極７の下部に拡散して形成されたＰｄを含む合金層からなる。
【００３０】
バンプ下地金属層６ｂは、例えば次のような機能を有している。
【００３１】
第１は、Ｔｉ等からなる下層のバンプ下地金属層６ａの表面酸化を防ぐ作用である。Ｐｄからなるバンプ下地金属層６ａの表面酸化も進行するが、はんだ付けを行う際に還元性を有するＮ2+Ｈ2 ガス雰囲気で行う必要はなく、フラックスを用いて大気中で行えば良い。また、はんだが非常に酸化されやすい組成の場合にはＮ2 ガス雰囲気中ではんだ付けを行えば良い。
【００３２】
第２は、バンプ電極７の下部に拡散してバンプ電極７の接続強度を向上させる作用である。すなわち、本実施の形態１においては、このバンプ下地金属層６ｂの材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地金属層６ｂをＣｕで構成した場合にバンプ下地金属層６ｂとバンプ電極７との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極７の接続強度を向上させることが可能となっている。
【００３３】
バンプ電極７は、例えば６３％Ｓｎ−３７％Ｐｂのはんだからなり、その直径は、例えば１２０μｍ程度である。
【００３４】
なお、バンプ電極７の形成前の半導体基板１の要部断面図を図２に示す。バンプ下地金属層６ａ上にはバンプ下地金属層６ｂ1 が積み重ねられている。この際のバンプ下地金属層６ｂ1 は、例えばＰｄの単体層からなり、その厚さは、例えば1750Å程度である。
【００３５】
次に、バンプ下地金属層６ａ, ６ｂのバリア性を確認するためのオージェ分析結果を図３〜図５に示す。図３〜図５において、横軸は深さを示し、縦軸は各元素の濃度を示している。
【００３６】
バンプ電極７のはんだ組成は、上記したように、例えば６３％Ｓｎ−３７％Ｐｂである。図３に示すように、ウエットバック直後のサンプルでもすでにＰｄがはんだ中に拡散していることがわかる。また、ＳｎがＴｉ中に拡散している。しかし、Ｓｎは半導体素子の引出し電極３であるＡｌ中には拡散していないことがわかる。
【００３７】
図４は、例えば１５０℃で２００時間放置したサンプルを示すもので、ウエットバック直後のサンプルとほとんど変わらないことがわかる。
【００３８】
さらに、図５は、例えば１５０℃で１０００時間放置したサンプルを示すもので、ウエットバック直後のサンプルや２００時間放置した後のサンプルに比べてＰｄの拡散が進行していることがわかる。また、Ｓｎは半導体素子の引出し電極３であるＡｌ中には拡散しておらず、ＡｌがＳｎに対するバリアとなっていることがわかる。
【００３９】
次に、本実施の形態１の半導体集積回路装置の製造方法を図６〜図１３によって説明する。
【００４０】
図６は、半導体集積回路装置の製造工程中における半導体基板１の要部断面を示している。半導体基板１は、例えばＳｉ単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００４１】
この引出し電極３は、例えばＡｌまたはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えばＳｉＯ2 等からなる。
【００４２】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００４３】
下層の表面保護膜４ａの一部には、開口部５が形成されており、引出し電極３の一部が露出している。なお、上層の表面保護膜４ｂにおいて、バンプ電極形成領域には、バンプ電極を配置可能なようにバンプ電極よりも大径の開口部８が形成されている。
【００４４】
まず、このような半導体基板１上に、図７に示すように、例えばＴｉ等からなるバンプ下地金属層６ａをスパッタリング法等によって堆積する。バンプ下地金属層６ａの厚さは、例えば1750Å程度である。
【００４５】
続いて、図８に示すように、バンプ下地金属層６ａ上に、例えばＰｄ等からなるバンプ下地金属層６ｂをスパッタリング法等によって堆積する。バンプ下地金属層６ｂの厚さは、例えば1750Å程度である。
【００４６】
その後、図９に示すように、バンプ下地金属層６ｂ上にフォトレジスト膜９ａを堆積した後、露光処理を施し、さらに、現像処理を施すことにより、図１０に示すように、引出し電極３を被覆するような寸法および形状のフォトレジストパターン９ａ1 を形成する。
【００４７】
次いで、フォトレジストパターン９ａ1 をエッチングマスクとして、フォトレジストパターン９ａ1 から露出するバンプ下地金属層６ｂをエッチング除去する。この工程後の半導体基板１の断面図を図１１に示す。
【００４８】
続いて、フォトレジストパターン９ａ1 をエッチングマスクとして、フォトレジストパターン９ａ1 から露出するバンプ下地金属層６ａをエッチング除去する。この工程後の半導体基板１の断面図を図１２に示す。
【００４９】
その後、フォトレジストパターン９ａ1 を図１３に示すように除去した後、バンプ下地金属層６ｂ上に、例えば６３％Ｓｎ−３７％Ｐｂ合金からなるはんだを蒸着法等によって堆積し、さらに、ウエットバック処理（熱処理）を施すことにより、図１に示したバンプ電極７を形成する。
【００５０】
次に、本実施の形態１の半導体集積回路装置のパッケージ構造を図１４によって説明する。
【００５１】
フリップチップ実装基板１０上には、半導体チップ１ｃがその主面を図１４において下方に向けた状態でバンプ電極７を介して実装されている。
【００５２】
半導体チップ１ｃは、上記した半導体基板１を有するＳｉ単結晶の小片であり、その主面には所定の半導体集積回路が形成されている。フリップチップ実装基板１０は、例えばガラスセラミックス基板、ガラスエポキシ基板またはフィルム状回路基板等が使用されている。
【００５３】
バンプ電極７は、フリップチップ実装基板１０上のパッド１１に接合され電気的に接続されている。このパッド１１は、フリップチップ実装基板１０がガラスセラミックス基板の場合は、例えばＡｇ−Ｐｄが使用され、フリップチップ実装基板１０がガラスエポキシ基板やフィルム状回路基板の場合は、例えばＣｕからなる導体層にプリフラックスを塗布したもの、また、例えばＣｕからなる導体層にＮｉめっき及びＡｕめっきを行ったもの、さらに、例えばＣｕからなる導体層にはんだをプリコートしたもの等が使用されている。
【００５４】
この半導体チップ１ｃとフリップチップ実装基板１０との間には封止樹脂１２が充填されている。封止樹脂１２は、例えばエポキシ系の樹脂からなる。ただし、封止樹脂１２の材料は、エポキシ系の樹脂に限定されるものではなく種々変更可能であり、例えばアクリル系の樹脂でも良い。
【００５５】
次に、このようなパッケージ構造の組立工程を図１５〜図１８によって説明する。
【００５６】
まず、図１５に示すように、フリップチップ実装基板１０におけるパッド形成面上にフラックス１３を塗布する。
【００５７】
続いて、図１６に示すように、フリップチップ実装基板１０上に半導体チップ１ｃを載せる。この際、半導体チップ１ｃのバンプ電極７がフリップチップ実装基板１０のパッド１１に当たるようにする。
【００５８】
その後、このフリップチップ実装基板１０および半導体チップ１ｃに対してリフロ処理を施すことにより、バンプ電極７を溶融し、図１７に示すように、バンプ電極７とパッド１１とを接合する。
【００５９】
次いで、洗浄処理を施すことにより、フラックス１３を除去する。この工程後を図１８に示す。その後、図１４に示したように、半導体チップ１ｃとフリップチップ実装基板１０との間に封止樹脂１２を充填して硬化してパッケージの組立工程を終了する。
【００６０】
その後、冷却衝撃試験等のような検査工程を経て半導体集積回路装置を製造する。この冷熱衝撃試験の条件は、例えば−５５℃（３０分）および１２５℃（３０分）であり、その結果、いずれの実装基板を用いた場合でも１０００サイクルまで評価したが、断線や接続抵抗の増加等はみられなかった。
【００６１】
次に、このようなパッケージをパッケージ実装基板上に実装した場合の例を図１９に示す。
【００６２】
パッケージ実装基板１４上には、バンプ電極１５を介して上記したパッケージが実装されている。パッケージ実装基板１４は、例えばエポキシ系の樹脂からなり、その主面上にはパッド１６が設けられている。
【００６３】
パッド１６は、例えばＣｕ等のような導体層からなり、その上面にはバンプ電極１５が接合されている。このバンプ電極１５は、例えばＳｎ−Ｐｂ合金からなり、フリップチップ実装基板１０の裏面の格子状交点に配置されている。
【００６４】
また、このバンプ電極１５は、フリップチップ実装基板１０に設けられた内部配線を通じてフリップチップ実装基板１０上のパッド１１と電気的に接続されている。
【００６５】
また、パッケージの構造および実装形態は上記したものに限定されるものではなく種々変更可能であり、例えば図２０や図２１に示すようにしても良い。
【００６６】
図２０は、フリップチップ実装基板１０の裏面の外周にバンプ電極１５を設ける構造のパッケージをパッケージ実装基板１４上に実装した場合を示している。フリップチップ実装基板１０は、上記したパッケージ構造のフリップチップ実装基板１０よりも大形となっている。バンプ電極１５は、例えば２列になって半導体チップ１ｃの外周を取り囲むように複数個配置されている。
【００６７】
図２１は、フリップチップ実装基板１０のチップ実装面上に半導体チップ１ｃを取り囲むように枠体１７を設けるとともに、その枠体１７上にキャップ１８を設けた構造のパッケージをパッケージ実装基板１０上に実装した場合を示している。
【００６８】
キャップ１８は熱伝導性の高い材料からなり、その一部が半導体チップ１ｃの裏面に接触した状態で設置されている。すなわち、このパッケージ構造においては、半導体チップ１ｃで生じた熱をその裏面からキャップ１８を通じて外部に逃がすことが可能な構造となっている。
【００６９】
このような本実施の形態１によれば、以下の効果を得ることが可能となる。
【００７０】
(1).バンプ下地金属層６ｂの材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地金属層６ｂをＣｕで構成した場合にバンプ下地金属層６ｂとバンプ電極７との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極７の接続強度を向上させることが可能となる。
【００７１】
(2).上記(1) により、バンプ電極７と引出し電極３との電気的接続不良やバンプ電極７の剥離等のような不良を低減することができるので、素子や配線等の微細化が進められている半導体集積回路装置であってもその歩留りおよび信頼性を向上させることが可能となる。
【００７２】
(3).バンプ下地金属層６ａ, ６ｂをスパッタリング法によって形成することにより、半導体ウエハの面内におけるバンプ下地金属層６ａ, ６ｂの厚さの均一性を向上させることが可能となる。
【００７３】
(4).上記(3) により、半導体ウエハ面内における複数のバンプ電極７の形成条件の均一性を向上させることができるので、半導体ウエハ面内における複数のバンプ電極７を良好に形成することができる。したがって、素子や配線等の微細化が進められている半導体集積回路装置であってもその歩留りおよび信頼性を向上させることが可能となる。
【００７４】
（実施の形態２）
図２３〜図３０は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【００７５】
本実施の形態２においては、半導体集積回路装置の構造は前記実施の形態１と同じである。異なるのは、その製造方法である。以下、本実施の形態２の半導体集積回路装置の製造方法を図２３〜図３０によって説明する。
【００７６】
図２３は、半導体集積回路装置の製造工程中における半導体基板１の要部断面を示している。半導体基板１は、例えばＳｉ単結晶からなり、その主面上には所定の半導体集積回路が形成されている。この半導体基板１の上層には配線層２が形成されており、その配線層２の最上層には引出し電極３が設けられている。なお、配線層２中の配線は説明を簡単にするため図示していない。
【００７７】
この引出し電極３は、例えばＡｌまたはＡｌ−Ｓｉ−Ｃｕ合金からなり、配線層２中の配線を通じて上記した半導体集積回路と電気的に接続されている。なお、符号の２ａは、層間絶縁膜を示している。層間絶縁膜２ａは、例えばＳｉＯ2 等からなる。
【００７８】
最上の層間絶縁膜２ａの上層には、表面保護膜４ａ, ４ｂが下層から順に積み重ねられている。下層の表面保護膜４ａは、例えばＳｉＯ2 膜上に窒化シリコン膜が積み重ねられてなり、その上層の表面保護膜４ｂは、例えばポリイミド樹脂等からなる。
【００７９】
下層の表面保護膜４ａの一部には、開口部５が形成されており、引出し電極３の一部が露出している。なお、上層の表面保護膜４ｂにおいて、バンプ電極形成領域には、バンプ電極を配置可能なようにバンプ電極よりも大径の開口部８が形成されている。
【００８０】
まず、このような半導体基板１上に、図２４に示すように、例えばＴｉ等からなるバンプ下地金属層６ａをスパッタリング法等によって堆積する。バンプ下地金属層６ａの厚さは、例えば1750Å程度である。
【００８１】
続いて、図２５に示すように、バンプ下地金属層６ａ上に、例えばＰｄ等からなるバンプ下地金属層６ｂをスパッタリング法等によって堆積する。バンプ下地金属層６ｂの厚さは、例えば1750Å程度である。
【００８２】
その後、バンプ下地金属層６ｂ上にフォトレジスト膜を堆積した後、露光処理を施し、さらに、現像処理を施すことにより、図２６に示すように、引出し電極３上のバンプ下地金属層６ｂが露出するようなフォトレジストパターン９ｂ1 を形成する。
【００８３】
次いで、図２７に示すように、半導体基板１上に、例えば６３％Ｓｎ−３７％Ｐｂ合金からなるバンプ電極形成用のはんだを蒸着法等によって堆積し、はんだバンプ７ａを形成する。
【００８４】
続いて、フォトレジストパターン９ｂ1 を除去する。この工程後の半導体基板１の断面図を図２８に示す。
【００８５】
その後、はんだバンプ７ａをエッチングマスクとして、はんだバンプ７ａから露出するバンプ下地金属層６ｂをエッチング除去する。この工程後の半導体基板１の断面図を図２９に示す。
【００８６】
次いで、はんだバンプ７ａをエッチングマスクとして、はんだバンプ７ａから露出するバンプ下地金属層６ａをエッチング除去する。この工程後の半導体基板１の断面図を図３０に示す。
【００８７】
続いて、半導体基板１に対してウエットバック処理（熱処理）を施すことにより、図１に示したバンプ電極７を形成する。
【００８８】
このような本実施の形態２によれば、前記実施の形態１と同じ効果を得ることが可能となる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態１, ２に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９０】
例えば前記実施の形態１, ２においては、接着機能を有する導体層をＴｉとした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばＣｒでも良い。
【００９１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００９２】
(1).本発明の半導体集積回路装置の製造方法によれば、バンプ下地導体層の材料を従来のＣｕに代えてＰｄとしたことにより、そのバンプ下地導体層をＣｕで構成した場合にバンプ下地導体層とバンプ電極との接合領域にＣｕ−Ｓｎ等のような脆い合金層が形成されないので、バンプ電極の接続強度を向上させることが可能となる。このため、バンプ電極が剥離する等のような不良を低減することができる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【００９３】
(2).本発明の半導体集積回路装置の製造方法によれば、バンプ下地導体層をスパッタリング法によって形成するので、半導体ウエハの面内におけるバンプ下地導体層の厚さの均一性を向上させることが可能となる。このため、半導体ウエハ面内における複数のバンプ電極の形成条件の均一性を向上させることができるので、半導体ウエハ面内における複数のバンプ電極を良好に形成することができる。したがって、半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の要部断面図である。
【図２】図１の半導体集積回路装置のバンプ電極形成前の要部断面図である。
【図３】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図４】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図５】バンプ下地金属層のバリア性を確認するためのオージェ分析結果を示す説明図である。
【図６】図１の半導体集積回路装置の製造工程中における要部断面図である。
【図７】図１の半導体集積回路装置の図６に続く製造工程中における要部断面図である。
【図８】図１の半導体集積回路装置の図７に続く製造工程中における要部断面図である。
【図９】図１の半導体集積回路装置の図８に続く製造工程中における要部断面図である。
【図１０】図１の半導体集積回路装置の図９に続く製造工程中における要部断面図である。
【図１１】図１の半導体集積回路装置の図１０に続く製造工程中における要部断面図である。
【図１２】図１の半導体集積回路装置の図１１に続く製造工程中における要部断面図である。
【図１３】図１の半導体集積回路装置の図１２に続く製造工程中における要部断面図である。
【図１４】図１の半導体集積回路装置を組み込んだパッケージの断面図である。
【図１５】図１４のパッケージの組立工程を説明するための組立工程中における断面図である。
【図１６】図１４のパッケージの組立工程を説明するための図１５に続く組立工程中における断面図である。
【図１７】図１４のパッケージの組立工程を説明するための図１６に続く組立工程中における断面図である。
【図１８】図１４のパッケージの組立工程を説明するための図１７に続く組立工程中における断面図である。
【図１９】本発明のパッケージの実装形態を説明するためのパッケージの断面図である。
【図２０】本発明のパッケージの他の実装形態を説明するためのパッケージの断面図である。
【図２１】本発明のパッケージの他の実装形態を説明するためのパッケージの断面図である。
【図２２】従来のバンプ電極およびバンプ下地金属層構造におけるせん断強度を説明するための説明図である。
【図２３】本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図である。
【図２４】本発明の他の実施の形態である半導体集積回路装置の図２３に続く製造工程中における要部断面図である。
【図２５】本発明の他の実施の形態である半導体集積回路装置の図２４に続く製造工程中における要部断面図である。
【図２６】本発明の他の実施の形態である半導体集積回路装置の図２５に続く製造工程中における要部断面図である。
【図２７】本発明の他の実施の形態である半導体集積回路装置の図２６に続く製造工程中における要部断面図である。
【図２８】本発明の他の実施の形態である半導体集積回路装置の図２７に続く製造工程中における要部断面図である。
【図２９】本発明の他の実施の形態である半導体集積回路装置の図２８に続く製造工程中における要部断面図である。
【図３０】本発明の他の実施の形態である半導体集積回路装置の図２９に続く製造工程中における要部断面図である。
【符号の説明】
１ 半導体基板
１ｃ 半導体チップ
２ 配線層
２ａ 層間絶縁膜
３ 引出し電極
４ａ 表面保護膜
４ｂ 表面保護膜
５ 開口部
６ａ バンプ下地金属層
６ｂ バンプ下地金属層
６ｂ1 バンプ下地金属層
７ バンプ電極
７ａ はんだバンプ
８ 開口部
９ａ フォトレジスト膜
９ａ1,９ｂ1 フォトレジストパターン
１０ フリップチップ実装基板
１１ パッド
１２ 封止樹脂
１３ フラックス
１４ パッケージ実装基板
１５ バンプ電極
１６ パッド
１７ 枠体
１８ キャップ
Claims (3)
- 半導体基板上に形成された半導体集積回路の引出し電極上に錫を含有するはんだバンプ電極をバンプ下地導体層を介して設けてなる半導体集積回路装置の製造方法であって、
（ａ）前記引出し電極を被覆する絶縁膜に、その引出し電極の一部が露出するような開口部を形成する工程と、
（ｂ）前記開口部形成工程後の前記露出した引出し電極上及び前記絶縁膜上に、前記バンプ下地導体層を構成する接着機能を有する導体層を形成する工程と、
（ｃ）前記接着機能を有する導体層上にパラジウムを含有する導体層を形成する工程と、
（ｄ）前記引出し電極上を覆う寸法および形状のフォトレジストパターンを形成する工程と、
（ｅ）前記フォトレジストパターンをマスクとして前記フォトレジストパターンから露出する前記パラジウムを含有する導体層および前記接着機能を有する導体層をエッチング除去する工程と、
（ｆ）前記フォトレジストパターンを除去した後、前記パラジウムを含有する導体層上に錫を含有するはんだ導体層を蒸着法により形成する工程と、
（ｇ）前記錫を含有するはんだ導体層の形成後、前記半導体基板に対して熱処理を施すことによりバンプ電極を形成するとともに、前記パラジウムを前記はんだ導体層に拡散させてパラジウムを含む合金層を前記バンプ電極と前記パラジウムを含有する導体層の間に形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項１記載の半導体集積回路装置の製造方法において、前記接着機能を有する導体層および前記パラジウムを含有する導体層をスパッタリング法によって堆積することを特徴とする半導体集積回路装置の製造方法。
- 請求項１または２記載の半導体集積回路装置の製造方法において、前記接着機能を有する導体層はチタンまたはチタン合金あるいはクロム層からなることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3650597A JP3645391B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3650597A JP3645391B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233399A JPH10233399A (ja) | 1998-09-02 |
| JP3645391B2 true JP3645391B2 (ja) | 2005-05-11 |
Family
ID=12471693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3650597A Expired - Fee Related JP3645391B2 (ja) | 1997-02-20 | 1997-02-20 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645391B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009064812A (ja) * | 2007-09-04 | 2009-03-26 | Panasonic Corp | 半導体装置の電極構造およびその関連技術 |
| JP2012256679A (ja) | 2011-06-08 | 2012-12-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
1997
- 1997-02-20 JP JP3650597A patent/JP3645391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10233399A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100297842A1 (en) | Conductive bump structure for semiconductor device and fabrication method thereof | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| US20040092092A1 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007043065A (ja) | 半導体装置 | |
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| US6717252B2 (en) | Semiconductor device | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| TWI223425B (en) | Method for mounting passive component on wafer | |
| JP2012190939A (ja) | 半導体装置およびその製造方法 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3931749B2 (ja) | 突起電極を有する半導体装置の製造方法 | |
| JP2021034600A (ja) | 半導体装置 | |
| JP2004014854A (ja) | 半導体装置 | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| TWM629323U (zh) | 覆晶封裝結構 | |
| US6415973B1 (en) | Method of application of copper solution in flip-chip, COB, and micrometal bonding | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| US20080003803A1 (en) | Semiconductor package substrate for flip chip packaging | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050203 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |