JPH0793341B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0793341B2 JPH0793341B2 JP61109693A JP10969386A JPH0793341B2 JP H0793341 B2 JPH0793341 B2 JP H0793341B2 JP 61109693 A JP61109693 A JP 61109693A JP 10969386 A JP10969386 A JP 10969386A JP H0793341 B2 JPH0793341 B2 JP H0793341B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point metal
- low melting
- metal layer
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置及びその製造方法に係り、特に、
TAB（Tape Automated Bonding）法やフリップチップ
方式に用いられるチップの電極を容易に形成することの
できる半導体装置及びその製造方法に関する。
TAB（Tape Automated Bonding）法やフリップチップ
方式に用いられるチップの電極を容易に形成することの
できる半導体装置及びその製造方法に関する。
（従来の技術） 一般的に半導体チップをパッケージに実装するにはチッ
プの電極部から外部リード端子への接続が必要である。
ところで、かかる接続手段としては、例えば、電極構造
が簡単で接続に自由度があり、自動化されたボンディン
グワイヤ法が用いられている。ところが、製品の集積度
が向上し、かつ、高機能化するに伴い、当然チップの大
型化、使用ピン数が増大すると共に、パッケージの薄形
化が要求されてきている。このような技術的背景から、
近年、TAB方式やフリップチップ方式でバンプ構造の電
極を有した半導体チップが普及するようになってきてい
る。
プの電極部から外部リード端子への接続が必要である。
ところで、かかる接続手段としては、例えば、電極構造
が簡単で接続に自由度があり、自動化されたボンディン
グワイヤ法が用いられている。ところが、製品の集積度
が向上し、かつ、高機能化するに伴い、当然チップの大
型化、使用ピン数が増大すると共に、パッケージの薄形
化が要求されてきている。このような技術的背景から、
近年、TAB方式やフリップチップ方式でバンプ構造の電
極を有した半導体チップが普及するようになってきてい
る。
第３図はこの種の半導体装置の断面図である。以下、こ
の種の半導体装置を第３図に基づいて詳細に説明する。
の種の半導体装置を第３図に基づいて詳細に説明する。
図中、１は半導体基板であり、この基板１上にアルミ電
極パット２がSiO2などの絶縁膜３を介して設けられてい
る。前記パット２を含む絶縁膜３上にはパット２の一部
に対応する部分に開口部４を有したパッシベーション膜
５が設けられている。前記開口部４にはAuから成るバン
プ６がこのバンプ６を形成するためのAlカレントフィル
ム上にバンプ６とカレントフィルムとの拡散防止金属で
あるチタン、白金、クロム銅などで構成された蒸着膜７
を介して設けられている。
極パット２がSiO2などの絶縁膜３を介して設けられてい
る。前記パット２を含む絶縁膜３上にはパット２の一部
に対応する部分に開口部４を有したパッシベーション膜
５が設けられている。前記開口部４にはAuから成るバン
プ６がこのバンプ６を形成するためのAlカレントフィル
ム上にバンプ６とカレントフィルムとの拡散防止金属で
あるチタン、白金、クロム銅などで構成された蒸着膜７
を介して設けられている。
（発明が解決しようとする問題点） しかしながら、従来技術によれば、バンプ６をパッシベ
ーション膜５の開口部４に形成する前に、蒸着膜７を形
成しなければならないため工程数が多くなり、経済的に
不利であり、また、バンプ６を電解メッキにより形成す
るので、時間を要すると共に、工数的にも不利であっ
た。
ーション膜５の開口部４に形成する前に、蒸着膜７を形
成しなければならないため工程数が多くなり、経済的に
不利であり、また、バンプ６を電解メッキにより形成す
るので、時間を要すると共に、工数的にも不利であっ
た。
また、バンプ６がパッシベーション膜５の開口部４から
露出するパット２のみならず、その周囲のパッシベーシ
ョン膜５にも固設されているため、開口部４付近のパッ
シベーション膜５に応力が加わって歪みが生じる。その
結果、この歪みに起因してクラックがパッシベーション
膜５の上端面からパット２の側壁、絶縁膜３を介して基
板１に達するように生じ、基板１とバンプ６間に電気的
にリークが生じるという問題もあった。
露出するパット２のみならず、その周囲のパッシベーシ
ョン膜５にも固設されているため、開口部４付近のパッ
シベーション膜５に応力が加わって歪みが生じる。その
結果、この歪みに起因してクラックがパッシベーション
膜５の上端面からパット２の側壁、絶縁膜３を介して基
板１に達するように生じ、基板１とバンプ６間に電気的
にリークが生じるという問題もあった。
本発明は、上記問題点を除去し、電極の構成が容易で、
工数を低減でき、しかも信頼性の高い半導体装置及びそ
の製造方法を提供することを目的とする。
工数を低減でき、しかも信頼性の高い半導体装置及びそ
の製造方法を提供することを目的とする。
（問題点を解決するための手段） 本発明は、上記問題点を解決するために、半導体基板
と、この半導体基板上に設けられるパット部と、このパ
ット部上に形成される第の低融点金属層と、この第１の
低融点金属層と溶着により一体化され、前記パット部か
ら金属からなる球形の芯部材の全面にかけて延在してい
る第２の低融点金属層を有する電極を設けるようにした
ものである。
と、この半導体基板上に設けられるパット部と、このパ
ット部上に形成される第の低融点金属層と、この第１の
低融点金属層と溶着により一体化され、前記パット部か
ら金属からなる球形の芯部材の全面にかけて延在してい
る第２の低融点金属層を有する電極を設けるようにした
ものである。
また、半導体基板上に絶縁膜を介してパット部を形成す
る工程と、このパット部を含む基板上にこのパット部の
一部に対応する部分に開口部を有する表面保護絶縁膜を
形成する工程と、この表面保護絶縁膜の開口部のパット
部上に第１の低融点金属層を形成する工程と、芯部材の
全面を覆う第２の低融点金属層と前記パット部上の第１
の低融点金属層とを溶着して一体化し、前記パット部上
に前記芯部材を固定する工程とを施すようにしたもので
ある。
る工程と、このパット部を含む基板上にこのパット部の
一部に対応する部分に開口部を有する表面保護絶縁膜を
形成する工程と、この表面保護絶縁膜の開口部のパット
部上に第１の低融点金属層を形成する工程と、芯部材の
全面を覆う第２の低融点金属層と前記パット部上の第１
の低融点金属層とを溶着して一体化し、前記パット部上
に前記芯部材を固定する工程とを施すようにしたもので
ある。
（作用） 本発明によれば、半導体チップのバンプを形成するに際
し、第１に、半田、錫、金等の低融点金属層で全面を表
面処理した芯部材を設け、これをパット部上に形成され
る第１の低融点金属層と溶着して一体化し、芯部材を強
固にパット部上に固定する。
し、第１に、半田、錫、金等の低融点金属層で全面を表
面処理した芯部材を設け、これをパット部上に形成され
る第１の低融点金属層と溶着して一体化し、芯部材を強
固にパット部上に固定する。
また、第２に、従来のように、パットとバンプ間にカレ
ントフィルム、または、拡散防止金属としてのチタン、
白金、クロム、銅などの蒸着膜を介在させることなく、
全面に低融点金属層を形成した金属球、セラミック球又
は合成樹脂球をパット上へ溶着して電極を形成すること
により、工程数を少なくして、コスト低減を図るように
したものである。
ントフィルム、または、拡散防止金属としてのチタン、
白金、クロム、銅などの蒸着膜を介在させることなく、
全面に低融点金属層を形成した金属球、セラミック球又
は合成樹脂球をパット上へ溶着して電極を形成すること
により、工程数を少なくして、コスト低減を図るように
したものである。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明に係る半導体装置の断面図であり、図
中、11は半導体基板、12は絶縁膜、13はパット、14はPS
G膜、17は芯部材であり、この芯部材17はCu,Ni,Feなど
の金属球、セラミック球や合成樹脂球などからなる。こ
の芯部材の全面には低融点金属被膜が設けられ、パット
上に載置されて溶着され、電極が形成される。
中、11は半導体基板、12は絶縁膜、13はパット、14はPS
G膜、17は芯部材であり、この芯部材17はCu,Ni,Feなど
の金属球、セラミック球や合成樹脂球などからなる。こ
の芯部材の全面には低融点金属被膜が設けられ、パット
上に載置されて溶着され、電極が形成される。
第２図は本発明の一実施例を示す半導体装置の製造工程
断面図である。
断面図である。
以下、本発明に係る半導体装置の製造方法について、第
２図に基づいて詳細に説明する。
２図に基づいて詳細に説明する。
（１）まず、第２図（ａ）に示されるように、半導体基
板（ウエハ）11上にSiO2などの絶縁膜12を介してパット
13を形成した後、全面に表面保護絶縁膜としてのPSG（P
hospho−Silicate Glass）膜14を形成し、前記パット13
の一部に対応するPSG膜14を選択的にエッチング除去
し、開口部15を形成する。
板（ウエハ）11上にSiO2などの絶縁膜12を介してパット
13を形成した後、全面に表面保護絶縁膜としてのPSG（P
hospho−Silicate Glass）膜14を形成し、前記パット13
の一部に対応するPSG膜14を選択的にエッチング除去
し、開口部15を形成する。
（２）次いで、第２図（ｂ）に示されるように、低融点
金属、例えば、半田、Au、Sn、In又はIn等を全面に蒸着
し、前記開口部15に対応する形状に選択的にエッチング
除去し、低融点金属蒸着膜（第１の低融点金属層）16を
形成する。
金属、例えば、半田、Au、Sn、In又はIn等を全面に蒸着
し、前記開口部15に対応する形状に選択的にエッチング
除去し、低融点金属蒸着膜（第１の低融点金属層）16を
形成する。
（３）次に、第２図（ｃ）に示されるように、直径100
〜150μｍφの低融点金属被膜、例えば、全面に半田、S
n、Au被膜等（第２の低融点金属層）19を形成した金属
球18をパット13上にセットする。この場合は、ワイヤボ
ンドのワイヤ接続工程で用いられる位置合わせ技術を採
用することができる。
〜150μｍφの低融点金属被膜、例えば、全面に半田、S
n、Au被膜等（第２の低融点金属層）19を形成した金属
球18をパット13上にセットする。この場合は、ワイヤボ
ンドのワイヤ接続工程で用いられる位置合わせ技術を採
用することができる。
（４）次に、第２図（ｄ）に示されるように、半導体基
板11を約200〜300℃程度に加熱し、かかる金属球18に形
成した半田、Sn、Au被膜等の低融点金属層19を半導体基
板11上のパット13へ超音波等をかけながら溶着する。す
ると、金属球18は溶着被膜20によってパット13上へ固定
され、電極が形成される。
板11を約200〜300℃程度に加熱し、かかる金属球18に形
成した半田、Sn、Au被膜等の低融点金属層19を半導体基
板11上のパット13へ超音波等をかけながら溶着する。す
ると、金属球18は溶着被膜20によってパット13上へ固定
され、電極が形成される。
なお、その他のパット部についても前記同様の方法にて
超音波等をかけながら、溶着処理を行う。
超音波等をかけながら、溶着処理を行う。
その後、ダイシング工程等を経て半導体チップに分割
し、半導体装置を製造する。
し、半導体装置を製造する。
本発明に係る半導体チップは第２図に示されるように、
半導体基板11上に絶縁膜12を介してパット13を設け、こ
のパット13にPSG膜14の各々の開口部を介して金属球18
を溶着した構造となっている。この金属球は半田又はSn
の融点以上の金属であればよく、例えば、Auを除くCu、
Ni、Feなどが良好である。
半導体基板11上に絶縁膜12を介してパット13を設け、こ
のパット13にPSG膜14の各々の開口部を介して金属球18
を溶着した構造となっている。この金属球は半田又はSn
の融点以上の金属であればよく、例えば、Auを除くCu、
Ni、Feなどが良好である。
他の実施例として、前記した金属球18に代えて、セラミ
ック球や合成樹脂球を用いることができる。
ック球や合成樹脂球を用いることができる。
なお、合成樹脂球としては、例えば、PABI（商品名キネ
ル、三井石油化学）、PAI（商品名トーロル、三菱化成
工業）PESF（商品名VICTREX、住友化学工業）を用いる
ことができる。また、それぞれの球の表面に形成する被
膜な無電解メッキ等で形成することができる。
ル、三井石油化学）、PAI（商品名トーロル、三菱化成
工業）PESF（商品名VICTREX、住友化学工業）を用いる
ことができる。また、それぞれの球の表面に形成する被
膜な無電解メッキ等で形成することができる。
更に、本発明の方法によれば、従来のように、パット13
とバンプ間にカレントフィルム等の蒸着膜及び拡散防止
金属膜などを介在させることなく、PSG膜14を形成後、
パット13に直接低融点金属薄膜16を形成し、その上に直
接、半田、Sn、Au被膜等の低融点金属層が全面に形成さ
れた各種金属球（100〜150μｍφ）を溶着したので従来
のものに比べて、工程数、工数を削減し、経済的に有利
な半導体装置を提供することができる。当然、従来のAu
バンプからCu、Ni、Fe、セラミック、合成樹脂などの各
種球に変更したのでコスト的にも有利である。
とバンプ間にカレントフィルム等の蒸着膜及び拡散防止
金属膜などを介在させることなく、PSG膜14を形成後、
パット13に直接低融点金属薄膜16を形成し、その上に直
接、半田、Sn、Au被膜等の低融点金属層が全面に形成さ
れた各種金属球（100〜150μｍφ）を溶着したので従来
のものに比べて、工程数、工数を削減し、経済的に有利
な半導体装置を提供することができる。当然、従来のAu
バンプからCu、Ni、Fe、セラミック、合成樹脂などの各
種球に変更したのでコスト的にも有利である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らの本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らの本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、半導体
チップのバンプを形成するに際し、半田、Sn、Au等の低
融点金属層が形成された金属からなる球形の芯部材を用
意し、その芯部材の全面を覆う第２の低融点金属層と前
記パット部上の第１の低融点金属層とを溶着して一体化
し、前記パット部上に前記芯部材を固定するようにした
ので、芯部材はパット部上の第１の低融点金属層と芯部
材の全面に表面処理された第２の低融点金属層との溶着
によって強固に一体化されることになり、信頼性の高い
接続用の電極を形成することができる。
チップのバンプを形成するに際し、半田、Sn、Au等の低
融点金属層が形成された金属からなる球形の芯部材を用
意し、その芯部材の全面を覆う第２の低融点金属層と前
記パット部上の第１の低融点金属層とを溶着して一体化
し、前記パット部上に前記芯部材を固定するようにした
ので、芯部材はパット部上の第１の低融点金属層と芯部
材の全面に表面処理された第２の低融点金属層との溶着
によって強固に一体化されることになり、信頼性の高い
接続用の電極を形成することができる。
また、工程数を減少して、コスト低減を図ることができ
る。
る。
更に、拡散防止金属膜等のエッチング工数が削減でき
て、安価であり、しかもアルミパットを低融点金属層で
完全に覆うことができるので、アルミパットが腐食する
こともない。
て、安価であり、しかもアルミパットを低融点金属層で
完全に覆うことができるので、アルミパットが腐食する
こともない。
このように、信頼性の高いバンプ電極を有する半導体装
置及びその製造方法を提供できるものである。
置及びその製造方法を提供できるものである。
第１図は本発明に係る半導体装置の断面図、第２図は本
発明の一実施例を示す半導体装置の製造工程断面図、第
３図は従来の半導体装置の断面図である。 11……半導体基板、12……絶縁膜、13……パット、14…
…PSG膜、15……開口部、16……低融点金属蒸着膜（第
１の低融点金属層）、17……芯部材、18……金属球（C
u,Ni,Fe）、19……低融点金属被膜（第２の低融点金属
層）、20……溶着被膜。
発明の一実施例を示す半導体装置の製造工程断面図、第
３図は従来の半導体装置の断面図である。 11……半導体基板、12……絶縁膜、13……パット、14…
…PSG膜、15……開口部、16……低融点金属蒸着膜（第
１の低融点金属層）、17……芯部材、18……金属球（C
u,Ni,Fe）、19……低融点金属被膜（第２の低融点金属
層）、20……溶着被膜。
Claims (2)
- 【請求項１】（ａ）半導体基板と、 （ｂ）該半導体基板上に設けられるパット部と、 （ｃ）該パット部上に形成される第１の低融点金属層
と、 （ｄ）該第１の低融点金属層と溶着により一体化され、
前記パット部から金属からなる球形の芯部材の全面にか
けて延在している第２の低融点金属層を有する電極を設
けるようにしたことを特徴とする半導体装置。 - 【請求項２】（ａ）半導体基板上に絶縁膜を介してパッ
ト部を形成する工程と、 （ｂ）該パット部を含む基板上に該パット部の一部に対
応する部分に開口部を有する表面保護絶縁膜を形成する
工程と、 （ｃ）該表面保護絶縁膜の開口部のパット部上に第１の
低融点金属層を形成する工程と、 （ｄ）芯部材の全面を覆う第２の低融点金属層と前記パ
ット部上の第１の低融点金属層とを溶着して一体化し、
前記パット部上に前記芯部材を固定する工程とを施すこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109693A JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109693A JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266842A JPS62266842A (ja) | 1987-11-19 |
| JPH0793341B2 true JPH0793341B2 (ja) | 1995-10-09 |
Family
ID=14516802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109693A Expired - Lifetime JPH0793341B2 (ja) | 1986-05-15 | 1986-05-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793341B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570786B2 (ja) * | 1988-01-28 | 1997-01-16 | 富士通株式会社 | 半田バンプの接続方法 |
| JPH0793342B2 (ja) * | 1988-12-29 | 1995-10-09 | シャープ株式会社 | 電極の形成方法 |
| JPH09199506A (ja) * | 1995-11-15 | 1997-07-31 | Citizen Watch Co Ltd | 半導体素子のバンプ形成方法 |
| JP2002151532A (ja) | 2000-11-08 | 2002-05-24 | Sharp Corp | 電子部品、半導体装置の実装方法および半導体装置の実装構造 |
| JP2004031474A (ja) * | 2002-06-24 | 2004-01-29 | Tdk Corp | 電子部品及びその製造方法 |
| JP2004149923A (ja) * | 2003-10-23 | 2004-05-27 | Sekisui Chem Co Ltd | 導電性微粒子及び基板 |
| JP2006344624A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Metals Ltd | 電子部品の製造方法 |
| US20090298277A1 (en) * | 2008-05-28 | 2009-12-03 | Mackay John | Maskless Process for Solder Bumps Production |
-
1986
- 1986-05-15 JP JP61109693A patent/JPH0793341B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266842A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US7713782B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| US20020041037A1 (en) | Semiconductor device and process of producing same | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| JP4638614B2 (ja) | 半導体装置の作製方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2000124356A (ja) | 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
| US20030222326A1 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufactrring method | |
| US20090091036A1 (en) | Wafer structure with a buffer layer | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |