JP3635151B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3635151B2 JP3635151B2 JP10819996A JP10819996A JP3635151B2 JP 3635151 B2 JP3635151 B2 JP 3635151B2 JP 10819996 A JP10819996 A JP 10819996A JP 10819996 A JP10819996 A JP 10819996A JP 3635151 B2 JP3635151 B2 JP 3635151B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- melting point
- lead
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、特に薄型、小型化可能な信頼性の高い半導体装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩ、超ＬＳＩのような集積回路の大規模化および高密度化の実現と、電子機器の軽薄短小化及び高機能化の要求とが相俟って、より小型化かつ薄型化された、信頼性の高い半導体装置の要望が高まっている。
【０００３】
従来の樹脂封止型半導体装置はワイヤボンディング方式で製造されるものが最も多く使用されている。この方式で製造されたものは、図４の断面図に示すように、半導体チップ１の電極２とインナーリード３とがＡｕの細線からなるボンディングワイヤ７で接続され、樹脂６で封止されたものであるが、ワイヤ７がループを形成しているため薄型化には限界があり、またワイヤループの面積も必要で、小型化にも最適とは言えない。その限界を超える薄型が可能な方式として、ＴＡＢ（Tape Automated Bonding）およびＦＣ（Flip Chip)方式が知られている。ＴＡＢ方式は半導体チップ上の電極の位置に合わせたインナーリードをテープ上の絶縁フィルム上に形成したものを、チップ電極上に形成されたＡｕ等バンプを介して、熱圧着等により、一括接合するものである。ＦＣ方式は、半導体チップの電極に半田のバンプを形成し、リフローにより回路基板に直接接続するものである。
【０００４】
ＴＡＢテープをバンプを介して、チップと接続する方法は実用化されているが、ＴＡＢテープのリードが曲がり易く、チップへの接続のインナーリードボンディングや基板へのアウターリードボンディングに歩留りの問題もあった。さらにＴＡＢはリードフレームに比較して高価であり、また、メッキによるバンプ形成も複雑な工程を経るため、コスト高となり、ボンディングワイヤを使用するリードフレーム方式に比べて、普及していない理由の１つとなっていた。
また、フリップチップ方式では、半田等のバンプづけがコスト高になること、低融点金属と電極のアルミニウムの間に拡散バリア膜が必要なことが短所としてあげられる。
【０００５】
またＬＯＣ（Lead on Chip）構造の樹脂封止型半導体装置において、半導体チップのボンディングパッド（電極）とインナーリードをバンプ電極で接続したものが、特開平３−１１６４３号公報により提案されている。その構造は、半導体チップの主面の中央部分に複数のボンディングパッドを配置し、その上にチップの主面との間に絶縁テープを介してインナーリードを設け、該インナーリードとボンディングパッドとを、バンプ電極を溶融して接続したものである。
しかしこの技術は半導体チップとインナーリードとの間に絶縁テープを介在させるため、該テープをバンプ電極の溶融温度以上の高温で耐熱性を有するものにしなければならず、バンプ及びテープの材料に制約があるうえ、絶縁性テープの厚さにより、薄型化にも制約をうける。
【０００６】
このような課題を解決するべく、本発明者らは、特開平０７−２７３１４３号公報に示されているように、リードフレームのインナーリードと半導体チップの電極とがボールバンプを介して接合され、樹脂封止されている樹脂封止型半導体装置を提案している。この方法によると従来のワイヤボンディング方式によるものの２０％〜５０％、薄型化が可能となる。しかしながら、特開平３−１１６４３号公報や特願平０６−０６１０６８号明細書に示されている、バンプ電極を溶融する方法は、チップのアルミニウム電極との接合の信頼性を確保するためには、低融点のバンプが溶融してもアルミニウムとの拡散が行われて、電極部で剥離しないように、拡散バリアとして機能する、アルミニウムより高融点の金属薄膜をアルミニウム薄膜上に形成する必要がある。この様な拡散バリア性をそなえ、かつ接合性が良好な薄膜の多層構造を形成することは、プロセス上、コスト上の制約が多い。
【０００７】
アルミニウム電極上に金ボールバンプを接続する方法においては、アルミニウム側、リードフレーム側とも熱圧着接合となるために、特にリードフレームの銀メッキと金ボールの接合は銀／金の拡散温度が高く、接合温度を高温にする必要があり、接合部の信頼性を劣化させる。また接合時の治具等の平行度の厳密な管理が必要となり、量産時の歩留りの低下が懸念される。
【０００８】
【発明が解決しようとする課題】
本発明は電子機器の小型化、高機能化の要求に応える、信頼性の高い樹脂封止型半導体装置であって、従来のワイヤボンディング方式に比べて薄型化、小型化が可能であり、また、ＴＡＢ方式、ＦＣ方式より簡便で、安価な方式で製造可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明は、リードフレームのリードと半導体チップの電極が接続されている半導体装置において、前記リードの接続部に形成される金属バンプが、低融点金属の微小ボールの形態で、チップ電極と対応する接続部位に一定量接着させ、溶融により、リードの前記接続部位と接合しており、前記接合部のチップ電極側がリード側の低融点金属の融点より８０℃以上高い融点を有する金属のバンプで形成されることを特徴とする半導体装置である。
また、低融点金属のボールが錫、錫合金、インジウム合金のいずれかからなることが好ましい。さらに、半導体チップ電極上に形成されたバンプは、金、白金、銅、ニッケルおよびその合金などの比較的高融点の金属であることが好ましく、少なくともリード側の低融点金属より８０℃以上融点が高ければよい。例えばリード側の低融点金属が共晶半田の場合、チップのバンプは９０％鉛半田でもよい。８０℃以下の融点の差であると、リード側の低融点金属の溶融時にチップ側の金属との拡散により、チップのアルミニウム電極とチップ側のバンプ金属の接着性が劣化することがある。
【００１０】
チップ電極側のバンプは、メッキやボールボンディングによるスタッドバンプ法で形成することも可能であるが、バンプ用のボールをあらかじめ作成しておき、ボールを電極に接合することによって、バンプを形成することが簡便である。さらに、リードフレームのリード上に形成される低融点金属ボールもしくは、チップ電極上に形成される金属ボールは、リードあるいはチップ電極位置に対応した貫通孔を有する配列板の片側を吸引することにより、貫通孔にボールを配列させ、そのボールをリードもしくはチップ電極に転写することによって、簡便で、量産性のあるボールバンプの形成を可能とする。
【００１１】
【発明の実施の形態】
本発明の例を図１及び図２に示す。
図１は半導体チップ１の電極２とインナーリード３がチップ電極上に形成されたバンプ４とリード側に形成された低融点金属のボールバンプ５を介して接合され、樹脂６で封止された、樹脂封止型半導体装置の断面図である。この様な半導体装置は、あらかじめ半導体チップ１上の周辺部に配置された電極２に、メッキによりバンプを形成するか、ワイヤボンディング方式でボールを接合することによってスタッドバンプを形成するか、事前に作成した微小ボールをチップ電極に接合することによってボールバンプを形成するか、いずれかの方法で、バンプ４を形成する。
【００１２】
図２にボールバンプ８をチップ電極２に接続したものを示す。またインナーリード３に低融点金属のボールバンプ４を接合しておき、半導体チップ１とインナーリード３を重ね合わせて、低融点金属の融点以上に加熱し、一括接合し、樹脂６で封止して製造される。封止はモールド金型を使用したモールドタイプのものでも、液状樹脂でカバーするポッティングタイプのものでもよい。
【００１３】
この様に本発明の半導体装置は、半導体チップ１の電極２とインナーリード３とがバンプ４、低融点金属のボールバンプ５で接続されているので、図４のような従来のワイヤボンディング方式のものと比較して、ワイヤループが不要となった分、薄型化が可能である。従来のワイヤボンディング方式では、樹脂封止後の厚さ１．０〜１．３mmが限界であったが、本発明では同厚さ０．６５mmのもの、すなわち従来の約１／２の厚さのものが得られる。またワイヤ長さに相当する部分の面積も削減されることから、半導体装置の小型化も可能となる。
【００１４】
また本発明の半導体装置は、ボンディングワイヤを使用していないので、ワイヤ同士の接続、あるいはワイヤと半導体チップとの接触等によるトラブル発生が皆無である。
また本発明は、リードフレーム側に低融点金属のボールバンプを使用して、チップ側のバンプと一括して接続するが、リードフレーム側の低融点金属を溶融して接続するので、高さのばらつきによる接合不良が少なく信頼性の高い半導体装置を提供できる。特に剛性の高いリードフレームを使用する場合には、高さのばらつきを緩和できる本発明が適している。
またチップ側のバンプは、接続時に溶融しないので、電極のアルミニウム薄膜とバンプとの接合信頼性も高い。
【００１５】
本発明において、ボールバンプの大きさは、半導体チップの各電極および各インナーリードのピッチおよび寸法に応じて適正な直径、例えば、３５〜１２０μｍとする。接合に際しては、あらかじめ低融点金属のボールバンプをチップ電極上のバンプの上部に接合して、異種金属の２段のバンプ構造にしておき、低融点金属を溶融してリードフレームのリードと接続してもよい。
【００１６】
つぎに本発明におけるバンプは、チップのアルミニウム電極上には、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ等の５００℃以上に融点をもつ純金属またはその合金であることが好ましく、メッキ法、スタッドバンプ法で形成してもよい。また、事前に作成した、高精度の微細ボールを電極上に接合して、バンプ形成することで、バンプ高さの均一化、バンプ形成コストの低減が可能となり他の方法に比べて優れている。
【００１７】
【実施例１】
アルミニウム電極２００個をチップ周辺部に有するシリコンチップを使用して、図２のような樹脂封止型半導体装置を製造した。チップ電極には７０μｍ径の金ボールを熱圧着した。図３（ａ）に示すようにボールの配列はチップ２の電極位置に対応して４０μｍ径の穴１１を貫通させた厚さ０．３mmの配列基板１３の裏面を真空に吸引し、その基板をボール１２を収容した容器１０に近接させ、吸引固定した後、図３（ｂ）に示すようにチップ電極２と位置合わせを行い、熱圧着固定した。チップの温度は３５０℃に保定して接合した。
【００１８】
一方これらの電極位置に対応してリードフレームのインナーリードが合わせられるようリードフレームを作成し、その電極位置に対応したリード先端に７０μｍ径の半田ボールを配列接合した。ボールの配列はチップへのボール配列と同様にボールのリードフレームへの接合位置に対応して４５μｍ径の穴を貫通させた厚さ０．３mmの配列基板の裏面を真空に吸引し、その基板をボールを収容した容器に近接させ、吸引固定した後、リード先端と位置合わせを行い、圧着固定した。
【００１９】
つぎにチップ側バンプとリードフレーム側バンプの位置合わせを行い、仮固定した後、約２５０℃に加熱して、チップとリードを接続し、図１のような樹脂封止型半導体装置を製造した。得られた樹脂封止型半導体装置の厚さは０．６４mmであった。その内訳は、チップ１と電極２が合計０．２３mm、インナーリード３が０．０８mm、接合後のバンプ高さがチップ側、リード側の合計で、０．０８mm樹脂６が上下合計０．２５mmであった。
なおインナーリードの接合部はエッチングにより、他のフレーム部より薄手化している。薄手化している理由は半導体装置の厚さを低減する目的のほかに、剛性を低減し、熱膨張差に起因する応力が加わった時に、弾性変形しやすく、接合部剥離を抑制する効果がみられるからである。
【００２０】
電気的測定から、封止後３０個、電極数６００個測定中、不良率は０であった。１２５℃ ５００時間の加速加熱試験後の不良は皆無であり、また断面の観察から、加熱拡散によるアルミニウム電極と金バンプの接合不良、また半田バンプと金バンプの接合不良も観察されず信頼性の高いものであった。
【００２１】
【実施例２】
通常のウエハバンプ形成方法と同様に、シリコンチップのＡ１膜上にＴｉ，Ｗの合金薄膜１０００オングストローム、Ａｕ薄膜５００オングストロームの２層をスパッタ蒸着したのち、電極部分のみレジストで窓明けし、メッキにより８０μｍ角、高さ２５μｍの金バンプを形成した。電極はチップ７mm角の周辺部に配置され合計２００個である。バンプ部分以外のＴｉＷ，Ａｕの２層薄膜を取り除いた後、チップをダイシングできりだした。
【００２２】
一方これらの電極位置に対応してリードフレームのインナーリードが合わせられるようリードフレームを作成し、その電極位置に対応したリード先端に７０μｍ径の半田ボールを配列接合した。ボールの配列は実施例１の場合と同様にボールのリードフレームへの接合位置に対応して４５μｍ径の穴を貫通させた厚さ０．３mmの配列基板の裏面を真空に吸引し、その基板をボールを収容した容器に近接させ、吸引固定した後、リード先端と位置合わせを行い、圧着固定した。
【００２３】
このようにしたのち、チップ側バンプとリードフレーム側バンプの位置合わせを行い、仮固定した後、約２００℃に加熱して、チップとリードを接続し、図１のような樹脂封止型半導体装置を製造した。
得られた樹脂封止型半導体装置の厚さは０．６３mmであった。その内訳は、チップ１と電極２が合計０．２３mm、インナーリード３が０．０８mm、接合後のバンプ高さがチップ側、リード側の合計で、０．０７mm、樹脂６が上下合計０．２５mmであった。
【００２４】
なおインナーリードの接合部はエッチングにより、他のフレーム部より薄手化している。電気的測定から、封止後３０個、電極数６００個測定中、不良率は０であった。−６０℃から＋１４０℃のサイクル試験の５００サイクル後も不良は皆無であり、信頼性の高いものであった。
【００２５】
【発明の効果】
本発明の半導体装置は、リードフレームのインナーリードと半導体チップの電極とがボールバンプを介して接合されているので、従来のワイヤボンディング方式によるものの２０〜５０％の厚さの薄手化が可能で、ワイヤ長さに対応する部分がなくなるため、小型化も可能となる。チップの電極側には、高融点の金属を使用してバンプを作成しているのでアルミニウム電極との接合信頼性が高く、またリード側のバンプには低融点の金属を用いて、溶融して接続するので、圧力によるチップへのダメージが少なく、高さばらつきによる接合不良を解消できる。ボール接合、リードフレームとの接合は配列吸着板を用いて一括して行うので、電極数の多い高密度デバイスでの量産性も高い。
【図面の簡単な説明】
【図１】本発明の半導体装置の例を示す断面図である。
【図２】本発明の半導体装置の別の例を示す断面図である。
【図３】（ａ），（ｂ）は本発明の半導体装置の製造工程の内ボールバンプを配列する工程を示す断面図である。
【図４】従来のワイヤボンディング方式による樹脂封止型半導体装置の例を示す断面図である。
【符号の説明】
１…半導体チップ
２…電極
３…インナーリード
４…チップ電極側バンプ
５…リード側低融点金属ボールバンプ
６…樹脂
７…ボンディングワイヤ
８…チップ電極側ボールバンプ
９…アウターリード
１０…ボール収容容器
１１…配列基板貫通穴
１２…ボール
１３…配列基板
【発明の属する技術分野】
本発明は、特に薄型、小型化可能な信頼性の高い半導体装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩ、超ＬＳＩのような集積回路の大規模化および高密度化の実現と、電子機器の軽薄短小化及び高機能化の要求とが相俟って、より小型化かつ薄型化された、信頼性の高い半導体装置の要望が高まっている。
【０００３】
従来の樹脂封止型半導体装置はワイヤボンディング方式で製造されるものが最も多く使用されている。この方式で製造されたものは、図４の断面図に示すように、半導体チップ１の電極２とインナーリード３とがＡｕの細線からなるボンディングワイヤ７で接続され、樹脂６で封止されたものであるが、ワイヤ７がループを形成しているため薄型化には限界があり、またワイヤループの面積も必要で、小型化にも最適とは言えない。その限界を超える薄型が可能な方式として、ＴＡＢ（Tape Automated Bonding）およびＦＣ（Flip Chip)方式が知られている。ＴＡＢ方式は半導体チップ上の電極の位置に合わせたインナーリードをテープ上の絶縁フィルム上に形成したものを、チップ電極上に形成されたＡｕ等バンプを介して、熱圧着等により、一括接合するものである。ＦＣ方式は、半導体チップの電極に半田のバンプを形成し、リフローにより回路基板に直接接続するものである。
【０００４】
ＴＡＢテープをバンプを介して、チップと接続する方法は実用化されているが、ＴＡＢテープのリードが曲がり易く、チップへの接続のインナーリードボンディングや基板へのアウターリードボンディングに歩留りの問題もあった。さらにＴＡＢはリードフレームに比較して高価であり、また、メッキによるバンプ形成も複雑な工程を経るため、コスト高となり、ボンディングワイヤを使用するリードフレーム方式に比べて、普及していない理由の１つとなっていた。
また、フリップチップ方式では、半田等のバンプづけがコスト高になること、低融点金属と電極のアルミニウムの間に拡散バリア膜が必要なことが短所としてあげられる。
【０００５】
またＬＯＣ（Lead on Chip）構造の樹脂封止型半導体装置において、半導体チップのボンディングパッド（電極）とインナーリードをバンプ電極で接続したものが、特開平３−１１６４３号公報により提案されている。その構造は、半導体チップの主面の中央部分に複数のボンディングパッドを配置し、その上にチップの主面との間に絶縁テープを介してインナーリードを設け、該インナーリードとボンディングパッドとを、バンプ電極を溶融して接続したものである。
しかしこの技術は半導体チップとインナーリードとの間に絶縁テープを介在させるため、該テープをバンプ電極の溶融温度以上の高温で耐熱性を有するものにしなければならず、バンプ及びテープの材料に制約があるうえ、絶縁性テープの厚さにより、薄型化にも制約をうける。
【０００６】
このような課題を解決するべく、本発明者らは、特開平０７−２７３１４３号公報に示されているように、リードフレームのインナーリードと半導体チップの電極とがボールバンプを介して接合され、樹脂封止されている樹脂封止型半導体装置を提案している。この方法によると従来のワイヤボンディング方式によるものの２０％〜５０％、薄型化が可能となる。しかしながら、特開平３−１１６４３号公報や特願平０６−０６１０６８号明細書に示されている、バンプ電極を溶融する方法は、チップのアルミニウム電極との接合の信頼性を確保するためには、低融点のバンプが溶融してもアルミニウムとの拡散が行われて、電極部で剥離しないように、拡散バリアとして機能する、アルミニウムより高融点の金属薄膜をアルミニウム薄膜上に形成する必要がある。この様な拡散バリア性をそなえ、かつ接合性が良好な薄膜の多層構造を形成することは、プロセス上、コスト上の制約が多い。
【０００７】
アルミニウム電極上に金ボールバンプを接続する方法においては、アルミニウム側、リードフレーム側とも熱圧着接合となるために、特にリードフレームの銀メッキと金ボールの接合は銀／金の拡散温度が高く、接合温度を高温にする必要があり、接合部の信頼性を劣化させる。また接合時の治具等の平行度の厳密な管理が必要となり、量産時の歩留りの低下が懸念される。
【０００８】
【発明が解決しようとする課題】
本発明は電子機器の小型化、高機能化の要求に応える、信頼性の高い樹脂封止型半導体装置であって、従来のワイヤボンディング方式に比べて薄型化、小型化が可能であり、また、ＴＡＢ方式、ＦＣ方式より簡便で、安価な方式で製造可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明は、リードフレームのリードと半導体チップの電極が接続されている半導体装置において、前記リードの接続部に形成される金属バンプが、低融点金属の微小ボールの形態で、チップ電極と対応する接続部位に一定量接着させ、溶融により、リードの前記接続部位と接合しており、前記接合部のチップ電極側がリード側の低融点金属の融点より８０℃以上高い融点を有する金属のバンプで形成されることを特徴とする半導体装置である。
また、低融点金属のボールが錫、錫合金、インジウム合金のいずれかからなることが好ましい。さらに、半導体チップ電極上に形成されたバンプは、金、白金、銅、ニッケルおよびその合金などの比較的高融点の金属であることが好ましく、少なくともリード側の低融点金属より８０℃以上融点が高ければよい。例えばリード側の低融点金属が共晶半田の場合、チップのバンプは９０％鉛半田でもよい。８０℃以下の融点の差であると、リード側の低融点金属の溶融時にチップ側の金属との拡散により、チップのアルミニウム電極とチップ側のバンプ金属の接着性が劣化することがある。
【００１０】
チップ電極側のバンプは、メッキやボールボンディングによるスタッドバンプ法で形成することも可能であるが、バンプ用のボールをあらかじめ作成しておき、ボールを電極に接合することによって、バンプを形成することが簡便である。さらに、リードフレームのリード上に形成される低融点金属ボールもしくは、チップ電極上に形成される金属ボールは、リードあるいはチップ電極位置に対応した貫通孔を有する配列板の片側を吸引することにより、貫通孔にボールを配列させ、そのボールをリードもしくはチップ電極に転写することによって、簡便で、量産性のあるボールバンプの形成を可能とする。
【００１１】
【発明の実施の形態】
本発明の例を図１及び図２に示す。
図１は半導体チップ１の電極２とインナーリード３がチップ電極上に形成されたバンプ４とリード側に形成された低融点金属のボールバンプ５を介して接合され、樹脂６で封止された、樹脂封止型半導体装置の断面図である。この様な半導体装置は、あらかじめ半導体チップ１上の周辺部に配置された電極２に、メッキによりバンプを形成するか、ワイヤボンディング方式でボールを接合することによってスタッドバンプを形成するか、事前に作成した微小ボールをチップ電極に接合することによってボールバンプを形成するか、いずれかの方法で、バンプ４を形成する。
【００１２】
図２にボールバンプ８をチップ電極２に接続したものを示す。またインナーリード３に低融点金属のボールバンプ４を接合しておき、半導体チップ１とインナーリード３を重ね合わせて、低融点金属の融点以上に加熱し、一括接合し、樹脂６で封止して製造される。封止はモールド金型を使用したモールドタイプのものでも、液状樹脂でカバーするポッティングタイプのものでもよい。
【００１３】
この様に本発明の半導体装置は、半導体チップ１の電極２とインナーリード３とがバンプ４、低融点金属のボールバンプ５で接続されているので、図４のような従来のワイヤボンディング方式のものと比較して、ワイヤループが不要となった分、薄型化が可能である。従来のワイヤボンディング方式では、樹脂封止後の厚さ１．０〜１．３mmが限界であったが、本発明では同厚さ０．６５mmのもの、すなわち従来の約１／２の厚さのものが得られる。またワイヤ長さに相当する部分の面積も削減されることから、半導体装置の小型化も可能となる。
【００１４】
また本発明の半導体装置は、ボンディングワイヤを使用していないので、ワイヤ同士の接続、あるいはワイヤと半導体チップとの接触等によるトラブル発生が皆無である。
また本発明は、リードフレーム側に低融点金属のボールバンプを使用して、チップ側のバンプと一括して接続するが、リードフレーム側の低融点金属を溶融して接続するので、高さのばらつきによる接合不良が少なく信頼性の高い半導体装置を提供できる。特に剛性の高いリードフレームを使用する場合には、高さのばらつきを緩和できる本発明が適している。
またチップ側のバンプは、接続時に溶融しないので、電極のアルミニウム薄膜とバンプとの接合信頼性も高い。
【００１５】
本発明において、ボールバンプの大きさは、半導体チップの各電極および各インナーリードのピッチおよび寸法に応じて適正な直径、例えば、３５〜１２０μｍとする。接合に際しては、あらかじめ低融点金属のボールバンプをチップ電極上のバンプの上部に接合して、異種金属の２段のバンプ構造にしておき、低融点金属を溶融してリードフレームのリードと接続してもよい。
【００１６】
つぎに本発明におけるバンプは、チップのアルミニウム電極上には、Ａｕ，Ｃｕ，Ｎｉ，Ｐｔ等の５００℃以上に融点をもつ純金属またはその合金であることが好ましく、メッキ法、スタッドバンプ法で形成してもよい。また、事前に作成した、高精度の微細ボールを電極上に接合して、バンプ形成することで、バンプ高さの均一化、バンプ形成コストの低減が可能となり他の方法に比べて優れている。
【００１７】
【実施例１】
アルミニウム電極２００個をチップ周辺部に有するシリコンチップを使用して、図２のような樹脂封止型半導体装置を製造した。チップ電極には７０μｍ径の金ボールを熱圧着した。図３（ａ）に示すようにボールの配列はチップ２の電極位置に対応して４０μｍ径の穴１１を貫通させた厚さ０．３mmの配列基板１３の裏面を真空に吸引し、その基板をボール１２を収容した容器１０に近接させ、吸引固定した後、図３（ｂ）に示すようにチップ電極２と位置合わせを行い、熱圧着固定した。チップの温度は３５０℃に保定して接合した。
【００１８】
一方これらの電極位置に対応してリードフレームのインナーリードが合わせられるようリードフレームを作成し、その電極位置に対応したリード先端に７０μｍ径の半田ボールを配列接合した。ボールの配列はチップへのボール配列と同様にボールのリードフレームへの接合位置に対応して４５μｍ径の穴を貫通させた厚さ０．３mmの配列基板の裏面を真空に吸引し、その基板をボールを収容した容器に近接させ、吸引固定した後、リード先端と位置合わせを行い、圧着固定した。
【００１９】
つぎにチップ側バンプとリードフレーム側バンプの位置合わせを行い、仮固定した後、約２５０℃に加熱して、チップとリードを接続し、図１のような樹脂封止型半導体装置を製造した。得られた樹脂封止型半導体装置の厚さは０．６４mmであった。その内訳は、チップ１と電極２が合計０．２３mm、インナーリード３が０．０８mm、接合後のバンプ高さがチップ側、リード側の合計で、０．０８mm樹脂６が上下合計０．２５mmであった。
なおインナーリードの接合部はエッチングにより、他のフレーム部より薄手化している。薄手化している理由は半導体装置の厚さを低減する目的のほかに、剛性を低減し、熱膨張差に起因する応力が加わった時に、弾性変形しやすく、接合部剥離を抑制する効果がみられるからである。
【００２０】
電気的測定から、封止後３０個、電極数６００個測定中、不良率は０であった。１２５℃ ５００時間の加速加熱試験後の不良は皆無であり、また断面の観察から、加熱拡散によるアルミニウム電極と金バンプの接合不良、また半田バンプと金バンプの接合不良も観察されず信頼性の高いものであった。
【００２１】
【実施例２】
通常のウエハバンプ形成方法と同様に、シリコンチップのＡ１膜上にＴｉ，Ｗの合金薄膜１０００オングストローム、Ａｕ薄膜５００オングストロームの２層をスパッタ蒸着したのち、電極部分のみレジストで窓明けし、メッキにより８０μｍ角、高さ２５μｍの金バンプを形成した。電極はチップ７mm角の周辺部に配置され合計２００個である。バンプ部分以外のＴｉＷ，Ａｕの２層薄膜を取り除いた後、チップをダイシングできりだした。
【００２２】
一方これらの電極位置に対応してリードフレームのインナーリードが合わせられるようリードフレームを作成し、その電極位置に対応したリード先端に７０μｍ径の半田ボールを配列接合した。ボールの配列は実施例１の場合と同様にボールのリードフレームへの接合位置に対応して４５μｍ径の穴を貫通させた厚さ０．３mmの配列基板の裏面を真空に吸引し、その基板をボールを収容した容器に近接させ、吸引固定した後、リード先端と位置合わせを行い、圧着固定した。
【００２３】
このようにしたのち、チップ側バンプとリードフレーム側バンプの位置合わせを行い、仮固定した後、約２００℃に加熱して、チップとリードを接続し、図１のような樹脂封止型半導体装置を製造した。
得られた樹脂封止型半導体装置の厚さは０．６３mmであった。その内訳は、チップ１と電極２が合計０．２３mm、インナーリード３が０．０８mm、接合後のバンプ高さがチップ側、リード側の合計で、０．０７mm、樹脂６が上下合計０．２５mmであった。
【００２４】
なおインナーリードの接合部はエッチングにより、他のフレーム部より薄手化している。電気的測定から、封止後３０個、電極数６００個測定中、不良率は０であった。−６０℃から＋１４０℃のサイクル試験の５００サイクル後も不良は皆無であり、信頼性の高いものであった。
【００２５】
【発明の効果】
本発明の半導体装置は、リードフレームのインナーリードと半導体チップの電極とがボールバンプを介して接合されているので、従来のワイヤボンディング方式によるものの２０〜５０％の厚さの薄手化が可能で、ワイヤ長さに対応する部分がなくなるため、小型化も可能となる。チップの電極側には、高融点の金属を使用してバンプを作成しているのでアルミニウム電極との接合信頼性が高く、またリード側のバンプには低融点の金属を用いて、溶融して接続するので、圧力によるチップへのダメージが少なく、高さばらつきによる接合不良を解消できる。ボール接合、リードフレームとの接合は配列吸着板を用いて一括して行うので、電極数の多い高密度デバイスでの量産性も高い。
【図面の簡単な説明】
【図１】本発明の半導体装置の例を示す断面図である。
【図２】本発明の半導体装置の別の例を示す断面図である。
【図３】（ａ），（ｂ）は本発明の半導体装置の製造工程の内ボールバンプを配列する工程を示す断面図である。
【図４】従来のワイヤボンディング方式による樹脂封止型半導体装置の例を示す断面図である。
【符号の説明】
１…半導体チップ
２…電極
３…インナーリード
４…チップ電極側バンプ
５…リード側低融点金属ボールバンプ
６…樹脂
７…ボンディングワイヤ
８…チップ電極側ボールバンプ
９…アウターリード
１０…ボール収容容器
１１…配列基板貫通穴
１２…ボール
１３…配列基板
Claims (5)
- リードフレームのリードと半導体チップの電極が接続されている半導体装置において、前記リードの接続部に形成される金属バンプが、低融点金属の微小ボールの形態で、チップ電極と対応する接続部位に一定量接着させ、溶融により、リードの前記接続部位と接合しており、前記接続部のチップ電極側がリード側の低融点金属の融点より８０℃以上高い融点を有する金属バンプで形成されていることを特徴とする半導体装置。
- リード側の低融点金属が、錫、錫合金、インジウム合金のいずれかからなることを特徴とする請求項１の半導体装置。
- 半導体チップの電極上に形成されたバンプが金、白金、銅、ニッケルもしくはその合金からなるボールが電極上に接続されたものであることを特徴とする請求項１記載の半導体装置。
- リードフレームのリード上に形成される低融点金属ボールが、リードのチップ電極と接続する位置に対応した貫通孔を有する配列板の片側を吸引することにより、貫通孔にボールを配列させ、そのボールをリードのチップとの接続位置に転写したことを特徴とする請求項１記載の半導体装置の製造方法。
- リードフレームのリード上に形成される低融点金属ボールが、リードのチップ電極と接続する位置に対応した貫通孔を有する配列板の片側を吸引することにより、貫通孔にボールを配列させ、そのボールをリードのチップとの接続位置に転写し、また、チップ電極上に形成される金属ボールが、チップ電極の位置に対応した貫通孔を有する配列板の片側を吸引することにより、貫通孔にボールを配列させ、そのボールをチップの電極上に転写したことを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10819996A JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10819996A JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293748A JPH09293748A (ja) | 1997-11-11 |
| JP3635151B2 true JP3635151B2 (ja) | 2005-04-06 |
Family
ID=14478538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10819996A Expired - Fee Related JP3635151B2 (ja) | 1996-04-26 | 1996-04-26 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635151B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000204A (ko) * | 1997-06-03 | 1999-01-15 | 윤종용 | 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지 |
| US20080135991A1 (en) * | 2006-12-12 | 2008-06-12 | Gem Services, Inc. | Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls |
-
1996
- 1996-04-26 JP JP10819996A patent/JP3635151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293748A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7713782B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
| JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US20020041037A1 (en) | Semiconductor device and process of producing same | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP3577451B2 (ja) | 半導体ウエハおよび半導体装置 | |
| JPH1070154A (ja) | 半導体装置及びその製造方法 | |
| JP3893438B2 (ja) | 半導体実装用基板、半導体装置及び半導体装置の製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JPH07273143A (ja) | 樹脂封止型半導体装置 | |
| JPS63310149A (ja) | 高集積化ｉｃ用パッケ−ジおよびその製造方法 | |
| JP2929764B2 (ja) | 半導体装置 | |
| JP2002217232A (ja) | 半導体装置の製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 | |
| JP2001085595A (ja) | 半導体装置及びそれを用いた電子装置及びその製造方法 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS63318744A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |