JP2001085557A - 配線基板、半導体装置、それを用いた電子装置及びその製造方法 - Google Patents

配線基板、半導体装置、それを用いた電子装置及びその製造方法

Info

Publication number
JP2001085557A
JP2001085557A JP25710599A JP25710599A JP2001085557A JP 2001085557 A JP2001085557 A JP 2001085557A JP 25710599 A JP25710599 A JP 25710599A JP 25710599 A JP25710599 A JP 25710599A JP 2001085557 A JP2001085557 A JP 2001085557A
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
wiring board
elastomer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25710599A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Hajime Murakami
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP25710599A priority Critical patent/JP2001085557A/ja
Publication of JP2001085557A publication Critical patent/JP2001085557A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体チップのクラックを防止する。 【解決手段】絶縁基材に導電性材料で形成された配線パ
ターンが配設されてなる配線基板と、前記配線パターン
と電気的に接続される電極パッドを有する半導体チップ
と、前記配線パターンに電気的に接続される外部出力端
子を備えた半導体装置であって、前記配線基板の半導体
チップが搭載される面の全面に、前記半導体チップ及び
前記絶縁基材の熱応力差を緩衝する熱応力緩衝材（エラ
ストマ）を設け、前記配線パターンと前記電極パッドと
の電気的接続部周辺を前記応力緩衝材の層に埋め込んで
封止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
れを用いた電子装置及びその製造方法に関し、特に、Ｔ
ＣＰ型配線基板に半導体チップを搭載したＣＳＰ型半導
体装置及び及びそれを用いた電子装置及びその製造方法
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来のＴＣＰ（Tape Carrier Package）
型配線基板に搭載したＴＣＰ型半導体装置（以下、単に
ＴＣＰと記す）は、図８に示すようなものがある。図８
は、ＴＣＰを説明するための図であり、図８(a) は立体
図、図８(b) は図８(a) に示すＡ−Ａ線で切った断面図
である。
【０００３】図８に示すように、ＴＣＰ１０はベースフ
ィルムにインナリード３を含む配線パターンが形成され
たＴＡＢ（Tape Automated Bounding ）テープ（フレキ
シブル基板配線）２０を形成し、そのインナーリード３
と外部電極２を接合することでフェースダウンで半導体
チップ１とフレキシブル配線基板２０を接続し、アンダ
フィル４１によって樹脂封止した構造となっている。
【０００４】フレキシブル配線基板２０は、ポリイミド
樹脂などによるベースフィルムと、その上に形成される
インナーリード３を含む配線パターンと、その配線パタ
ーンと電気的に接続され、外部出力端子の役目をする半
田ボール３０とによって構成され、その半田ボール３０
によってＴＣＰ１０は電子装置のマザーボード配線基板
に搭載される形になる。
【０００５】ここでは、半導体チップ１の主面には、突
起形状のバンプからなる外部電極２が形成されている
が、これはインナーリード３との接続を容易にし、か
つ、接続の信頼性を高めるのが目的である。
【０００６】上述の外部電極２のバンプは、通常、２０
μｍ程度の厚さの金の電気めっきによって形成され、ま
た、インナーリード３には、無電解錫めっきが０．２〜
０．３μｍの厚さに施される。このインナーリード３の
先端と金バンプの外部電極２とは、通常５００℃の高温
ツールを用いて接続している。これは金と錫の２元素平
衡状態図における、金９０重量％（残り錫）の共晶組成
の融点２８５℃を利用しているためである。５００℃の
ツール温度では、金９０重量％（残り錫）の共晶組成の
反応層が接合界面に厚く成長して、接合が行われる。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置は以下の問題点がある。
【０００８】一般に、半導体チップ１の熱膨張係数は３
ＰＰＭ／℃であり、また、フレキシブル配線基板２０の
ベースフィルムであるポリイミド樹脂の熱膨張係数は２
０ＰＰＭ／℃程度であることから、中間に介在する金バ
ンプの外部電極２は温度サイクル試験において熱応力の
集中点になってしまう。このために、アンダフィル４１
で周辺を固め、熱応力がこの外部電極２に集中しないよ
うに、この熱応力のかかるところを半導体チップ１とフ
レキシブル配線基板２０の方に分散している。
【０００９】しかし、半導体チップ１はフェースダウン
接続しているため、このアンダフィル４１を用いること
で、半導体チップ１側に余計な熱応力がかかり、半導体
チップ１の素子形成面にクラックが生じることがあると
いう問題点があった。また、このアンダフィルによる方
法では、ボイドの発生のために高価な真空封止装置が必
要になる。
【００１０】本発明は、上記問題点を解決するために成
されたものであり、熱応力により生じる半導体チップの
クラックをより安価に防止することが可能な技術を提供
することにある。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】(1) 絶縁基材に導電性材料で形成された
１層または複数層の配線パターンが配設され、半導体チ
ップを搭載する配線基板において、前記絶縁基材の半導
体チップが搭載される面の全面に、前記半導体チップ及
び前記絶縁基材に生じる熱応力を緩衝する熱応力緩衝材
（エラストマ）を貼り付けたことを特徴とする。
【００１３】(2) (1) の配線基板において、前記配線
パターンと電気的に接続するボールまたは、バンプ型外
部出力端子を有することを特徴とする。
【００１４】(3) 絶縁基材に導電性材料で形成された
１層または複数層の配線パターンが配設され、複数の半
導体装置を搭載する電子装置の配線基板において、前記
絶縁基材の半導体装置が搭載される面の全面に、前記半
導体チップ及び前記絶縁基材に生じる熱応力を緩衝する
熱応力緩衝材（エラストマ）を貼り付けたことを特徴と
する。
【００１５】(4) (1) 乃至(3) のうちのいずれか１つ
の配線基板において、前記半導体チップの外部電極と接
合する前記配線パターンの接続部を、錫膜を被覆したも
の、あるいは前記接続端子上に直接金膜を被覆したも
の、もしくは下地金属を介して金膜を被覆したことを特
徴とする。
【００１６】(5) 絶縁基材に導電性材料で形成された
配線パターンが配設されてなる配線基板と、前記配線パ
ターンと電気的に接続される電極パッドを有する半導体
チップと、前記配線パターンに電気的に接続される外部
出力端子を備えた半導体装置であって、前記配線基板の
半導体チップが搭載される面の全面に、前記半導体チッ
プ及び前記絶縁基材に生じる熱応力を緩衝する熱応力緩
衝材（エラストマ）を設け、前記配線パターンと前記電
極パッドとの電気的接続部分周辺を前記応力緩衝材の層
に埋め込んで、金属接合を同時に行い、前記熱応力緩衝
材（エラストマ）層または絶縁性樹脂剤層により封止し
たことを特徴とする。
【００１７】(6) 絶縁基材に導電性材料で形成された
複数層の配線パターンが配設されてなる多層配線基板
と、前記配線パターンと電気的に接続される電極パッド
を有する半導体チップと、前記配線パターンに電気的に
接続される外部出力端子を備えた半導体装置であって、
前記多層配線基板の半導体チップが搭載される面の全面
に、前記半導体チップ及び前記絶縁基材に生じる熱応力
を緩衝する熱応力緩衝材（エラストマ）を設け、前記配
線パターンと前記電極パッドとの電気的接続部周辺を前
記応力緩衝材の層に埋め込んで、金属接合を同時に行
い、前記熱応力緩衝材（エラストマ）層または絶縁性樹
脂剤層により封止したことを特徴とする。
【００１８】(7) (5) 、または(6) のいずれか１つの
半導体装置において、前記複数の電極パッドと配線パタ
ーンとのそれぞれの接続部分が金もしくは錫でめっきさ
れ、前記接合が金錫の第一共晶点の温度以上で前記絶縁
基材に影響を与える温度以下での加熱を行い、第一共晶
点の融点を利用した接合であることを特徴とする。
【００１９】(8) (5) 乃至(7) のうちいずれか１つの
半導体装置を配線基板に搭載してなる半導体装置モジュ
ールを有することを特徴とする。
【００２０】(9) 絶縁基材に導電性材料で形成された
１層または複数層の配線パターンが配設され配線基板
に、半導体装置を搭載してなる電子装置において、前記
絶縁基材の半導体装置が搭載される面の全面に、前記半
導体装置及び前記絶縁基材に生じる熱応力を緩衝する熱
応力緩衝材（エラストマ）を貼り付けたことを特徴とす
る。
【００２１】(10) 主面上に形成された複数の電極パッ
ドを有する半導体チップと、絶縁基材に配線パターンが
配置された配線基板とをあらかじめ用意し、前記絶縁基
材の配線パターンが形成された側の全面にエラストマを
貼り付け、前記複数の電極パッドの接続部と前記配線パ
ターンの接続部との位置合わせを行った後、前記半導体
チップを前記エラストマに埋め込むように加圧加熱を行
い、前記電極パッドの接続部と前記配線パターンの接続
部を金属の拡散反応によって接合を形成し、その接合を
含む接続部を前記エラストマで封止し、前記配線パター
ンと電気的に接続された外部端子用接続部を形成し、半
導体装置を製造することを特徴とする。
【００２２】(11) 絶縁基材の第１の面上に銅箔を貼り
付け、その銅箔をエッチングにより加工して配線パター
ンを形成し、前記絶縁基材の第２の面にビアホール
（穴）を空け、前記銅箔からなる配線パターンの裏面を
露出させ、その上に銅めっき層を形成し、前記絶縁基材
の第２の面に、前記銅めっき層を介して前記配線パター
ンと電気的に接続された外部端子用接続部を形成し、２
層の配線基板を形成し、この配線基板の１枚または複数
枚を電気的に接続して多層配線基板を形成し、最下層の
配線基板の外部端子用接続部上に半田ボールを形成し、
最上層の基板上の全面にエラストマ層または絶縁性樹脂
剤層を設け、各半導体チップの主面に形成された複数の
電極パッドの接続部と前記配線パターンの各接続部との
位置合わせを行った後、前記半導体チップを前記エラス
トマ層または絶縁性樹脂剤層に埋め込むように加圧加熱
を行い、前記電極パッドの接続部と前記配線パターンの
接続部を拡散反応させて接合を形成し、その接合を含む
接続部を前記エラストマ層または絶縁性樹脂剤層で封止
し、半導体装置を製造することを特徴とする。
【００２３】(12) (10)、または(11)のいずれか１つの
半導体装置の製造方法において、前記半導体チップの主
面に形成された複数の電極パッドの接続部と前記配線パ
ターンの接続部を金もしくは錫で形成し、前記電極パッ
ドの接続部の錫もしくは金とインナリードの接続部の金
もしくは錫を密着させ、前記接合が金錫の第一共晶点の
温度以上で前記絶縁基材に影響を与える温度以下での加
熱を行い、第一共晶点の融点を利用した金と錫の拡散反
応による金錫接合を形成する。
【００２４】
【発明の実施の形態】本発明の実施の形態を図面を用い
て詳細に説明する。
【００２５】図１は、実施形態の半導体装置１０の構成
を説明するための図であり、図１(a) は立体図であり、
図１(b) は図１(a) のＡ−Ａ線で切った断面図をそれぞ
れ示す。
【００２６】図１(a) に示すように、本実施形態の半導
体装置１０は、配線形成されたフレキシブル配線基板２
０（例えば、ボリイミド、液晶ポリマ等のベースフィル
ムに導電性材料の銅配線したもの）にエラストマ４０を
貼り付け、そのエラストマ４０上から半導体チップ１を
埋め込むように搭載した構成をとる。半導体チップ１の
素子形成面には電極パッドが所定ピッチで配列され、そ
の電極パッド上に金のバンプ（突起）が外部電極（金バ
ンプ）２として形成されている。
【００２７】この半導体チップ１の電極パッドには、直
接金のメッキができないため、例えば、Ｔｉ，Ｃｒ，Ｃ
ｕ，Ｎｉのスパッタ膜を順次形成し、その後、金の電気
めっきを行い、金バンプ（外部電極２）を形成する。
【００２８】また、図１(b) に示すように、インナリー
ド３を含む配線層に電気的に接続される半田ボール３０
（外部出力端子）が所定ピッチで形成される。
【００２９】そして、このフレキシブル配線基板２０へ
の半導体チップ１の実装は、図１(b) に示すように、フ
レキシブル配線基板２０上のインナリード３の接続部
（先端部）に錫を被覆し、外部電極２の金とインナリー
ド３の接続部に被覆された錫との拡散反応によって金錫
合金（共晶接合）を形成する金錫接続で行われる。
【００３０】本実施形態の半導体装置１０の特徴は、フ
レキシブル配線基板２０上にエラストマ４０のシートを
貼り付け、それに半導体チップ１の接続部周辺を埋め込
むことで、封止をしたことにある。このエラストマ４０
としては、例えば、１５０℃での弾性率が１０００MPa
以下の材料と用いる。例えば、低ガラス転移温度のエポ
キシ樹脂（ガラス転移温度Ｔｇが１３０℃程度の応力緩
衝効果を持ったエポキシ樹脂）等を用いる。
【００３１】次に、本実施形態の半導体装置１０の製造
方法について図面を用いて詳細に説明する。図２，図３
は、本実施形態の半導体装置の製造方法を説明するため
の図である。
【００３２】本実施形態の半導体装置１０の製造方法
は、まず、図２(a) に示すように、ベースフィルム（絶
縁基材）４（ここでは、エポキシ樹脂系等の接着剤付き
のポリイミドのフィルムを用いた）を用意する。なお、
接着剤の層は図示していない。このベースフィルム４の
寸法は、例えば、幅３５〜３００mm、長さ１０〜１００
ｍ、厚さ５０μｍ±１．５μm である。
【００３３】次に、図２(b) に示すように、そのベース
フィルム４にソルダボール３０の設定用穴（ビアホー
ル）３１及びパッケージ外形穴（最終的にパッケージ外
形加工するために一部分を予め切り抜いておくもの）を
加工する。
【００３４】その後、図２(c) に示すように、その加工
されたベースフィルム４の上に、ベースフィルムと同一
の幅の銅箔５０を予め塗布されたエポキシ樹脂系等の接
着剤により貼り合せる。
【００３５】そして、図２(d) に示すように、その銅箔
５０にホトレジストでエッチングを行い、インナリード
３を含む配線パターンを形成し、そのインナリード３の
外部電極２との接続を行う接続部分に錫メッキを施す。
【００３６】最後に、図２(e) に示すように、配線パタ
ーンを含むベースフィルム４上に上エラストマ４０のシ
ート（ベースフィルムと同一の幅で、約２０μｍの厚
さ）を貼り付け、本実施形態のフレキシブル配線基板２
０を製造する。
【００３７】なお、テープ製造メーカでは、上述した一
連の工程を既に行った図２(e) 示すエラストマ付きフレ
キシブル配線基板２０を販売することもあり、それを購
入することで上述の工程を省略することもできる。
【００３８】また、テープ製造メーカでは、図２(e) 示
すエラストマ付きフレキシブル配線基板２０に後述する
半田ボールを形成した半田ボールエラストマ付きフレキ
シブル配線基板で販売することもある。この場合、後述
する半田ボール形成処理を組立メーカーは省略すること
が可能である。
【００３９】次に、その製造したフレキシブル配線基板
２０上に半導体チップ１を搭載する工程について詳細に
説明する。
【００４０】図３は、本実施形態の半導体装置１０にお
ける半導体チップ１の搭載工程を説明するための断面図
である。
【００４１】本実施形態の半導体装置１０における半導
体チップ１の搭載工程は、図３(a)に示すように、ベー
スフィルム４に錫めっきしたインナリード３を含む配線
パターン上にエラストマ４０を貼り付けた上述のフレキ
シブル配線基板２０を用意し、半導体チップ１の主面に
形成された複数の９９．９重量％Ａｕからなる外部電極
（バンプ／チップ突起電極）２とインナリード３の接続
部との位置合せを行った後、半導体チップ１を固定し、
図３(b) に示すように、加熱ツール１３により加熱温度
２４０〜２６０℃、加圧ツール１２により加圧力１〜１
０kg／mm2 で２〜５秒間加熱加圧を行い、エラストマ４
０のシートに半導体チップ１を埋め込ませていき、外部
電極２の金とインナリード３の接続部の錫を拡散反応さ
せて金錫共晶合金を形成して金錫接続する。このエラス
トマ４０のシートは、加熱することで柔らかくなり、同
時に加圧することで、半導体チップ１はエラストマ４０
のシートに埋め込まれていく。そして、外部電極２がイ
ンナリード３に達したとき、その接続部では金錫共晶合
金が形成され、金錫接続される。
【００４２】この金錫接続は、接合界面がＡｕ１０〜４
０重量％−Ｓｎ６０〜９０重量％にする第一共晶点にお
ける接続を行うと、低温で接続強度が大きくなる接続が
可能である。
【００４３】なお、この金錫接続は、上述したように第
一共晶点における接続が接合強度も大きいことから理想
的ではあるが、本発明は接合界面が必ずしもこの成分に
限定されるものではなく、金錫の第一共晶点の温度以上
で前記フレキシブル配線基板に影響を与える温度以下で
の加熱を行い、第一共晶点の融点を利用した接合であれ
ば、Ａｕ１０〜４０重量％−Ｓｎ６０〜９０重量％以外
の成分であってもよい。
【００４４】次に、図３(c) に示すように、インナリー
ド３を含む配線パターンに半田ボール３０（ソルダボー
ル）が設けられ、図３(d) に示すように、半導体チップ
１が実装されたフレキシブル基板２０は、所定の位置で
切断されて個片化されることにより、本実施形態の半導
体装置１０が製造される。
【００４５】また、上述した金錫接続は、金錫共晶接合
の原理を用い、図３(b) に示した半導体チップマウンタ
（フリップチップマウンタと言われ、ベアチップを配線
基板に位置認識しながら搭載する装置）により行う。図
４は、半導体チップマウンタの構成を説明するための図
である。半導体チップマウンタは、図４に示すように、
加圧する加圧ツール１２と加熱する加熱ツール１３とか
ら構成される。
【００４６】この半導体チップマウンタを用いた金錫接
続は、図４に示すように、半導体チップマウンタの加熱
ツール１３の上に、外部電極２を上向に半導体チップ１
を配置し、その外部電極２の上からフレキシブル配線基
板２０のインナリード３を位置合わせしながら搭載し、
その状態で加圧ツール１２で加圧し、加熱ツール１３で
加熱して行う。この加熱と加圧は同時に行われる。この
加熱ツール１３は、半導体チップ１を吸い上げて位置合
わせする位置座標まで移動し、そのままの状態で加熱温
度を上昇させ、金錫接続を行う。
【００４７】また、この金錫接続は、低温で行われるこ
とより、ベースフィルム４に熱的ダメージを与えないた
め、フレキシブル配線基板２０の裏面から加熱ツール１
３を当てて加熱するようにしてもよいし、フレキシブル
配線基板２０側からと半導体チップ１側からの双方から
加熱するようにしてもよい。双方から加熱する場合は、
双方の加熱ツールの温度をさらに低く設定することや、
加熱時間をさらに少なくすることが可能になる。
【００４８】このようにフレキシブル配線基板２０側か
らも加熱できるのは、上述したように第一共晶点での低
温金錫接続を行うためであり、フレキシブル配線基板２
０が焼けて炭化することがなくなるからである。また、
これによって、フレキシブル配線基板２０が劣化するこ
となく軟化し、金バンプの高さの誤差を吸収することが
できるため、接続の信頼性を向上する効果も生む。
【００４９】これらによる金錫接続部の接合層は、金と
錫の反応溶融層（高融点層）とそこからはみ出した部分
（フィレット）とからなる。そのフィレットは、第１共
晶点（融点２１７℃）の組成を中心とした、金５〜２０
重量％（残り錫）の組成からなり、反応溶融層（高融点
層）は金１０〜４０重量％（残り錫）の組成からなる。
【００５０】また、この金錫の接続方法は、フレキシブ
ル配線基板に影響を与えることなく接続するために用い
られる低温の接続方法である。
【００５１】このため、金錫の接続強度が小さくても構
わないといった場合には、必ずしもＡｕ１０〜４０重量
％−Ｓｎ６０〜９０重量％の理想の金錫接合にする必要
はない。この場合は、少なくとも温度金錫の第一共晶点
の温度以上で前記フレキシブル配線基板に影響を与える
温度以下での加熱を行う第一共晶点の融点を利用した接
合を行う。
【００５２】なお、本実施形態では、低温金錫接続を例
に取り挙げたが、他の接続方法でも構わない。
【００５３】このように、フレキシブル配線基板上にエ
ラストマのシートを貼り付け、その上に半導体チップ１
の接続部周辺を埋め込むため、エラストマが半導体チッ
プとフレキシブル配線基板との熱膨張係数の差で生じる
熱応力を緩衝でき、外部電極２に熱応力が集中するのを
防止できるので、半導体チップのクラックを防止するこ
とが可能となる。
【００５４】また、半導体チップの接続部周辺をエラス
トマに埋め込む構造のため、樹脂封止をする必要がなく
なる。
【００５５】以上、配線テープ基板に予めエラストマを
設けた例で説明してきたが、必ずしもエラストマでなく
ても構わない。例えば、半田ボールの融点１８３℃以下
のガラス転移温度を有するエポキシ樹脂を用いても構わ
ない。
【００５６】この場合、ガラス転移温度が高くなるにつ
れて半田ボールへ伝わる応力を緩衝する効果は低下して
くるが、真空封止によるアンダフィル工程を省略するこ
とが可能になる。
【００５７】（実施例１）次に、多層配線基板に低温金
錫接続で半導体チップを搭載する半導体装置について説
明する。
【００５８】図５は、本実施例１の半導体装置１０ａの
構成を説明するための断面図である。なお、本実施例１
の半導体装置１０ａの立体図は図１(a) に示したものと
同一である。
【００５９】本実施例１の半導体装置１０ａは、図５に
示すように、表裏の両方に配線パターンを持つ表裏各１
層、全２層の配線パターンを形成したフレキシブル配線
基板２０ａにエラストマ４０を介して半導体チップ１を
搭載したものである。半導体チップ１の外部電極２と配
線パターンのインナリード３とは金錫接合で接続され
る。２層の配線パターンは、それぞれビアホール内に形
成された銅めっきで接続される。フレキシブル配線基板
２０ａとしては、ポリイミドを用いる。
【００６０】また、電子装置のマザーボード搭載用の外
部端子としての役目を持つＢＧＡボール３０ａを配線パ
ターン上に形成する。なお、このＢＧＡボール３０ａに
は、例えば、３７Ｐｂ−Ｓｎの共晶組成の半田ボール
０．３mmφを用いる。
【００６１】本実施例１の半導体装置１０ａの製造方法
について説明する。なお、半導体チップ１とフレキシブ
ル配線基板２０ａとの金錫接合は、上述した実施形態と
同様に行われるので、ここでは、フレキシブル配線基板
２０ａの製造方法について説明する。
【００６２】図６は、本実施例１の半導体装置１０ａに
用いるフレキシブル配線基板２０ａの製造方法を説明す
るための断面図であり、説明しやすいように、フレキシ
ブル配線基板２０ａの一部を切り欠いてある。
【００６３】本実施例１のフレキシブル配線基板２０ａ
の製造方法は、まず、図６（ａ）に示すように、約５０
μｍの厚さのポリイミドフィルム４に１８μｍ厚さ、９
９．９９９９重量％の純度のＯＦＣ（Oxygen Free Copp
er、酸素濃度が０．３ＰＰＭ以下）銅箔５０を形成す
る。これはＯＦＣ銅箔５０の表面にポリイミドワニスを
連続ロールコートしてから焼き付けることによって製造
する。
【００６４】次に、図６(b) に示すように、そのポリイ
ミドフィルム４に対して、炭酸ガスレーザにより０．２
mmφのビアホール（穴）６０を空け、銅箔５０の裏面を
露出させる。
【００６５】次に、図６(c) に示すように、ポリイミド
フィルム４側に感光性のエポキシ樹脂７０を塗布し、図
６(d) に示すように、ビアホール（穴）６０を露光して
銅箔５０の裏面を露出させて、無電解銅めっき８０を形
成する。ここで、ポリイミドフィルム４の上に直接無電
解銅めっき９０を形成すると、密着性が悪いため密着性
に優れるエポキシ樹脂７０を選定して介在させる。
【００６６】次に、図６(e) 示すように、表裏面にイン
ナリード３を含む配線パターン及びボールパッド９を有
する配線パターンを形成する。
【００６７】次に、図６(f) に示すように、配線パター
ンを形成した裏面のボールパッド９に、３７Ｐｂ−Ｓｎ
の共晶組成の半田ボール０．３mmφを用いてＢＧＡボー
ル３０ａを形成する。
【００６８】次に、図６(g) に示すように、配線パター
ンを含むベースフィルム４上に上エラストマ４０のシー
ト（ベースフィルムと同一の幅で、約２０μｍの厚さ）
を貼り付け、フレキシブル配線基板２０ａを製造する。
【００６９】そして、この製造されたフレキシブル配線
基板２０ａに２個の半導体チップ１を金錫接続すること
によって、本実施例１の半導体装置１０ａを製造する。
【００７０】この実施例１も同様に、フレキシブル配線
基板上にエラストマのシートを貼り付け、その上に半導
体チップ１の接続部周辺を埋め込むため、エラストマが
半導体チップとフレキシブル配線基板との熱膨張係数の
差で生じる熱応力を緩衝でき、外部電極２に熱応力が集
中するのを防止できるので、温度サイクル試験等におけ
る半導体チップのクラックを防止することが可能とな
る。
【００７１】なお、本実施例１では、２層配線のフレキ
シブル基板を例に取り挙げたが、３層以上の多層配線基
板も同様に適応可能である。
【００７２】（実施例２）本発明のエラストマ付き配線
基板２０は半導体装置の製造に用いられる基板だけでな
く、電子装置の配線基板（マザーボード）にも適応可能
である。
【００７３】本実施例２では、電子装置としてメモリモ
ジュールを取り挙げ、以下に図面を用いて詳細に説明す
る。図７はメモリモジュールの構成を説明するための図
であり、図７(a) は上方から見た平面図、図７(b) は図
７(a) に示すＸ−Ｘ線で切った断面図である。
【００７４】図７に示すように、メモリモジュール１０
０は、配線パターン１０１を形成したマザーボード２０
ｂにエラストマ４０のシートを貼り付け、その上から半
導体装置１０２を複数個（ここでは８個）搭載し、配線
パターン１０１と半導体装置の接続部分をエラストマ４
０で封止した構成をとる。
【００７５】このときのマザーボードとしては、銅配線
ガラスエポキシ基板、銅配線ガラスポリイミド基板、銅
配線ＢＴレジン、銅配線フッ素樹脂基板、銅配線アラミ
ド基板、銅配線セラミック基板、銅配線ポリイミドフィ
ルム、銅配線液晶ポリマ基板、銅配線ガラスエポキシフ
ィルム、及び銅配線（もしくはインジウムチタンオキサ
イド配線）のガラス基板、等がある。
【００７６】また、このときの半導体装置１０２は、エ
ラストマを有さない半導体装置であるが、上述した本実
施形態及び本実施例で説明した半導体装置１０、１０ａ
のようなエラストマ付きの半導体装置を搭載しても構わ
ない。この場合、２層のエラストマが設けられるため、
半導体装置とマザーボードの接続部の信頼性はより向上
する。
【００７７】また、抵抗、コンデンサ等も同様に埋め込
むことができる。
【００７８】なお、この場合のメモリモジュール１００
の製造は、実施形態及び実施例１で説明した製造方法と
同様であり、ベース基板にビア穴を形成して、銅箔を貼
り付け、エッチングにより配線パターン１０１を形成
し、そのベース基板上の全体にエラストマ４０のシート
を貼り付け、半導体装置１０２をそのエラストマ４０上
から、加熱圧着にて接続することによって製造される。
【００７９】このように、マザーボード２０ｂにエラス
トマ４０を貼り付け、その上から半導体装置を搭載し、
エラストマ４０で接続部分を封止する構成にすることに
より、温度サイクル試験で生じる半導体装置とマザーボ
ード間の熱応力をエラストマが吸収するので、半導体装
置とマザーボードとの接続部における信頼性を向上する
電子装置を提供することが可能である。
【００８０】また、エラストマ４０で接続部分を封止す
る構成にすることにより、パッケージングしないベアチ
ップを直接マザーボードに搭載することも可能であり、
電子装置を安価にすることが可能である。
【００８１】また、マザーボード２０ｂ全体にエラスト
マ４０を貼り付けた構造にすることで、従来使用してい
た高価な配線保護のグリーンコートが必要なくなるの
で、より安価な電子装置を提供可能になる。
【００８２】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００８４】フレキシブル配線基板上にエラストマのシ
ートを貼り付け、その上に半導体チップ１の接続部周辺
を埋め込むため、エラストマが半導体チップとフレキシ
ブル配線基板との熱膨張係数の差で生じる熱応力を緩衝
でき、外部電極２に熱応力が集中するのを防止できるの
で、半導体チップのクラックを防止することが可能とな
る。
【００８５】半導体チップの接続部周辺をエラストマに
埋め込む構造のため、樹脂封止をする必要がなくなる。
【００８６】半導体装置とマザーボードとの接続部にお
ける信頼性を向上する電子装置を提供することが可能で
ある。
【００８７】エラストマで接続部分を封止する構成にす
ることにより、パッケージングしないベアチップを直接
マザーボードに搭載することも可能であり、電子装置を
安価にすることが可能である。
【００８８】マザーボード全体にエラストマを貼り付け
た構造にすることで、従来使用していた高価な配線保護
のグリーンコートが必要なくなるので、より安価な電子
装置を提供可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる半導体装置の構成を
説明するための図である。
【図２】本実施形態の半導体装置の製造方法を説明する
ための図である。
【図３】本実施形態の半導体装置の製造方法を説明する
ための図である。
【図４】半導体チップマウンタの構成を説明するための
図である。
【図５】本実施例１の半導体装置１０ａの構成を説明す
るための断面図である。
【図６】本実施例１の半導体装置に用いるフレキシブル
配線基板の製造方法を説明するための断面図である。
【図７】本実施例２のメモリモジュールの構成を説明す
るための図である。
【図８】従来の半導体装置の構成を説明するための図で
ある。
【符号の説明】
１ 半導体チップ ２ 外部電極 ３ インナリード １０ 半導体装置 ２０ フレキシブル基板 ３０ 半田ボール ４０ エラストマ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】絶縁基材に導電性材料で形成された１層ま
    たは複数層の配線パターンが配設され、半導体チップを
    搭載する配線基板において、前記絶縁基材の半導体チッ
    プが搭載される面の全面に、前記半導体チップ及び前記
    絶縁基材とに生じる熱応力を緩衝する熱応力緩衝材層
    （エラストマ）または絶縁性樹脂剤層を設けたことを特
    徴とする配線基板。
  2. 【請求項２】前記請求項１に記載の配線基板において、
    前記配線パターンと電気的に接続するボールまたは、バ
    ンプ型外部出力端子を有することを特徴とする配線基
    板。
  3. 【請求項３】絶縁基材に導電性材料で形成された１層ま
    たは複数層の配線パターンが配設され、複数の半導体装
    置を搭載する電子装置の配線基板において、前記絶縁基
    材の半導体装置が搭載される面の全面に、前記半導体チ
    ップ及び前記絶縁基材とに生じる熱応力を緩衝する熱応
    力緩衝材層（エラストマ）または絶縁性樹脂剤層を設け
    たことを特徴とする配線基板。
  4. 【請求項４】前記請求項１乃至３のうちのいずれか１項
    に記載の配線基板において、前記半導体チップの外部電
    極と接合する前記配線パターンの接続部を、錫膜を被覆
    したもの、あるいは前記接続端子上に直接金膜を被覆し
    たもの、もしくは下地金属を介して金膜を被覆したこと
    を特徴とする配線基板。
  5. 【請求項５】絶縁基材に導電性材料で形成された配線パ
    ターンが配設されてなる配線基板と、前記配線パターン
    と電気的に接続される電極パッドを有する半導体チップ
    と、前記配線パターンに電気的に接続される外部出力端
    子を備えた半導体装置であって、前記配線基板の半導体
    チップが搭載される面の全面に、前記半導体チップ及び
    前記絶縁基材に生じる熱応力差を緩衝する熱応力緩衝材
    （エラストマ）または絶縁性樹脂剤層を設け、前記配線
    パターンと前記電極パッドとの電気的接続部周辺を前記
    応力緩衝材の層に埋め込んで、かつ、金属接合を同時に
    行い、前記熱応力緩衝材（エラストマ）層または絶縁性
    樹脂剤層により封止したことを特徴とする半導体装置。
  6. 【請求項６】絶縁基材に導電性材料で形成された複数層
    の配線パターンが配設されてなる多層配線基板と、前記
    配線パターンと電気的に接続される電極パッドを有する
    半導体チップと、前記配線パターンに電気的に接続され
    る外部出力端子を備えた半導体装置であって、前記多層
    配線基板の半導体チップが搭載される面の全面に、前記
    半導体チップ及び前記絶縁基材に生じる熱応力を緩衝す
    る熱応力緩衝材層（エラストマ）または絶縁性樹脂剤層
    を設けたを設け、前記配線パターンと前記電極パッドと
    の電気的接続部周辺を前記応力緩衝材の層に埋め込ん
    で、かつ、金属接合を同時に行い、前記熱応力緩衝材
    （エラストマ）層または絶縁性樹脂剤層により封止した
    ことを特徴とする半導体装置。
  7. 【請求項７】前記請求項５、または６のいずれか１項に
    記載の半導体装置において、前記複数の電極パッドと配
    線パターンとのそれぞれの接続部分が金もしくは錫でめ
    っきされ、前記接合が金錫の第一共晶点の温度以上で前
    記絶縁基材に影響を与える温度以下での加熱を行い、第
    一共晶点の融点を利用した接合であることを特徴とする
    半導体装置。
  8. 【請求項８】前記請求項５乃至７のうちいずれか１項に
    記載の半導体装置を配線基板に搭載してなることを特徴
    とする電子装置。
  9. 【請求項９】絶縁基材に導電性材料で形成された１層ま
    たは複数層の配線パターンが配設された配線基板に、半
    導体装置を搭載してなる電子装置において、前記絶縁基
    材の半導体装置が搭載される面の全面に、前記半導体装
    置及び前記配線絶縁基材に生じるの熱応力を緩衝する熱
    応力緩衝材層（エラストマ）または絶縁性樹脂剤層を設
    けたことを特徴とする電子装置。
  10. 【請求項１０】主面上に形成された複数の電極パッドを
    有する半導体チップと、絶縁基材に配線パターンが配置
    された配線基板とをあらかじめ用意し、前記絶縁基材の
    配線パターンが形成された側の全面にエラストマ層また
    は絶縁性樹脂剤層を設け、前記複数の電極パッドの接続
    部と前記配線パターンの接続部との位置合わせを行った
    後、前記半導体チップを前記エラストマ層または絶縁性
    樹脂剤層に埋め込むように加圧加熱を行い、前記電極パ
    ッドの接続部と前記配線パターンの接続部を拡散反応さ
    せて接合を形成し、その接合を含む接続部を前記エラス
    トマまたは絶縁性樹脂剤で封止し、前記配線パターンと
    電気的に接続された外部端子用接続部を形成したことを
    特徴とする半導体装置の製造方法。
  11. 【請求項１１】絶縁基材の第１の面上に銅箔を設け、そ
    の銅箔をエッチングにより加工して配線パターンを形成
    し、前記絶縁基材の第２の面にビアホール（穴）を空
    け、前記銅箔からなる配線パターンの裏面を露出させ、
    その上に銅めっき層を形成し、前記絶縁基材の第２の面
    に、前記銅めっき層を介して前記配線パターンと電気的
    に接続された外部端子用接続部を形成し、２層の配線基
    板を形成し、この配線基板の１枚または複数枚を電気的
    に接続して多層配線基板を形成し、最下層の配線基板の
    外部端子用接続部上に半田ボールを形成し、最上層の基
    板上の全面にエラストマ層または絶縁性樹脂剤層を設
    け、各半導体チップの主面に形成された複数の電極パッ
    ドの接続部と前記配線パターンの各接続部との位置合わ
    せを行った後、前記半導体チップを前記エラストマ層ま
    たは絶縁性樹脂剤層に埋め込むように加圧加熱を行い、
    前記電極パッドの接続部と前記配線パターンの接続部を
    金属の拡散反応によって接合を形成し、その接合を含む
    接続部を前記エラストマ層または絶縁性樹脂剤層を設け
    で封止することを特徴とする半導体装置の製造方法。
  12. 【請求項１２】前記請求項１０、または１１のいずれか
    １項に記載の半導体装置の製造方法において、前記半導
    体チップの主面に形成された複数の電極パッドの接続部
    と前記配線パターンの接続部を金もしくは錫で形成し、
    前記電極パッドの接続部の錫もしくは金とインナリード
    の接続部の金もしくは錫を密着させ、金錫の第一共晶点
    の温度以上で前記絶縁基材に影響を与える温度以下での
    加熱を行い、第一共晶点の融点を利用した金と錫の拡散
    反応による金錫接合を形成することを特徴とする半導体
    装置の製造方法。
JP25710599A 1999-09-10 1999-09-10 配線基板、半導体装置、それを用いた電子装置及びその製造方法 Pending JP2001085557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25710599A JP2001085557A (ja) 1999-09-10 1999-09-10 配線基板、半導体装置、それを用いた電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25710599A JP2001085557A (ja) 1999-09-10 1999-09-10 配線基板、半導体装置、それを用いた電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001085557A true JP2001085557A (ja) 2001-03-30

Family

ID=17301812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25710599A Pending JP2001085557A (ja) 1999-09-10 1999-09-10 配線基板、半導体装置、それを用いた電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001085557A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072588A (ja) * 2014-09-30 2016-05-09 菱生精密工業股▲分▼有限公司 Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法
CN116722093A (zh) * 2023-08-04 2023-09-08 季华实验室 显示基板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072588A (ja) * 2014-09-30 2016-05-09 菱生精密工業股▲分▼有限公司 Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法
CN116722093A (zh) * 2023-08-04 2023-09-08 季华实验室 显示基板及其制作方法
CN116722093B (zh) * 2023-08-04 2023-12-08 季华实验室 显示基板及其制作方法

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US6426548B1 (en) Semiconductor device, lead-patterning substrate, and electronics device, and method for fabricating same
JP6130312B2 (ja) 半導体装置及びその製造方法
JP2915888B1 (ja) 配線基板及びその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JP2002231765A (ja) 半導体装置
JP2003264257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3284916B2 (ja) 半導体装置およびその製造方法
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
KR100716869B1 (ko) 반도체칩의 도전성범프 구조 및 그 형성 방법
JP2000299399A (ja) 半導体装置
JP2002368038A (ja) フリップチップ実装方法
JP3501034B2 (ja) 配線基板、半導体装置及び電子装置の製造方法
JPH11288954A (ja) 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ
JP2000260927A (ja) 半導体素子構造体および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927