JPH11330149A - 半導体装置、配線基板、電子装置及びその製造方法 - Google Patents

半導体装置、配線基板、電子装置及びその製造方法

Info

Publication number
JPH11330149A
JPH11330149A JP11071362A JP7136299A JPH11330149A JP H11330149 A JPH11330149 A JP H11330149A JP 11071362 A JP11071362 A JP 11071362A JP 7136299 A JP7136299 A JP 7136299A JP H11330149 A JPH11330149 A JP H11330149A
Authority
JP
Japan
Prior art keywords
gold
tin
semiconductor device
film
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11071362A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Hajime Murakami
村上  元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP11071362A priority Critical patent/JPH11330149A/ja
Publication of JPH11330149A publication Critical patent/JPH11330149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】配線基板、半導体装置及び電子装置において、
温度サイクルにおける信頼性を向上する。 【解決手段】その主面上に形成された複数の外部電極を
有する半導体チップと、インナーリードの真下に絶縁基
材が設けられ、その絶縁基材からインナーリードが突出
しないようにリードが配設された配線基板とを有し、前
記複数の外部電極と前記リードのインナーリードの接続
部とが接合で接続され、前記各接合を含む接続部が封止
材で封止されてなる半導体装置であって、前記外部電極
とインナーリードの接続部がそれぞれ金もしくは錫から
なり、前記接合が金と錫による金錫接合からなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板、半導体
装置及び電子装置ならびにそれらの製造方法に関し、特
に、LOC(Lead On Chip)構造の半導体チップの主面
上に配設される外部電極(ボンディングパッド)と配線
基板の配線層のインナーリードとを接続する際に、金錫
接合による接続技術及び接続部の信頼性向上技術に適用
して有効な技術に関するものである。
【0002】
【従来の技術】従来、TCP(Tape Carrier Package)
型配線基板に搭載した半導体装置は、図30(4方向端
子のMPU,CPU用などの例/aは平面図、bは断面
図)及び図31(液晶パネルIC用の例/リードフレー
ムと半導体チップの関係図でaは平面図、bは断面図)
に示すように、TCP27は半導体チップ1をTAB
(Tape Autmated Bounding)テープ(フレキシブル配線
基板)6のデバイスホール28にインナーリード9によ
って接続し、封止樹脂26によってパッケージした構造
となっている。
【0003】TABテープ(フレキシブル配線基板)6
は、ポリイミド樹脂などによるベースフィルム4と配線
層3、インナーリード9及びアウターリード8によって
構成され、アウターリード8によってTCP27はマザ
ーボード配線基板5に搭載される形になっている。通
常、半導体チップ1の主面には、突起形状のバンプから
なる外部電極2が形成されている。これはインナーリー
ド9との接続を容易にし、かつ接続の信頼性を高めるの
が目的である。前記図30及び図31において、7はT
ABテープ6の送り穴、29はマザーボード配線基板5
の上の配線端子である。
【0004】前記外部電極2のバンプは、通常金の20
μm程度の厚さの電気めっきによって形成される。ま
た、前記インナーリード9には、無電解錫めっきが0.
2〜0.3μmの厚さに施される。このインナーリード
9の先端と金バンプのパッド2とは、通常500℃の高
温ツールを用いて接続している。これは、金と錫の平衡
状態図における金90重量%(残り錫)の共晶組成の融
点285℃を利用しているためである。500℃のツー
ル温度では、金90重量%(残り錫)の共晶組成の反応
層が接合界面に厚く成長して、強固な接合が行われる。
【0005】2秒程度の短時間で接続するために、50
0℃の温度のツールを使用している。錫の融点は232
℃であることから、加熱ツール温度を240℃程度に設
定して、かつ時間を10秒程度に長くして接続すること
は可能であるが、この場合には溶融錫と金との相互拡散
による接合接続であるため、拡散層が薄く接合強度が非
常に低くなる。また、この温度での接合層の組成は、金
が50〜80重量%(残り錫)の組成になっている。こ
のために、この接合系では、500℃付近の温度を設定
せざるを得ないが、この温度は、300℃程度のTgを
持つポリイミドフィルムにとっては、非常に高温であ
る。
【0006】しかし、インナーリード9がデバイスホー
ルから突き出しており、また、接合時間が2秒程度のた
めに、ポリイミドフィルムが焼損されずに耐えているも
のである。インナーリード9は通常銅箔を使用して、ホ
トケミカルエッチング法で作られ、その後無電解錫めっ
きが施される。半導体チップ1の金バンプからなる外部
電極2の数は、通常100から500ピン程度であり、
全ピンが同時に2秒程度の短時間で一括接合する方式
と、インナーリード9の一本一本を0.2秒/リード程
度で接合するシングルポイントボンディング方式とがあ
る。
【0007】シングルポイントボンディングは500ピ
ンの場合に100秒程度必要になり、接合時間が長くな
るために、量産ではあまり多くは使用されない。アウタ
ーリード8は、基板方向に曲げ成形してから、63Sn
/37Pbの共晶半田ペースト印刷リフロー法などによ
って、マザーボード配線基板5の配線パターン29に接
続される。
【0008】また、従来の金錫接合は、金90重量%付
近の共晶組成(融点278℃)を利用して行われてい
た。この温度はセラミックパッケージなどの無機系のパ
ッケージには問題のない接合温度であるが、ポリイミド
などの有機フィルム材料からなるCSPには高すぎる温
度である。この金錫接合技術については、例えば、溶接
学会誌論文集、15、(1)、pp174、(199
7)に開示されている。
【0009】
【発明が解決しようとする課題】本発明者らは、前記従
来の技術を検討した結果、以下の問題点を見いだした。
【0010】(1)前記半導体チップ1とインナーリー
ド9の接続温度が高いために、インナーリード9をデバ
イスホール28から突き出して接続する必要があり、こ
のためにデバイスホール28が絶対に必要な構造になっ
ている。
【0011】もし、デバイスホールを形成せずに、直接
にポリイミドのベースフィルム4の上の配線層3に半導
体チップ1の金バンプからなる外部電極2を当てて、5
00℃の高温ツールを当てて接続した場合には、ポリイ
ミド樹脂フィルムが焼けて炭化してしまい、TCPパッ
ケージを信頼性良く製造することが不可能であった。
【0012】また、このデバイスホール28は、接着剤
付きのポリイミドフィルム4にパンチング抜き金型によ
って加工されるが、金型の高価なことの他に、フィルム
4に穴加工するために、フィルム4の引っ張り強度が低
下するという問題があった。
【0013】(2)前述の如く接続のためのツールの温
度が高いために、デバイスホール28を開口してインナ
ーリード9を形成しても、銅からなるインナーリード9
の熱伝導性が良いために、接続を十分にしようとして温
度を500℃より少し高くしたり、あるいは時間を少し
長くすると、インナーリードをつたって熱が伝導し、ポ
リイミドフィルム4と接着剤が焼け炭化するという問題
があった。
【0014】接着剤は通常エポキシ樹脂系であるが、T
gは170℃程度であり、ポリイミドより耐熱性に劣
り、高温接合の接着剤としては問題があった。また、接
着剤の損傷の問題から接合時間を短く設定すると、接合
不良をおこして正規の接合強度が得られないという問題
もあった。さらに、500℃での接合ツールの設計は、
非常に高度の技術が要求される。
【0015】一括接合においては、半導体チップ1の破
壊の問題から接合ツールの平坦度が非常に重要である
が、500℃では熱膨張の影響が非常に大きく、この温
度での平坦性の維持には、相当の加工ノウハウが必要と
される。ツールの平坦度が悪いと、半導体チップ1に不
均一な応力が加わり、しばしば半導体チップ1の破壊が
おこる。通常1μm以下のツール平坦度が要求される
が、この場合、加熱ツールと半導体チップ1の直下のス
テージも含めたコストは、例えば、100万円以上と非
常に高価である。半導体チップ1の直下のステージにも
熱が伝わるためにステージの平坦度調整も重要だからで
ある。また、ツールの温度が非常に高いことから、周辺
の機械的精度を維持するために、機械部品の板厚を厚く
設計するなど、接合機の価格全体をコスト高にしてい
る。
【0016】(3)前記TABテープ6にとっては、柔
軟性が特に重要である。しかし、従来技術では、接着剤
を用いるために、フィルム4が厚くなり、また、接着剤
自体がエポキシ樹脂からなる曲げ弾性係数の大きい樹脂
であるために、屈曲性が低下するという問題がある。近
年、ますます携帯電話などの民生電子機器の小形化が要
求されており、自由に折曲げられるTABテープ6が強
く求められている中にあって、この問題は非常に重要で
ある。
【0017】(4)前記デバイスホール28を開口して
インナーリード9を形成すると、インナーリード9の真
下にはベースフィルム4がないために、インナーリード
9はリードの片方だけが支えられた突き出し形状にな
る。このリード形状は、先端が非常に曲がりやすい。こ
れによる金パッドからなる外部電極2との位置合せにお
ける不整合などの問題の他、リードの破断や、接合後の
樹脂封止までの間の搬送における取扱時の半導体チップ
1との接合部分の剥がれなどが生じ、信頼性を低下させ
るという問題が発生している。
【0018】(5)通常の半導体装置は、−65℃〜1
50℃の温度サイクル試験によって、寒冷地帯における
信頼性の保証を行っている。従来の構造では、この温度
サイクル試験において、突き出し形状のインナーリード
9が、熱応力によって張力を受ける。すなわち、半導体
チップ1の熱膨張係数は3ppm/℃であり、また、ベース
フィルム4のポリイミド樹脂の熱膨張係数は20ppm/℃
であることから、中間に介在する銅リードは温度サイク
ル試験において応力の集中点になる。通常、この温度サ
イクル試験においては、1000サイクル程度の信頼性
が要求されており、このために、封止樹脂26で周辺を
固める手法が用いられている。しかし、この封止樹脂2
6にも限界があり、封止樹脂26の塗布量が薄かったり
すると、リードの破断が同様に発生している。
【0019】(6)従来の方法では、一つのTABテー
プに搭載する半導体チップ1の数は1箇に限定される。
理由はデバイスホール28が必要なことによっている。
すなわち、デバイスホール28を複数開口させて複数の
半導体チップ1を搭載すると、フィルム4が弱くなるこ
とと、複数の半導体チップ1を接合している間に、既に
接合した半導体チップ1のリードがハンドリング時破断
するなどの問題からである。また、複数の半導体チップ
1を搭載すると、デバイスホール28の抜き金型がさら
に高価になる問題もある。このため、1ケの半導体チッ
プの搭載が限界であり、マルチチップモジュールなどの
高密度フレキシブル配線基板が製造できないという問題
があった。
【0020】このため、図30に示すように、マザーボ
ード配線基板5に対してTCP27を1箇単位で搭載し
ている。マルチチップにする場合には、この形で複数の
半導体チップ1をマザーボード5に搭載しなければなら
ない。この分システム構成価格が高くなる。図31に
は、LCDパネルに用いられているTABテープの構造
を示している。LCDは液晶パネルのバックライトによ
る透過光のオンオフ駆動を、ドライバーIC(半導体チ
ップ1)から信号を送って行うものである。これにはT
CPが大量に用いられているが、図31に示すように、
この場合もデバイスホール28を有しており、同様の問
題がある。
【0021】(7)有機材料からなる配線基板に対し
て、TCP27を介さずにベアチップで直接搭載する場
合に、通常マザーボード配線基板5の耐熱性を考慮して
Pb37重量%−Snの共晶半田が多く用いられてい
る。この共晶組成の融点は180℃であり、ガラスエポ
キシ等の有機材料を損傷させることはないが、一方では
耐熱温度が低すぎるために、前述の温度サイクル試験及
び150℃の高温保持試験での信頼性の低下が問題にな
っている。また、ほかの部品との混載の場合に半田ペー
スト印刷リフロー搭載の温度250℃に耐えられないた
め、ベアチップの脱落などの問題が起こっている。
【0022】(8)また、上述したように、インナーリ
ード9がデバイスホール28から突き出している構造に
していることにより、リード形状は先端が非常に曲がり
やすくなっている。このため、突起形状のバンプからな
る外部電極2の形成精度(形成高さ等)が悪く平坦性に
問題があると、インナーリード9と外部電極2との接続
が困難になり、かつ接続後のインナーリード9の平坦性
が悪くなるという問題がある。これにより、リードの破
断や、接合後の樹脂封止までの間の搬送における取扱時
の半導体チップ1との接合部分の剥がれなどが生じ、信
頼性を低下させるという問題が発生している。
【0023】本発明の目的は、配線基板、半導体装置及
び電子装置において、温度サイクルにおける信頼性の向
上が可能な技術を提供することにある。
【0024】本発明の他の目的は、配線基板、半導体装
置及び電子装置において、信頼性の高い接続構造が可能
な技術を提供する。
【0025】本発明の他の目的は、半導体装置における
半導体チップとインナーリードとの金錫接続の接合層を
低温度で形成することが可能な技術を提供することにあ
る。
【0026】本発明の他の目的は、フレキシブル配線基
板の屈曲性の向上が可能な技術を提供することにある。
【0027】本発明の他の目的は、引っ張りに対して強
いTAB型のフレキシブル配線基板を提供することにあ
る。
【0028】本発明の他の目的は、複数個の半導体チッ
プを搭載することが可能なTAB型のフレキシブル配線
基板を提供することにある。
【0029】本発明の他の目的は、フレキシブル配線層
を生かしたチップサイズ型半導体装置(CSP型半導体
装置)を提供することにある。
【0030】本発明の他の目的は、温度サイクルにおけ
る信頼性の高いμBGA型半導体装置を提供することに
ある。
【0031】本発明の前記目的ならびにその他の目的及
び新規な特徴は、本明細書の記述及び添付図面によって
明らかになるであろう。
【0032】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0033】(1)その主面上に形成された複数の外部
電極を有する半導体チップと、インナーリードの真下に
絶縁基材が設けられ、その絶縁基材からインナーリード
が突出しないようにリードが配設された配線基板とを有
し、前記複数の外部電極と前記リードのインナーリード
の接続部とが接合で接続され、前記各接合を含む接続部
が封止材で封止されてなる半導体装置であって、前記外
部電極とインナーリードの接続部がそれぞれ金もしくは
錫からなり、前記接合が金と錫による金錫接合からな
る。
【0034】(2)その主面上に形成された複数の外部
電極を有する半導体チップと、デバイスホールを有しな
い絶縁基材に配設されたリードを有する配線基板とを有
し、前記複数の外部電極と前記リードのインナーリード
の接続部とが接合で接続され、前記各接合を含む接続部
が封止材で封止されてなる半導体装置であって、前記外
部電極とインナーリードの接続部がそれぞれ金もしくは
錫からなり、前記接合が金と錫による金錫接合からな
る。
【0035】(3)その主面上に形成された複数の外部
電極を有する半導体チップと、樹脂封止孔を有する絶縁
基材に、その樹脂封止孔からインナーリードが突出しな
いようにリードが配設された配線基板とを有し、前記複
数の外部電極と前記リードのインナーリードの接続部と
が接合で接続され、前記各接合を含む接続部が封止材で
封止されてなる半導体装置であって、前記外部電極とイ
ンナーリードの接続部がそれぞれ金もしくは錫からな
り、前記接合が金と錫による金錫接合からなる。
【0036】(4)その主面上に形成された複数の外部
電極を有する半導体チップと、絶縁性の可撓性ベースフ
ィルムの第1の面上にリードの半導体チップ接合用の接
続部、及び該接続部と電気的に接続されたインナーリー
ド部を設け、前記ベースフィルムの第2の面にビアホー
ル(穴)を設け、該ビアホールを介して前記インナーリ
ード部と電気的に接続された半田ボール形成用接続部上
に半田ボールを設けたフレキシブル配線基板とを有し、
前記複数の外部電極の接続部と前記ベースフィルムの第
1の面上の半導体チップ接合用の接続部とが接合で接続
され、該接合を含む接続部を封止材で封止してなる半導
体装置であって、前記外部電極の接続部とベースフィル
ムの第1の面上の半導体チップ接合用の接続部がそれぞ
れ金もしくは錫からなり、前記接合が金と錫による金錫
接合からなる。
【0037】(5)その主面上に複数の外部電極を有す
る半導体チップと、絶縁性の可撓性ベースフィルムに配
置されたリードを有する配線基板と、前記リード上に電
気的に接続されたソルダボールと、前記半導体チップ及
びリードの熱応力差を緩衝する熱応力緩衝材(エラスト
マ)とを有し、前記複数の外部電極と前記リードのイン
ナーリード部の接続部とが接合で接続され、該各接合を
含む接続部が封止材で封止されてなる半導体装置であっ
て、前記外部電極の接続部と絶縁性フィルムの第1の面
上の半導体チップ接合用の接続部がそれぞれ金もしくは
錫からなり、前記接合が金と錫による金錫接合からな
る。
【0038】(6)前記金錫接続の接合層のフィレット
は、第1共晶点(融点217℃)の組成を中心とした金
5〜20重量%(残り錫)の組成からなり、反応溶融層
(高融点層)は、金10〜40重量%(残り錫)の組成
からなる。
【0039】(7)前記金錫接続の接合層には、前記金
と錫の他に微量の添加元素として鉛1.0重量%以下を
含む。
【0040】(8)前記金錫接続の接合層には、金と錫
の他に接合金属母材からの拡散溶解母材金属元素を含
む。
【0041】(9)前記外部電極の接続部は、金の厚い
バンプ状の電気めっき膜、金の無電解めっき膜、金の蒸
着膜、金のスパッタリング膜及びニッケル、クロム、銅
などの厚い金属めっき突起(バンプ)の上に施した金の
薄い被覆膜のうちいずれか1つからなる。
【0042】(10)前記インナーリードの接続部は、
金の電気めっき膜、金の無電解めっき膜、金の蒸着膜及
び金のスパッタリング膜のうちいずれか1つからなる。
【0043】(11)前記外部電極の接続部は、錫の厚
いバンプ状の電気めっき膜、錫の無電解めっき膜、錫の
蒸着膜、錫のスパッタリング膜及びニッケル、クロム、
銅などの電気あるいは無電解めっきの厚いバンプの上に
錫の薄いめっきを施した膜のうちいずれか1つからな
る。
【0044】(12)前記インナーリードの接続部は、
錫の電気めっき膜、錫の無電解めっき膜、錫の蒸着膜及
び錫のスパッタリング膜のうちいずれか1つからなる。
【0045】(13)前記外部電極の接続部は、金もし
くは錫の厚付けによる突起状の被覆膜、あるいは金以外
の金属もしくは耐熱性の有機材料の突起の上に金もしく
は錫を被覆したものからなる。
【0046】(14)前記配線基板は、銅配線ガラスエ
ポキシ基板、銅配線ガラスポリイミド基板、銅配線BT
レジン、銅配線フッ素樹脂基板、銅配線アラミド基板、
銅配線セラミック基板、銅配線(もしくはインジウムチ
タンオキサイド配線)のガラス基板、銅配線ポリイミド
フィルム、銅配線液晶ポリマ及び銅配線ガラスエポキシ
フィルムのうちいずれか1つの配線基板からなる。
【0047】(15)前記(1)乃至(14)のうちい
ずれか1つの半導体装置を配線基板に搭載してなる半導
体装置モジュールを有する電子装置である。
【0048】(16)前記(1)乃至(14)のうちい
ずれか1つの半導体装置の複数個をランバス型配線基板
に搭載してなるランバス型半導体装置モジュールを有す
る電子装置である。
【0049】(17)配線パターンの真下に絶縁性の可
撓性フィルムが設けられ、その可撓性フィルムからイン
ナーリードが突出しないように配設されたTAB型フレ
キシブル配線基板において、前記配線パターンの材料が
99.99重量%以上の高純度の圧延無酸素銅箔、高電
解銅箔、銅蒸着層及び無電解銅めっき層のうちいずれか
1つからなる。
【0050】(18)デバイスホールを有しない絶縁性
の可撓性フィルム上に配線パターンを設けたTAB型フ
レキシブル配線基板において、前記配線パターンの材料
が99.99重量%以上の高純度の圧延無酸素銅箔、高
電解銅箔、銅蒸着層及び無電解銅めっき層のうちいずれ
か1つからなる。
【0051】(19)樹脂封止孔を有する絶縁性の可撓
性フィルムを設け、その可撓性フィルムからインナーリ
ードが突出しないように配線パターンが配設されたTA
B型フレキシブル配線基板において、前記配線パターン
の材料が99.99重量%以上の高純度の圧延無酸素銅
箔、高電解銅箔、銅蒸着層及び無電解銅めっき層のうち
いずれか1つからなる。
【0052】(20)前記配線パターンのインナー部の
前記半導体チップの外部電極と接合する接続端子が、錫
膜を被覆したもの、あるいは前記接続端子上に直接金膜
を被覆したもの、もしくは下地金属を介して金膜を被覆
したものからなる。
【0053】(21)前記絶縁性の可撓性フィルムが液
晶ポリマからなる。
【0054】(22)前記可撓性フィルムを介して前記
配線パターンと電気的に接続するボール、またはバンプ
型電極を有する。
【0055】(23)前記配線パターン、または前記可
撓性フィルム上に半導体チップ及び前記配線パターンの
熱応力差を緩衝する熱応力緩衝材(エラストマ)を有す
る。
【0056】(24)半導体チップの主面上に形成され
た複数の外部電極を有する半導体チップと、絶縁基材に
配置されたリードを有する配線基板とをあらかじめ用意
し、前記半導体チップの主面に形成された複数の外部電
極の接続部と前記リードのインナーリードの接続部を金
もしくは錫で形成し、該各外部電極の接続部と前記リー
ドのインナーリードの接続部との位置合せを行った後、
半導体チップを固定し、その状態で加熱加圧を行い、前
記外部電極の接続部と前記リードのインナーリードの接
続部を拡散反応させて接合を形成し、該接合を含む接続
部を封止材で封止する半導体装置の製造方法であって、
前記外部電極の接続部の金とインナーリードの接続部の
金と錫を密着させ、加熱温度230〜260℃(第1共
晶点:217℃)、加圧力1〜10kgf/mm2 で2〜3秒
間加熱加圧接合を行い、拡散反応による金錫接合を形成
する。
【0057】(25)前記外部電極または前記インナー
リードの接続部の金あるいは錫は、銅突起もしくは銅、
クロム、ニッケルのいずれか1つの層の上に金もしくは
錫の電気めっきもしくは無電解めっきを施して形成す
る。
【0058】(26)前記半導体チップを配線基板に搭
載して接合する方法は、前記配線基板に半導体チップを
収納するデバイスホールを設けることなく接続され、イ
ンナーリードの接続部と半導体装置の外部電極の接続部
とがボンディングツールによって接続される。
【0059】(27)前記半導体装置がマザーボード配
線基板に対して直接ベアチップで搭載されるか、あるい
は中継基板(インターポーザ)の上に一旦搭載してから
半田ボールを形成する。
【0060】(28)絶縁性の可撓性フィルムの第1の
面上に高純度の銅箔を形成し、該銅箔をエッチングによ
り加工して半導体チップ接合用の接続部及び該接続部と
電気的に接続されたインナーリード部を形成し、前記絶
縁性フィルムの第2の面にレーザ光によりビアホール
(穴)を空け、前記銅箔からなるインナーリード部の裏
面を露出させ、その上に銅めっき層を形成し、前記絶縁
性フィルムの第2の面に、前記銅めっき層を介して前記
インナーリード部と電気的に接続された半田ボール形成
用接続部を形成し、該半田ボール形成用接続部上に半田
ボールを形成するフレキシブル配線基板の製造方法であ
る。
【0061】
【発明の実施の形態】以下、本発明の実施の形態(実施
例)を図面を参照して詳細に説明する。
【0062】なお、本実施の形態(実施例)を説明する
ための全図において、同一機能を有するものは、同一符
号を付けてその繰り返しの説明は省略する。
【0063】本発明の実施の形態について説明する。
【0064】(1)フレキシブル配線基板の屈曲性の向
上 本発明では、接着剤をフレキシブル配線基板から排除し
て屈曲性の向上をはかる。これにより、フィルム全体の
厚さが減少し、かつ硬いエポキシ樹脂接着剤がなくなる
ため柔軟性を向上できる。
【0065】(2)フレキシブル配線基板の強度向上 本発明では、フレキシブル配線基板からデバイスホール
をなくし引っ張り曲げ作用に強い構造とする。デバイス
ホールをなくした構造を図2及び図3に示す。半導体チ
ップ1の外部電極(金バンプ)を下側にしてデバイスホ
ールのない構造で絶縁性のベースフィルム4上の配線パ
ターンのインナーリードに接続する。しかし、この方法
では接続する場合に、ベースフィルム4のポリイミドな
どの有機材料フィルムの裏面から加熱ツールを当てて接
続することになるので、加熱ツール温度が250℃以下
で接続できる接合構造が重要である。
【0066】従来、この接続には、この接続温度の問題
から、共晶半田(37Pb−63Sn)接続が用いられ
ている。しかし、この接続方法ついては前述したが、さ
らに整理すると下記の問題点がある。
【0067】(イ)共晶半田の融点が180℃と低いた
めに、高温雰囲気で接続が離れる。このために、接続
後、接続界面に樹脂を充填するなどの処置がとられてい
る。
【0068】(ロ)150℃以上の高温雰囲気の信頼性
試験において半田の共晶組織の粗大化、酸化が生じ接続
強度が低下し、通常150℃では200時間しかもたな
い。
【0069】(ハ)ベースフィルムの上に接続したフレ
キシブル配線基板をさらにマザーボードに搭載する場合
に、通常230〜250℃の温度の半田リフロー炉が用
いられるが、この温度では接続部が剥離する。
【0070】(ニ)共晶半田(37Pb−63Sn)接
続は、半田の流れ性が良いために、配線間の短絡が生じ
やすく微細接続が難しい。
【0071】この解決策として、発明者らは、錫の組成
比率が60〜90重量%(金10重量%〜40重量%)
と高い領域での金/錫の接合構造とした。
【0072】絶縁性のベースフィルム(ポリイミドフィ
ルム)4の上に形成された配線パターン及びそれから延
伸されたインナーリード9には、銅配線の上に0.5〜
0.7μmの錫めっきが施されており、また、半導体チ
ップ1の外部電極(金バンプ)2は10〜20μm厚さ
の金めっき、あるいはニッケルなどの安価なめっきバン
プ10〜20μm厚さの上に、0.3〜1.5μmの厚
さの金めっきが施されている。このめっき構造によっ
て、錫の融点は232℃であり、また第1共晶点の融点
は217℃であることから、250℃以下の加熱ツール
温度で接続が可能である。拡散が進行して第1共晶組成
(Au10−Sn)に達すると、融点が錫の融点よりさ
らに低下して接合できるメカニズムである。この接続に
要する時間はおよそ5秒以内であり、また、外部電極
(金バンプ)2の数が500ピン相当の半導体チップ1
でも5秒以内の時間で接続できる。
【0073】図7に示す金錫接合の接続層は、金と錫の
反応溶融層(高融点層)19とそこからのはみ出し部分
(以下フィレットと称する)18とからなっている。実
験の結果、フィレット(共晶層)18は、第1共晶点
(融点217℃)の組成を中心とした金5〜20重量%
(残り錫)の組成からなり、反応溶融層(高融点層)1
9は、金10〜40重量%(残り錫)の組成からなるこ
とが判明した。
【0074】前記金10〜40重量%(残り錫)の組成
は、低融点の金錫反応組成物が荷重を加えた加熱ツール
の影響で外側に排除され、その後反応溶融層(高融点
層)19の中に金が拡散して形成されたものと考えられ
る。
【0075】反応溶融層(高融点層)19は、金の濃度
が高いことから300℃の耐熱温度を持っている。ま
た、外側のフィレット18は側面をカバーしているため
に、217℃以下の温度での接合強度の機械的補強の役
目を持っている。前述のように、半導体チップ1の外部
電極(金バンプ)2は、ニッケルめっきの上に金をめっ
きした構造でも良く、あるいは、銅めっきなどのバンプ
(突起)とし、その上に金をめっきした構造、あるいは
クロムめっきなどのバンプの上に金をめっきした構造で
も構わない。しかし、金と錫の反応のための最小限の金
と錫の厚さが必要である。例えば、金は0.1μm以
上、錫めっきの厚さが0.5〜0.7μmが好ましい。
【0076】(3)本発明は、デバイスホール(穴)を
持たない構造である。これにより、平坦なベースフィル
ム4上を自由に配線でき、マルチチップ配線搭載の自由
度が高い。すなわち、搭載した半導体チップ1の直下に
も配線を引き回すことができるため配線長が短くなり、
かつ配線引き回し面積が大きいので、配線基板面積の縮
小が可能で、電子機器の小型化に貢献できる。また、デ
バイスホールがないために、自由配線が可能なことか
ら、半田ボールをチップの直下及び周辺の両方に配置す
ることが可能になった。すなわち、従来のデバイスホー
ルのある構造では、デバイスホールの部分には当然ボー
ルを形成できないばかりでなく、ボールの格子ピッチを
この部分で変化させなければならないため、ボールのピ
ッチを0.3mm、0.5mmなどに均一に規格化されたB
GAパッケージでは規格外のパッケージ構造になってし
まう。
【0077】(4)本発明では、インナーリードの真下
にフィルムがある。これによりインナーリードに直接に
応力が集中することがなく、温度サイクルにおける信頼
性が優れている。さらに、接合構造が金と錫であるため
に、融点が217℃と高く(37重量%Pb−Snの1
80℃より十分高い)、大気中150℃の通常の高温保
持試験における1000時間(接合部が破断しないこ
と、電気的な接続が維持されていること)の要求に十分
に耐え得る。
【0078】(5)本発明では、図18に示す構造のチ
ップサイズパッケージ(CSP)形の半導体装置を容易
につくれる。フレキシブル配線板をチップ直下に配置し
チップの半導体チップ1の外部電極(金バンプ)2とイ
ンナーリードを周辺で、本発明の金錫による接合方法で
接続して、半導体チップ1の内側に配線を引き込み、さ
らに、ビアホール21(ブランドビアホール21A)を
介して下側配線に導通させて、下側配線の端子に半田ボ
ールを形成する。
【0079】従来、この構造では37重量%Pb−Sn
の半田接続が用いられているが、融点が180℃であ
り、耐熱性が低いという問題がある。また、金バンプと
金めっきインナーリードの拡散接合なども試みられてい
るが、接合が超音波接合のためにフィルムを介して接続
できないという問題がある。このことから、インナーリ
ードを露出させるためのデバイスホールが必要である。
【0080】半田ボールはマザーボード搭載用の端子と
しての役目を持ち、この構造はBGAと呼ばれる。ま
た、半導体チップと同サイズのパッケージをCSP(Ch
ip Size Package )と呼んでおり、携帯電話などの携帯
電子機器用途向けに、急激にこの小型パッケージの実用
化が進んでいる。半田ボールには、通常37Pb−Sn
の共晶組成の半田ボールが用いられる。ビアホールは、
通常50μm程度の厚さのポリイミドなどの薄い絶縁材
料からなるフィルムに対して、炭酸ガスレーザどによっ
て0.05〜0.3mmΦ程度の穴を空けてから銅めっき
を行い、パターンを形成して製造される。この構造はフ
レキシブル配線基板が非常に柔軟であるために、マザー
ボード配線基板に搭載した時に、半導体チップ1とマザ
ーボード配線基板間の熱膨張係数の相違によって発生す
る熱応力を吸収し、温度サイクルに対して信頼性が高い
特徴がある。
【0081】(6)接合温度を250℃以下にすること
によって、有機材料へのベアチップの搭載を可能にす
る。
【0082】以下に前記本実施形態の実施例について説
明する。
【0083】
【実施例】(実施例1)図1は、本発明による実施例1
のTAB型半導体装置の概略構成を示すための図であ
り、図1(a)は立体図であり、図1(b)は下部から
見た平面図である。図2は、図1(b)に示すA−A’
線で切った断面図である。
【0084】本発明による実施例1のTAB型の半導体
装置は、図1及び図2に示すように、半導体チップ1の
周辺に100ピンの外部電極2を持つ構造である。半導
体チップ1の周辺(4辺等方形チップ)には、各辺25
ピンの外部電極2が0.1mmピッチで配列されている
(電極形状は0.08mm角)。この配列ではチップサイ
ズは3mm×3mm角、パッケージサイズは5×5mmのファ
ンインファンアウト構造(半導体チップの電極が内側と
外側のボールに引き出されている構造)である。半導体
チップ1の外部端子の上に金のバンプ(突起)を形成し
て前記外部電極(金バンプ)2とした。半導体チップ1
の外部端子には、半導体回路形成プロセスでアルミニウ
ムの蒸着が施されているが、この上には直接の金のめっ
きができないため、Ti、Cr、Cu、Niのスパッタ
膜を50オングストオローム(Å)の厚さで順次形成し
た。その後、20mの厚さの金の電気めっきを行い金バ
ンプ(外部電極2)を形成した。
【0085】図3は、本実施例1のTAB型フレキシブ
ル配線基板(以下、単にTABテープと称する)の概略
構成を示す図である。
【0086】半導体チップ実装基板としては、図3に示
すTABテープ6を用いた。TABテープ6の詳細につ
いては後述するが、インナーリード9を有し、またボー
ル形成用のランドパット75及びこの間を連結するTA
B配線層3を持っている。このTABテープ6に半導体
チップ1の実装する方法は、図2及び図3に示すよう
に、前記TABテープ6の上のインナーリード9の接続
部(先端部)9Aに錫を被覆し、前記外部電極2の金と
インナーリード9の接続部9Aに被覆された錫との拡散
反応によって金錫合金(共晶接合)を形成した。この金
錫合金による金錫接続部の接合層は、金と錫の反応溶融
層(高融点層)19とそこからはみ出し部分(フィレッ
ト)18とからなっている。前記フィレット18は、第
1共晶点(融点217℃)の組成を中心とした金5〜2
0重量%(残り錫)の組成からなり、反応溶融層(高融
点層)19は、金10〜40重量%(残り錫)の組成か
らなることが実験により判明した。
【0087】前述したTABテープ6に半導体チップ1
を実装する方法は、図4に示すように、TABテープ6
の裏面から加圧接合ツール13を当てて加熱する。熱源
はおもに半導体チップ1側にあって、熱は半導体チップ
側から供給される構造になっている。TABテープ6側
は加圧力を制御しているが、フィルムの厚さが50μm
あり、また200℃以上近辺の接合温度におけるフィル
ムの弾性係数が通常100MPa と小さいために、加圧ツ
ールの平坦度がそれほど必要としない利点がある。
【0088】本発明の金錫接合方法の詳細を説明するた
めに、金錫系の平衡状態図を図5に示す。従来の金錫接
合は、金90重%付近の共晶組成(融点278℃)を利
用して行われていた。この温度はセラミックパッケージ
などの無機系のパッケージには問題のない接合温度であ
るが、ポリイミドなどの有機フィルム材料からなるCS
Pには高すぎる温度である。このため本実施例1では、
図5に示す平衡状態図における錫90重量%の組成での
接合を検討した。この接合技術は、既に複合リードフレ
ームのインターポーザとリードフレームの接続やTCP
の基板接続に応用を検討してきた方法である(溶接学会
誌論文集、15、(1)、pp174、1997参
照)。この組成における共晶融点は217℃であり、ポ
リイミドなどの耐熱有機材料に熱的損傷を与えることな
く接合が可能である。
【0089】この接続方法の原理を図6を参照して簡単
に説明する。この方式は、ノンフラックスでしかも大気
中で接合できる大きな特徴を持っている。錫の酸化膜は
空気中では比較的急速に進むが、特に、錫の融点232
℃では急激であり、このため通常の半田接続ではフラッ
クスが必要な所以である。本発明の低温金錫共晶接合方
式(LEM/Low temperature Au/Sn Euteectic Micros
oldering)は217℃に融点があるために、錫の酸化反
応が急速に進む前に、共晶温度での溶解が始まる。
【0090】また、ポリイミドのTgは通常300℃近
辺であるが、接合温度はこの温度に達しないために、大
きな熱膨張による接続ピッチの不整合も起らない。この
接合における共晶組成融点範囲での挙動は、金と錫の相
互拡散反応と溶融それに凝固過程を含むが、反応は非常
に速く5秒以下で終了する。
【0091】また、接合完了後の融点は、図6(接合層
界面のEPMAによる組成分析結果)に示すように、金
の接合層への銅の拡散を含んだ凝固組成になることが特
徴である。この例では接合層の金錫の組成比率は共晶組
成がSn90%−Au10%付近になっており、接合が
共晶組成から開始されて、その中に銅が拡散して凝固し
た過程が窺える。
【0092】前記本実施例1の金錫接続は、前記金錫共
晶接合の原理を用い、半導体チップマウンター(フリッ
プチップマウンターといわれベアチップを配線基板に位
置認識しながら搭載する装置)により以下のように行っ
た。
【0093】図4に示すように、半導体チップマウンタ
ーの加熱ステージ12の上に半導体チップ1の外部電極
2を上向に配置し、前記外部電極(バンプ)2の上から
フレキシブル配線基板であるTABテープ6のインナー
リード9を位置合せしながら搭載し、その状態で加圧ツ
ール13で加圧して、また加熱ツール12で加熱して金
錫接続を行った。この加熱と加圧は同時に行われる。
【0094】前記図4に示す加熱ツール12は、半導体
チップ1を吸い上げて位置合せする位置座標まで移動
し、そのままの状態で加熱温度を上昇させ、金錫接続を
行う。加熱ツール12の温度は250℃に設定し、加熱
時間は5秒とした。加圧ステージ13の加圧力は5kgf/
mm2 である。
【0095】この条件でベースフィルム4のポリイミド
フィルム(商品名:ユーピレクス)は熱的損傷を受ける
ことなく金錫接続され、接続強度は外部電極(金バン
プ)2の1個当り、10gfの引き剥がし強度が得られ
た。
【0096】また、錫めっきを0.1、0.2、0.
3、0.4、0.5、0.6、0.7、0.8、0.
9、1.0μmの厚さにめっきして比較した結果、0.
5〜0.7μmの範囲が最適であった。0.3μmでは
引き剥がし強度が8gfと低下し、0.2μmでは6gfと
さらに低下した。
【0097】これは金錫共晶合金による金錫接続の接合
層の断面観察の結果、錫めっきが薄い場合には、十分な
フィレット18が形成されないためであることが判明し
た。
【0098】錫めっきの厚さが0.5μmの場合の接合
層のEPMAによる組成の分析結果では、図7に示すフ
ィレット18は10重量%金(残り錫)であり、反応溶
融層(高融点層)19は35.5重量%金(残り錫)で
あった。
【0099】前記10重量%金は、ほぼ金錫の共晶組成
(融点217℃)であり、溶融した錫が金と相互拡散し
ながらこの組成に達し、この組成は250℃の加圧ツー
ルでは十分液相であるために、加圧によって外部に流出
しフィレット18を形成したものである。
【0100】その後、残りの錫中に金がさらに拡散し
て、金の濃度が上昇して融点が上がり、凝固した様子が
窺える。また、1.0μmでは錫の厚さが厚すぎるため
に、前述のフィレット18の層が多くなり、隣接する外
部電極2と短絡する問題が発生した。
【0101】接合温度は230℃、240℃、250
℃、260℃で実験したが(加熱時間は全部5秒)、2
30℃では接続が行われず、240℃、250℃、26
0℃が最適であった。また、260℃においてもポリイ
ミドフィルム(ユーピレクス)の熱による損傷は認めら
れなかった。
【0102】反応溶融層(高融点層)19には、インナ
ーリード9から拡散する銅が1〜20重量%認められる
場合がある。これは接合温度が高かったり、また、時間
を延長した場合に認められるが、信頼性上では何ら差が
見られなかった。
【0103】このように構成することにより、図1及び
図2に示すTAB型のLOCパッケージを、インナーリ
ード9を露出させるためのデバイスホールを用いないで
容易に作製することができる。これにより、前記実施例
1のTAB型フレキシブル配線板(TABテープ)6の
特徴を活用した半導体装置が得られる。
【0104】また、TAB型フレキシブル配線基板は、
非常に柔軟性に優れているので、マザーボード配線基板
に搭載した時に、半導体チップ1とマザーボード配線基
板間の熱膨張係数の相違によって発生する熱応力を吸収
し、温度サイクルに対して信頼性の高い半導体装置が得
られる。また、金錫共晶接合金の拡散反応温度を250
℃以下にすることによって、有機材料へのベアチップの
搭載も可能になる。
【0105】本実施例1のTAB型(TOC型)半導体
装置の製造方法は、図8に示すように、まず、ベースフ
ィルム(絶縁基材)4(ここでは液晶ポリマのフィルム
を用いた)用意した(S701)。このベースフィルム
4の寸法は、幅35〜300mm、長さ10〜100m 、
厚さ50μm±1.5μmである。
【0106】前記ベースフィルム4にソルダボール20
の設定用穴(ビアホール)21及びパッケージ外形穴
(最終的にパッケージ外形加工するために一部分を予め
切り抜いておくもの)を加工する(S702)。その加
工されたベースフィルム4の上に、銅箔3Aを貼り合せ
る(S703)。
【0107】そして、その銅箔3Aホトレジストでエッ
チングを行い配線パターンを形成する(ステップ70
4)。なお、テープ製造メーカでは、この一連の工程
(S701〜S704)を既に行ったTABテープとし
て販売することもあるので、それを購入することで上述
の工程を省略することができる。3はTAB配線層、す
なわちリードである。
【0108】また、例えば、図32(a)に示すよう
に、S704に示すTABテープに後述するソルダボー
ル20を既に形成して販売することもある。このように
して販売することにより、組立時の工程を少なくするこ
とができる。
【0109】次に、図9に示すように、前記作製したT
AB型のテープの上に前記半導体チップ1の主面に形成
された複数の99.9重量%Auからなる外部電極(バ
ンプ/チップ突起電極)2と前記リード3のインナーリ
ード9の接続部9Aとの位置合せを行った後、半導体チ
ップ1を固定し(S801)、この状態で加熱ツール温
度240〜260℃、加圧力1〜10kgf/mm2 で2〜3
秒間加熱加圧を行い、前記外部電極2の金と前記リード
3のインナーリード9の接続部の錫を拡散反応させて金
錫共晶合金を形成して金錫接続し(S802)、その後
液状封止材(樹脂)40を注入して周辺を封止する(S
803)。
【0110】次に、前記リード3に半田ボール(ソルダ
ボール)20が設けられ(S804)、半導体装置が実
装された前記ベースフィルム4は、所定の位置で切断さ
れ個片化される(S805)。
【0111】なお、ソルダボール20が形成されたTA
Bテープを用いる場合は、S804のソルダボールの形
成処理(フラックス除去処理を含む)が省略されること
になる。
【0112】前記の製造方法によれば、金錫接合部の寿
命が長く、かつ信頼性の高い半導体装置を低い温度の加
熱処理で得られる。また、熱溶融型液晶ポリマを前記フ
レキシブル配線基板の絶縁性フィルム(ベースフィル
ム)4として用ることにより、この熱溶融型液晶ポリマ
の絶縁性と接着性の両作用によって、接着剤を用いるこ
となく銅箔からなるTAB配線層(リード)3を貼るの
で、フレキシブル配線基板の屈曲性及び強度を向上させ
ることができる。
【0113】なお、低温の金錫接合で接続することか
ら、図4に示す加熱ツール12を前記フレキシブル配線
基板6の絶縁性フィルム(ベースフィルム)4上に設
け、ボンディングステージを半導体チップ側に設け、絶
縁性フィルム(ベースフィルム)4上から加熱加圧する
ことで接続してもよい。この場合、半導体チップ側は加
熱されることがないので、ボンディングステージは平坦
を保つことができ、半導体チップの破壊を防止できる。
【0114】また、低温接合からベースフィルム4が劣
化することなくなる。
【0115】さらに、接続する突起形状のバンプからな
る外部電極2の形成高さが揃っていなくても、ベースフ
ィルム4上から加熱加圧することでベースフィルムは軟
化し、その形成高さの差を吸収することができ、平坦な
半導体装置を形成することができる。この場合、軟化さ
れたベースフィルム4に接続される配線パターンが沈み
込むことによって、突起形状のバンプからなる外部電極
2の形成高さの不揃いを吸収する。
【0116】次に、前記TAB型フレキシブル配線基板
(以下、TABテープと称する)6の詳細構成について
説明する。
【0117】前記TABテープ6は、図3に示すよう
に、半導体チップ1がインナーリード9の接続部9Aに
よって接続される構造となっている。インナーリードに
は半導体チップの外部電極と接続するための接続パット
9Aがインナーリードの延長線上に形成されている。こ
の接続パットの内側と外側に配線が形成されており、ま
たそのおのおのの配線に半田ボール接続用のランドパッ
ト75が形成されている。この構造はボールが外側と内
側の両方に配置している構造のために、ファンインファ
ンアウト構造と称されており、この構造が同一のパッケ
ージで実現できることが、パッケージの多ピン化の点で
非常に有利である。この接続パット9Aとランドパット
75は、ともに配線層と同じ銅箔でケミカルエッチング
によって形成される。
【0118】前記TABテープ6は、液晶ポリマのフィ
ルムからなるベースフィルム4の上に、TAB配線層
3、ランドパット75及びインナーリード9が構成さ
れ、ランドパット75に接続された半田ボール20によ
ってマザーボード配線基板に搭載される。通常、半導体
チップ1の主面には、突起形状のバンプからなる外部電
極(金バンプ)2が形成されている。これはインナーリ
ード9との接続を容易にし、かつ接続の信頼性を高める
のが目的である。前記インナーリード9は、無電解錫め
っきが0.5〜0.6μmの厚さに施されている。
【0119】前記TABテープ6は、幅35mm、厚さ5
0μmのベースフィルム4の上にTiのスパッタ(50
オングストロームの厚さ)によって全面下地層を形成
し、その上に銅の蒸着を3μmの厚さ施した。蒸着に用
いた銅の蒸着原料の純度は99.9999%である。6
Nの高純度銅を用いることによって、後続のホトケミカ
ルエッチングにおいて、50μmピッチの微細配線が形
成しやすいことが、例えば、特開平2−10845号公
報に開示されている。これは銅の純度が高いことで銅の
組織欠陥が少なく、ホトケミカルエッチングによる配線
形成の時に、エッチングされたパターンの表面と側面が
平滑であり、全長にわたって均一な幅のパターンが形成
され、このために配線切れなどの欠陥ができにくい。ま
た、パターンが平滑であることから、錫めっきなどの表
面めっき加工において、異常析出が起こりにくく、パタ
ーンの短絡が発生しにくいと考えられている。
【0120】この35mm幅の銅の片面蒸着フィルムを材
料として、TABテープ製造ラインを用いて配線層を形
成した。TAB配線層3には、図3に示すように、半導
体チップ1の外部電極2の位置に相当する部分に、0.
166mmの等ピッチで、半導体チップ1からの信号引き
出し用のインナーリード9を形成した。インナーリドの
配線の幅は0.066mmであり、間隔は0.1mmである
(ピッチ0.166mm)。
【0121】また、最終的にこのTAB配線層3のイン
ナーリード9の部分及び配線層とランドパットの全体に
対して0.5〜0.7μmの無電解錫めっきを行ってフ
レキシブル配線基板6を完成した。
【0122】また、前記銅の蒸着膜を50オングストロ
ームの厚さに形成してからその後で、電気銅めっきで全
体の厚さを3μmとした。この方法では湿式の電気めっ
きであることから、99.9999重量%の銅の全体の
薄膜は得られないが、下地が高純度銅であることから欠
陥の少ない電気銅めっき層が形成され、同様に60μm
ピッチ程度の微細配線の形成が可能である。
【0123】このようなTAB型フレキシブル配線基板
6を構成することにより、以下の作用効果が得られる。
【0124】(a)接着剤をフレキシブル配線基板から
排除して屈曲性の向上をはかるので、フィルム全体の厚
さを低減することができる。また、硬いエポキシ樹脂接
着剤がなくなるので、柔軟性を向上させることができ
る。
【0125】(b)フレキシブル配線基板からデバイス
ホールをなくしたので、引っ張り曲げ作用に強い構造と
することができ、またフィルム全面への自由配線設計が
可能になった。
【0126】(c)フィルム穴を持たないので、平坦な
フィルム上を自由に配線でき、マルチチップ配線搭載の
自由度が高い。すなわち、搭載した半導体チップの直下
にも配線を引き回すことができるため配線長が短くな
り、かつ配線引き回し面積が大きいために、配線基板面
積の縮小が可能で、電子機器の小型化に貢献できる。
【0127】(d)インナーリードの真下にフィルムが
あるので、インナーリードに直接に応力が集中すること
がなく、温度サイクル信頼性に優れる。さらに、接合構
造が金と錫であるために、融点が217℃と高く(37
重量%Pb−Snの180℃より十分高い)、大気中1
50℃の通常の高温保持試験における1000時間(接
合部が破断しないこと、電気的な接続が維持されている
こと)の要求に十分に耐え得る。
【0128】次に、前記ベースフィルム4として用いた
熱溶融型液晶ポリマについて説明する。
【0129】熱溶融型(サーモトロピック)液晶ポリマ
は、図10に示すように、例えば、ポリエステル系主鎖
型液晶ポリマのエコノールタイプである。ここでは、液
晶ポリマの分子量は1万〜10万位のものを用いる。
【0130】このポリエステル系主鎖型液晶ポリマ(単
に液晶ポリマと称す)は、ネマチィック液晶相を示し、
低粘性で成形温度が低いため成形加工が容易であり、寸
法安定性がよい。また、優れた耐熱性を示す。
【0131】前記液晶ポリマは、図11に示すように、
従来のポリイミドA、Bと同様に相対湿度が高くなるに
つれて吸湿率が上昇していく特性がある。しかし、他の
ポリイミドA、Bに比べ、常に0.2%以下の低い数値
を示す特性がある。これにより、従来のポリイミドA、
Bより、水分の吸収による膨みが減り、パッケージのク
ラック、素子破壊及び金線破壊等のパッケージ破壊を減
少させることが可能になる。
【0132】また、図12に示す吸湿膨張率を見てみる
と、他のポリイミドA、Bは相対湿度が上昇すると、指
数関数的に上昇するが、この液晶ポリマは0.02%以
下で殆ど上昇しないことが判る。したがって、吸湿によ
り寸法が伸びたりすることがないので、半導体装置のリ
ードフレームのパターンを高精細化することが可能にな
る。
【0133】また、従来のポリイミドA、Bでは、Si
(シリコン)チップとの膨張係数差が大きかったため、
直接フリップチップ接合することが困難であったが、こ
の液晶ポリマは直接フリップチップ接合することが可能
になる。これにより、従来用いられてきたエラストマ
(熱応力緩衝材)を用いる必要がなくなる。
【0134】さらに、図13に示す比誘電率を見てみる
と、エポキシ、ポリイミドBは相対湿度が上昇するに比
例して比誘電率が上昇していくが、本実施形態1の液晶
ポリマは常に一定の値(3.4)を示す。
【0135】一般に、電送速度800MHz以上の高速
伝送では、相対湿度に関わらず比誘電率が一定である必
要があるため、従来のエポキシ、ポリイミドBのように
相対湿度に対して比誘電率が変化する材料では高速伝送
になかなか適用できなかった。
【0136】前記液晶ポリマは、図13に示すように、
相対湿度に関わらず比誘電率が3.4付近で一定である
ことから、電送速度800MHz以上の高速伝送が可能
になる。これは、例えば高速メモリモジュールや450
MHz以上の高速伝送を行うマイクロプロセサユニット
(MPU)に応用できる。
【0137】すなわち、半導体装置に用いる絶縁材料と
して従来用いていたポリイミド、テフロン、ベンゾシク
ロブテン、または、二酸化シリコン等の部分、例えば、
TABテープ、多層配線の層間絶縁膜、または、半導体
チップ搭載基板を前記液晶ポリマで形成することで、高
速伝送が要求されている電子装置にも適用できる。
【0138】また、ポリイミドと違って、この液晶ポリ
マは、融点(例えば、335℃で融ける)があるため、
この性質を利用して物質の絶縁接合を行う接合材料とし
ても適応できる。なお、この融点も液晶ポリマの分子量
を変えることにより自在に変更可能であるため、半導体
装置、電子装置において絶縁材料、接合材料として様々
な範囲で適応できる。この液晶ポリマは、分子量が小さ
いほど融点が低くなる。これらから、相対湿度において
耐湿性、定比誘電率を示し、融点が高くリフロー時に劣
化しない液晶ポリマは、半導体装置における絶縁材料と
して最適であることがわかる。
【0139】(実施例2)本発明の実施例2は、前記実
施例1において、外部電極(金バンプ)2をニッケルめ
っきとの組み合せで形成した。すなわち、金の20μm
のめっきは高価であり、また、めっきに要する時間も長
いため、価格の面では適切ではない。このために、ニッ
ケルめっきを19μmの厚さに施してバンプ状の突起を
ほぼ形成させてから、金の電気めっきを1.0μm施し
て金のバンプとした。この場合も錫めっきの厚さを0.
1、0.2、0.3、0.4、0.5、0.6、0.
7、0.8、0.9、1.0μmの厚さにめっきして比
較した実験結果は、前記実施例1と同様0.5〜0.7
μmの範囲が最適であった。また、インナーリードと接
続パット9A及び銅配線側全面に金めっきを1.0μm
の厚さに施し、かつ半導体チップの外部電極2にはニッ
ケルめっき19μmの上に0.5μmの厚さの錫めっき
を施して同様の接続を行った。この逆の組み合せの場合
にも良好な接続ができることを確認した。
【0140】(実施例3)本発明の実施例3は、前記実
施例2において、前記外部電極(金バンプ)2を銅めっ
きと金めっきの組み合せで行った。電気銅めっきを18
μmの上に、銅の拡散バリア層として電気ニッケルを
1.0μm厚さにめっきしてから、最上層に電気金めっ
きを1.0μm施した。それの実験結果は、同様に錫め
っきの厚さが0.5μm〜0.7μmが最適であった。
【0141】(実施例4)図14は、本発明の実施例4
のCSP型半導体装置の概略構成を示す平面図、図15
は、図14のA−A’線で切った断面図である。
【0142】本実施例4のCSP型半導体パッケージ
は、図14及び図15に示すように、半導体チップ1の
内側に全部の配線層を引き出して、半導体チップ1と同
サイズのパッケージを作った例である。従来この構造で
は外部電極2との接続には、37重量%Pb−Snなど
の半田接続が用いられていたものであるが、従来技術の
問題点で述べたように融点が180℃であり、耐熱性の
低いことが問題であった。フレキシブル配線基板(イン
ターポーザ)も実施例1と同じ材料を使用した。
【0143】本実施例4のCSP型パッケージでは、B
GAボール20はマザーボード搭載用の端子としての役
目を持つ。BGAボール20には37Pb−Snの共晶
組成の半田ボール0.3mmΦを用いた。
【0144】図16にCSP型パッケージに用いるフレ
キシブル配線基板(インターポーザ;TABテープ6)
の構成を示す。この実施例では半田ボールのピッチは
0.3mmとし、またインナーリードピッチは0.1mmと
した。また、テープには70mm幅を使用した。パッケー
ジ外形サイズは3.0×3.0mmのファンイン構造(全
部のピンが内側のボールに引き出されている構造)であ
る。
【0145】図17は、本実施例4のCSP型フレキシ
ブル配線基板(インターポーザ)の製造方法を説明する
ための各製造工程における断面図である。
【0146】以下に本実施例4のCSP型フレキシブル
配線基板(インターポーザ)の製造方法を図17を用い
て説明する。
【0147】まず、図17(a)に示すように、50μ
mの厚さのポリイミドフィルム4に厚さ18μm、9
9.9999重量%の純度のOFC(Oxygen Free Copp
er、酸素濃度が0.3ppm 以下)銅箔74を形成する。
これは、OFC銅箔の表面にポリイミドワニスを連続ロ
ールコートしてから焼き付けることによって製造でき
る。次に、図17(b)に示すように、前記ベースフィ
ルム(ポリイミドフィルム)4に対して、炭酸ガスレー
ザにより0.2mmΦのビアホール(穴)21を空ける。
次に、図17(c)に示すように、感光性のエポキシ樹
脂71を塗布し、図17(d)に示すように、前記ビア
ホール(穴)21を露光して銅箔74の裏面を露出させ
て、無電解銅めっき76を形成する。ここで、前記ポリ
イミドフィルム4の上に直接無電解銅めっき76を形成
すると、密着性が悪いため密着性に優れるエポキシ樹脂
71を選定して介在させる。次に、図17(e)示すよ
うに、表裏面に配線パターン9及び44を形成する。次
に、図17(f)に示すように、配線パターン44を形
成した裏面のボールパッド部に、37Pb−Snの共晶
組成の半田ボール0.3mmΦを用いてBGAボール20
を形成して完成する。
【0148】テープ製造メーカは、この図17(f)に
示すようなBGAボール20を形成したCSP型フレキ
シブル配線基板を販売することがある。これにより、組
立メーカは、組立工程を削除できる。
【0149】この実施例4では、100ピンの外部電極
2の全部を、3.0mm角の半導体チップ1の内側に格子
状に配列した。BGAボール20の配置のピッチは0.
3mmであり、また、BGAボール20の数は10×10
格子配置の100個である。ビアホール(穴)21上の
配線パターン44の銅箔部分は、円形のビアパッドであ
り、0.15mm直径とした。このため、ビアパッド間
(スペース)は0.15mmとした。
【0150】以上の説明からわかるように、本実施例4
によれば、CSP構造のフレキシブル配線基板が非常に
柔軟であるために、マザーボードに搭載した時に、半導
体チップ1とマザーボード間の熱膨張係数の相違によっ
て発生する熱応力を吸収し、温度サイクルに対して信頼
性が高い特徴がある。
【0151】通常ガラスエポキシの熱膨張係数は30pp
m/℃であり、また、シリコンチップのそれは3.5ppm/
℃である。このために、半導体チップ1と配線基板間に
温度サイクル試験による応力が発生する。従来、この応
力による接合部の破壊を防止するために、半導体チップ
1の外部電極2と配線基板6の間に樹脂を充填する方法
がとられていた。この方法では半導体チップ1の外部電
極2とインナーリード9の破壊は防げるが、半田ボール
に応力が集中して半田ボールが300サイクル程度で破
壊する問題があった。しかし、本実施例4によれば、半
導体装置を1.0mm厚さのガラスエポキシリジット配線
基板に搭載した。すなわち、ガラスエポキシリジット配
線基板には半田ボールと同じ位置に半田ボールを受ける
パットが形成されている。このパットに半田ボールを加
熱溶融接続して搭載する。
【0152】試験結果−65℃〜150℃で2000サ
イクルの温度サイクル試験において、接合部の破壊など
の損傷は認められなかった。また、接合部の耐熱温度が
300℃であることから、大気中での150℃の高温放
置試験、1500時間に十分耐える耐熱性が得られた。
【0153】(実施例5)本発明の実施例5は、前記実
施例1において、半導体チップを0.35mm厚さで50
mm角のガラスエポキシ製リジット基板に直接に本発明の
金錫接合で搭載した。すなわち、実施例1と同様に配線
基板の最上層に実施例1と同様の銅配線パターンを形成
し、電気錫めっきを0.5〜0.7μmの厚さに施し
た。銅配線は無電解銅めっきを全面に行った後、ホトケ
ミカルエッチングによって形成し、また、実施例1と同
様の方法での電気錫めっきを施した。また、半導体チッ
プの外部電極2とインナーリード9の接合は、実施例1
と同様の条件で行った。
【0154】ガラスエポキシ基板はTgが170℃であ
り、ポリイミドと比較して耐熱性が低いが250℃のツ
ールの接触による伝熱での配線パターンの剥離、ガラス
エポキシ自体のカーボナイズなどのダメージは認められ
なかった。しかし、半導体チップ2の熱膨張係数は3.
5ppm/℃であり、また、ガラスエポキシ基板のそれは1
5ppm/℃であることから金錫の接続界面に直接応力が伝
わる構造である。このため、本実施例では−65℃〜1
50℃の温度サイクル試験において500時間で接続部
分の10%が破壊したが、−25℃〜125℃の温度サ
イクル試験では試験した50PCの全数が500サイク
ルに耐えた。
【0155】(実施例6)本発明の実施例6は、前記実
施例4において、フレキシブル配線基板(インターポー
ザ)に片面配線基板を用いた。この構造を図18に示
す。この構造では両面配線基板を用いないのでCSPを
安価に作れる特徴がある。ブラインドビア(穴)21A
を形成し、そのブラインドビア21A(スルーホールで
はなく一方向がふさがっているためにこのように呼ぶ)
の片面銅箔の裏面に直接に、例えば、37Pb重量%−
Snの半田ボール20を形成する構造である。
【0156】この構造は裏面の配線が不要であるが、ブ
ラインドビア21Aの内部に半田ボール20を押し込ん
で形成することが重要である。ブラインドビア(穴)2
1Aの適切なビア直径と半田ボール20の直径の選定
と、半田ボール20を押し込む機構のボール搭載機の使
用によってこの構造が可能である。ビア穴直径は0.1
5mmとして、また、半田ボール20の径は0.2mmとし
た。ユーピレクスの厚さが50μmと薄いので0.2μ
mの半田ボール20でもベースフィルム4に形成された
ブラインドビア21A穴の銅箔裏面に接触し、半田によ
る接続が可能である。
【0157】実施例4と6では、半導体チップ1とフレ
キシブル配線基板の間には補強樹脂の注入は行わなかっ
た。ポリイミドが柔軟なためにマザーボード配線基板と
半導体チップ間の応力をユーピレクスが吸収し、金錫の
接合面まで応力が伝わらないためである。試験結果実施
例4と同じく温度サイクル試験を満足する結果が得られ
た。
【0158】(実施例7)本発明の実施例7は、前記実
施例4において、配線基板(インターポーザ)に0.2
μmの厚さのガラスエポキシ配線基板を用いた。この構
造では、ガラスエポキシがマザーボード配線基板と同じ
材料のために熱膨張係数が同じである。このことから実
質上接続界面に応力はかからない構造であり、温度サイ
クル試験は実施例4同様クリアした。また、本発明の金
錫接合によって、大気中150℃で1500時間の高温
放置に耐える信頼性を十分確保できた。
【0159】(実施例8)本発明の実施例8は、実施例
7において、配線基板に1.0mm厚さのアルミナセラミ
ック基板を用いた。アルミナ基板の熱膨張係数は4.5
ppm/℃であり、半導体チップに近い。このため半導体チ
ップ1との接続界面への熱応力は小さいが、ガラスエポ
キシマザーボードとの熱応力は大きくなった。このため
温度サイクル試験で、半田ボール20とマザーボード配
線基板間で500サイクルで20%の接続不良が発生し
た。
【0160】(実施例9)本発明の実施例9は、前記実
施例4において、配線基板に1.0mm厚さのガラスアラ
ミド樹脂基板を用いた。アラミド樹脂はエポキシ樹脂と
比較してTgが190℃と高く、耐熱性が高い特徴があ
る。熱膨張係数は10ppm/℃とガラスエポキシと比較し
て若干小さい。このために、半導体チップ1とガラスエ
ポキシの丁度中間の熱膨張係数を持ち実施例4と同様の
信頼性が得られた。
【0161】(実施例10)本発明の実施例9は、前記
実施例1において、配線パターンの5μmの錫めっき
を、錫中に鉛が5重量%含んだ合金めっきとした。これ
は、錫の電気めっきの内部応力に起因するウイスカーの
発生を防止するためである。錫めっきは200℃で数秒
の加熱により、内部応力がなくなりウイスカーの発生は
なくなるために、半導体チップ1の接合によって、ウイ
スカーの発生は防止できる。しかし、接合前の保管時に
ウイスカーの発生することがたまたま見られ、常温放置
では約3週間で発生する。このため、接合作業前の対策
も重要な場合には鉛の1〜5重量%の添加が効果的であ
った。
【0162】この時、前記ベースフィルム4として液晶
ポリマを用いる場合には、接着剤を用いないで、液晶ポ
リマの表面を熱で溶かすだけで接着ができる。他のベー
スフィルム4では接着剤を用いて銅箔を貼り合せる。
【0163】前記ベースフィルム4に貼り付けられた銅
箔の上にホトレジストを塗布し、露光して配線パターン
(リード)を形成する(図8のS704)。その上にス
クリーンマスクを用いてソルダーレジスト印刷し、無電
解めっきで錫めっき層を形成してTOC型テープを作製
する(図8のS704)。
【0164】(実施例11)図19は、本発明による実
施例11のTOC(Tape On Chip)型の半導体装置の概
略構成を示す平面図、図20は、ボール方向から見た平
面図、図21は、図20に示すA−A’線で切った断面
図である。
【0165】本実施例11のTOC型の半導体装置は、
図19乃至図20に示すように、の主面上に複数の外部
電極2を有する半導体チップ1と、絶縁性の可撓性フィ
ルム(絶縁基材)4に配置されたリード3を有する配線
基板とを有し、前記半導体チップ1の主面に形成された
複数の外部電極(チップ突起電極)2と前記リード3の
インナーリード9の接合部9Aとが低温共晶接合で接続
され、各共晶接合部が樹脂塗布による(または樹脂テー
プによる)樹脂層30で封止されてなる半導体装置であ
って、前記外部電極2とインナーリード9の接合部9A
が金もしくは錫でそれぞれ被覆され、その被覆された金
と錫による金錫接合の接続層の前述したフィレット部分
18は、第1共晶点(融点217℃)の組成を中心とし
た金5〜20重量%(残り錫)の組成からなっている。
また、反応溶融層(高融点層)19は、金10〜40重
量%(残り錫)の組成からなっている。
【0166】前記外部電極2としては、例えば、99.
9%Auを用い、絶縁性の可撓性フィルム4としては、
例えば、液晶ポリマを用いる。前記絶縁性の可撓性フィ
ルム4上に設けられる配線(リード)としては、例え
ば、99.9%Cu層の上に錫層を形成したCu箔を用
いる。前記樹脂塗布による(または樹脂テープによる)
樹脂層30の材料としては、例えば、エポキシを用い、
ソルダボール20としては、例えば、PbとSnの共晶
半田を用いる。
【0167】図22に本実施例11のTOCテープの概
略構成を示す。例えば、TOCテープの幅は70mm、ソ
ルダボール20の配設する領域幅は59mm、ソルダボー
ル20の配設ピッチは0.5mm、TOCテープ送リ穴の
ピッチは4.75mmである。
【0168】図23及び図24は、TOC型の半導体装
置の製造方法を説明するための製造工程の手順を示す図
である。
【0169】本実施例11のTOC型の半導体装置の製
造方法は、図23に示すように、液晶ポリマからなる絶
縁性の可撓性フィルム(絶縁基材)4を用意する(S4
01)。この絶縁性の可撓性フィルム4の寸法は、幅7
0mm、長さ10〜100m、厚さ50μm±1.5μm
である。
【0170】前記絶縁性の可撓性フィルム4にソルダボ
ール20の設定用穴及びパッケージ外形穴を加工する
(S402)。その加工された絶縁性の可撓性フィルム
4の上に、銅箔3Aを貼り合せる(S403)。この
時、前記絶縁性の可撓性フィルム4として液晶ポリマを
用いる場合には、接着剤を用いることなく、液晶ポリマ
の表面を熱で溶かすだけで接着ができる。他の絶縁性の
可撓性フィルムでは接着剤を用いて銅箔を貼り合せる。
【0171】前記絶縁性の可撓性フィルム4に貼り付け
られた銅箔3Aの上にホトレジストを塗布し、露光して
配線パターン(リード)を形成する(S404)。その
上にスクリーンマスクを用いてソルダーレジスト印刷
し、無電解めっきで錫めっき層を形成してTOC型テー
プを作製する(S405)。
【0172】次に、図24に示すように、前記作製した
TOC型テープの上に樹脂塗料をローラー塗布して(ま
たは樹脂テープを被覆して)樹脂膜30Aを形成する
(S501)。この樹脂膜30Aに、前記半導体チップ
1の主面に形成された複数の99.9%Auからなる外
部電極(チップ突起電極)2と前記リード3のインナー
リード9の接合部9Aとの位置合せを行った後、半導体
チップ1を固定し、この状態で加熱ツール温度220〜
250℃、加圧力1〜10kgf/mm2 で2〜3秒間加熱加
圧を行い、前記外部電極2の金と前記リード3のインナ
ーリード9の接合部9Aの錫を拡散反応させて金錫共晶
接合を形成し、前記樹脂膜を溶解させて前記共晶接合を
含む接続部を樹脂層30で封止する(S502)。
【0173】前記外部電極2は、金突起もしくは金属突
起に金めっきされたものからなり、あかじめ用意されて
いる。前記加熱加圧処理されると、その界面の高融点層
が金10〜40重量%−錫で、フィレット部は共晶組成
中心の金5〜20重量%−錫で構成される金錫接合部が
得られた。
【0174】次に、前記リード3に半田ボール(ソルダ
ボール)20が設けられ(S503)、半導体装置が実
装された前記絶縁性の可撓性フィルム4は、所定の位置
で切断され個片化される(S504)。
【0175】以下の説明からわかるように、本実施例1
1によれば、金錫接合が、その界面の高融点層が金10
〜40重量%で、フィレット部の接合層が金5〜20重
量%で、残り成分が錫で構成され、その金錫接合部を樹
脂層30で封止されているので、金錫接合部の寿命が長
く、かつ信頼性の高い半導体装置が低い温度の加熱処理
で得られる。
【0176】また、絶縁基材に配置されたリード3を有
する配線基板上のリード3のインナーリード9に樹脂塗
料もしくは樹脂テープによる樹脂膜を形成し、その樹脂
膜上に、前記各外部電極の接続部と前記リードのインナ
ーリードの接続部との位置合せを行った後、半導体チッ
プを固定し、その状態で加熱加圧処理を行い、前記外部
電極の接続部と前記リードのインナーリードの接続部を
拡散反応させて共晶接合を形成し、前記樹脂膜を溶解さ
せて前記共晶接合を含む接続部を樹脂で封止することに
より、共晶接合の形成と共晶接合を含む接続部の樹脂封
止を同一工程で行うことができる。
【0177】また、これにより、前記共晶接合を含む接
続部を気泡の少ない樹脂で封止することができるので、
共晶接合を含む接続部の寿命が長く、かつ信頼性の高い
半導体装置が得られる。
【0178】また、前記外部電極とインナーリードの接
続部が金もしくは錫でそれぞれ被覆し、その被覆された
金と錫を密着させ、温度220〜250℃(第1共晶
点:217℃)、圧力1〜10kgf/mm2 で2〜3秒間加
熱加圧を行い、拡散反応による金錫共晶接合を形成す
る。すなわち、前記金錫共晶接合を含む接続部は、その
界面の高融点層が金10〜40重量%−錫で、フィレッ
ト部が金5〜20重量%錫で構成されている。これによ
り、金錫接合を含む接続部の寿命が長く、かつ信頼性の
高い半導体装置が低い温度の加熱処理で得られる。
【0179】(実施例12)図25は、本発明による実
施例12のμBGA型半導体装置の概略構成を示す斜視
図、図26は図25に示すA−A’線で切った断面図で
ある。
【0180】本実施例12のμBGA型半導体装置は、
図25及び図26に示すように、その主面上に複数の外
部電極2を有する半導体チップ1と、絶縁性の可撓性フ
ィルム(ポリイミドフィルム)4に配置されたリード3
を有する配線基板(μBGAテープ)と、前記リード3
上に電気的に接続されたソルダボール(半田ボール)2
0と、前記半導体チップ1及びリード3に対する熱応力
を緩和するための緩衝材(以下、エラストマと称する)
50とを有し、前記半導体チップ1の主面に形成された
複数の外部電極2と前記リード3のインナーリード9の
接合部9Aとが低温共晶接合で接続され、各共晶接合部
が封止樹脂40で封止されてなる半導体装置である。
【0181】前記外部電極2とインナーリード9の接合
部9Aが金もしくは錫でそれぞれ被覆され、その被覆さ
れた金と錫による低温金錫接合の接続層が、前述したフ
ィレット18は、第1共晶点(融点217℃)の組成を
中心とした金5〜20重量%(残り錫)の組成からなっ
ている。また、反応溶融層(高融点層)19は、金10
〜40重量%(残り錫)の組成からなっている。
【0182】前記外部電極2としては、例えば、99.
9%Auを用い、絶縁性の可撓性フィルム4としては、
例えば、ポリイミドフィルム、液晶ポリマ等を用いる。
【0183】前記絶縁性の可撓性フィルム4上に設けら
れる配線(リード3)としては、例えば、99.9%C
u層の上に錫層を形成したCu箔を用いる。前記封止樹
脂40の材料としては、例えば、エポキシを用い、ソル
ダボール20としては、例えば、PbとSnの共晶半田
を用いる。
【0184】前記エラストマ50は、厚さ25〜150
μm程度の低弾性材料が用いられ、−65℃〜150℃
における粘弾性係数が10〜5000MPa の低弾性エラ
ストマが使用される。一般的にはシリコン樹脂やゴム配
合の低弾性エポキシ樹脂などである。このエラストマに
よってガラスエポキシ樹脂配線基板(熱膨張係数10〜
20ppm/℃)とシリコンチップ(熱膨張係数3ppm/℃)
の間の熱応力を吸収させている。このことによって、−
65℃〜150℃の温度サイクルにおける熱応力に対し
て1000サイクルを超える高い信頼性が得られる。
【0185】図27に前記配線基板のリードの概略構成
を示す。
【0186】図28は、μBGA型半導体装置の製造方
法を説明するための製造工程の手順を示す図である。
【0187】本実施例12のμBGA型半導体装置の製
造方法は、図28に示すように、液晶ポリマからなる絶
縁性の可撓性フィルム(絶縁基材)4を用意する。この
可撓性フィルム4の寸法は、幅35mm、長さ10〜10
0m、厚さ50μm±1.5μmである。
【0188】第1の工程で、図28(a)に示すよう
に、前記可撓性フィルム4にパッケージ外形穴を加工す
る。その加工された可撓性フィルム4の上に、銅箔3A
を貼り合せる。この時、前記可撓性フィルム4として液
晶ポリマを用いる場合には、接着剤を用いることなく、
液晶ポリマの表面を熱で溶かすだけで接着ができる。他
の可撓性フィルムでは接着剤を用いて銅箔3Aを貼り合
せる。
【0189】前記加工された可撓性フィルム4に貼り付
けられた銅箔の上にホトレジスト3Bを塗布し、露光現
像して配線パターン(リード)を形成する。その上に、
マスクを用いて可撓性フィルム4にソルダバンプ設置用
のリードまで貫通した穴22を形成してμBGA型TO
C型テープが作製される。このμBGA型TOC型テー
プの配線面にエラストマ50の上面を貼り付け、TAB
テープ6aを得る。エラストマはそれ自信が接着性を持
っている。
【0190】なお、テープ製造メーカでは、この一連の
工程を既に行ったTABテープ6aとして販売すること
もあるので、それを購入することで上述の工程を省略す
ることができる。
【0191】このときのTABテープ6aは、図32
(b)、図32(c)に示すように、配線3または可撓
性フィルム4に、エラストマ50を貼り付けたものとし
て販売される。
【0192】また、例えば、図32(d)に示すよう
に、そのTABテープ6aにソルダボール20を既に形
成して販売されることもある。このようにして販売する
ことにより、組立メーカにおける組立時の工程を少なく
することができる。
【0193】第2の工程で、図28(b)に示すよう
に、前記外部電極2と前記リード3のインナーリード9
の接合部9Aとの位置合せを行った後、前記エラストマ
50の下面と半導体チップ1の外部電極2側の面とを貼
り付けて半導体チップ1を固定する。この状態で加熱ツ
ール温度240〜260℃、加圧力1〜10kgf/mm2
2〜3秒間加熱加圧を行い、前記外部電極2の金と前記
リード3のインナーリード9の接合部9Aの錫を拡散反
応させて金錫共晶接合を形成する。
【0194】第3の工程で、図28(c)に示すよう
に、封止樹脂(エポキシ)27をポッティグ等で封止す
る。
【0195】第4の工程で、図28(d)に示すよう
に、前記ソルダバンプ設置用の穴22に半田ボール20
を押し込み、210℃程度の加熱温度で熱処理を行い、
半田ボール20とリード3とを電気的に接続する。半導
体装置が実装された前記絶縁性の可撓性フィルム4は、
所定の位置で切断され個片化される。なお、図32
(d)に示すようなソルダボール20が形成されたTA
Bテープ6aを購入した場合は、この第2の工程は省略
される。
【0196】以上の説明からわかるように、本実施例1
2によれば、前記外部電極2とインナーリード9の接続
部9Aが金もしくは錫でそれぞれ被覆され、その被覆さ
れた金と錫を密着させ、温度240〜260℃(第1共
晶点:217℃)、圧力1〜10kgf/mm2 で2〜3秒間
加熱加圧を行い、拡散反応による金錫接合の接続のフィ
レット部分18は、第1共晶点(融点217℃)の組成
を中心とした金5〜20重量%(残り錫)の組成からな
り、反応溶融層(高融点層)19は、金10〜40重量
%(残り錫)の組成からなっているので、金錫接合を含
む接続部の寿命が長く、かつ信頼性の高いμBGA型半
導体装置が低い温度の加熱処理で得られる。
【0197】(実施例13)本発明による実施例13
は、図29に示すように、前述の実施例1〜13におい
て得られた本発明による半導体装置、例えば、複数個の
μBGA型半導体記憶装置n1、n2…(n−1)、n
をランバスインタフェイスIFを介して一列に複数個配
列した半導体記憶装置(メモリ装置)である。
【0198】この各μBGA型半導体記憶装置n1、n
2…(n−1)、nは、それぞれメモリコントローラC
PUによって制御される。バスクロクは、例えば、40
0MHzである。
【0199】このように絶縁基板上に直線で平行な複数
の等距離配線を設けた配線基板上に、複数個の本発明の
半導体装置(特に半導体記憶装置)を搭載することによ
り、半導体装置と半導体装置との間の配線のうち各信号
線のそれぞれの長さを一定にすることができる。
【0200】また、メモリ装置や電子駆動電圧や伝送路
におけるクロック信号等の信号にノイズが乗るのを低減
することができ、装置の駆動速度の高速化がはかれる。
【0201】(実施例14)本発明による実施例14
は、上述した実施例の変形例を示したものである。
【0202】図33(a)は、本発明による実施例14
のTAB型の半導体装置に用いられるTABテープの概
略構成を示す平面図、図33(b)は、図33(a)に
示すTABテープに半導体チップを載せてA−A線で切
った断面図である。
【0203】本発明による実施例14のTAB型の半導
体装置は、図33に示すように、半導体チップを搭載す
る中心部付近に樹脂封止を行う樹脂封止孔330が設け
られ、その樹脂封止孔330からはみ出すことなくイン
ナーリード9(錫めっきされた銅配線)が形成されたT
ABテープ6bに金バンプの外部端子2が形成された半
導体チップを搭載して、インナーリード9と外部端子2
を金錫接合して樹脂封止孔330から樹脂を封止した構
成をとる。すなわち、インナーリード9の真下にフィル
ムがあるTABテープに半導体チップを搭載した構成で
あり、従来のリードボンディングでは、フィルムが焼け
て炭化してしまう。
【0204】したがって、このインナーリードの真下に
フィルムがある構成から実施例14の半導体装置も上述
したデバイスホールがない半導体装置と同様に考えるこ
とができ、同様な工程で製造できる。
【0205】本実施例14の半導体装置の製造方法は、
図34に示すように、まず、ベースフィルム(可撓性フ
ィルム)4を用意する。
【0206】そして、第1の工程で、図34(a)に示
すように、可撓性フィルム4に樹脂封止孔330を形成
加工する。その加工された可撓性フィルム4の上に、銅
箔3Aを貼り合せる。この時、可撓性フィルム4として
液晶ポリマを用いる場合には、接着剤を用いることな
く、液晶ポリマの表面を熱で溶かすだけで接着ができ
る。他の可撓性フィルムでは接着剤を用いて銅箔を貼り
合せる。
【0207】前記加工された可撓性フィルム4に貼り付
けられた銅箔の上にホトレジストを塗布し、露光現像し
て樹脂封止孔に突き出さない配線パターン(リード3)
を形成し、TABテープが作製される。
【0208】第2の工程で、図34(b)に示すよう
に、外部端子2とリード3のインナーリード9の接合部
との位置合せを行った後、可撓性フィルム4側から加熱
ツール12で温度240〜260℃、加圧力1〜10kg
f/mm2 で2〜3秒間加熱加圧を行い、外部端子2の金と
前記リード3のインナーリード9の接合部の錫を拡散反
応させて金錫共晶接合を形成する。
【0209】第3の工程で、図34(c)に示すよう
に、封止樹脂(エポキシ)27を樹脂封止孔330ポッ
ティグ等で封止し、半導体装置が実装された前記絶縁性
の可撓性フィルム4は、所定の位置で切断され個片化さ
れる。
【0210】以上の説明からわかるように、本実施例1
4によれば、前記外部端子とインーリード9の接続部が
金もしくは錫でそれぞれ被覆され、その被覆された金と
錫を密着させ、温度240〜260℃(第1共晶点:2
17℃)、圧力1〜10kgf/mm2 で2〜3秒間加熱加圧
を行い、拡散反応による金錫接合の接続のフィレット部
分は、第1共晶点(融点217℃)の組成を中心とした
金5〜20重量%(残り錫)の組成からなり、反応溶融
層(高融点層)19は、金10〜40重量%(残り錫)
の組成からなっているので、金錫接合を含む接続部の寿
命が長く、かつ信頼性の高いμBGA型半導体装置が低
い温度の加熱処理で得られる。
【0211】また、この金錫接合の接続温度が低いこと
から、インナーリード9の真下にフィルムがあってもフ
ィルムが焼けて炭化してしまうことを防止でき、パッケ
ージを信頼性良く製造することが可能である。
【0212】以上、本発明者によってなされた発明を、
前記実施形態(実施例)に基づき具体的に説明したが、
本発明は、前記実施形態(実施例)に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは勿論である。
【0213】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0214】(1)フレキシブル配線基板が接着剤層を
持っていないので、フレキシブル配線基板の屈曲性を向
上することができる。
【0215】(2)TAB型のフレキシブル配線基板が
デバイスホールを持っていないので、フレキシブル配線
基板の強度を向上することができる。
【0216】(3)TAB型のフレキシブル配線基板が
デバイスホールを持っていないことにより、半導体チッ
プの直下及び外周の両方に配線を引きまわすことが容易
にでき(通常ファンインファンアウト構造という)、ま
た配線長を短くすることができる。また、複数の半導体
チップ搭載の自由度が大きくなる。また、配線の引きま
わし面積が大きくなるので、配線基板の面積の縮小が可
能となり、電子機器の小型化が可能になる。
【0217】(4)インナーリードの直下に絶縁性フィ
ルムを配置することにより、インナーリードに直接応力
が集中しないので、温度サイクルにおける信頼性を向上
することができる。
【0218】(5)外部電極とインナーリードとの金錫
接合の接続層のフィレット部分は、第1共晶点(融点2
17℃)の組成を中心とした金5〜20重量%(残り
錫)の組成からなり、反応溶融層(高融点層)19は、
金20〜40重量%(残り錫)の組成からなることによ
り、温度サイクル環境における熱応力作用に対して強
く、かつ製造時に低い温度の加熱処理で得られるので、
金錫接合を含む接続部の寿命を長くすることができ、信
頼性の高いTAB型半導体装置、PCSP型半導体装
置、μBGA型半導体装置等の半導体装置が得られる。
【0219】(6)半導体チップの直下に配線を配置す
ることにより、シングルチップパッケージの構造が可能
となる。例えば、CSP型半導体装置が容易に作製でき
る。
【0220】(7)前記金錫共晶接合の温度を250℃
以下にすることにより、有機材料ベースフィルムの配線
基板にベアチップを搭載することが可能となる。
【図面の簡単な説明】
【図1】本発明による実施例1のTAB型半導体装置の
概略構成を示す図であり、(a)は立体図であり、
(b)は下部から見た平面図である。
【図2】図1(b)のA−A’線で切った断面図であ
る。
【図3】本実施例1のTAB型フレキシブル配線基板
(TABテープ)の概略構成を示す図である。
【図4】本実施例1のTABテープに半導体チップを実
装する方法を説明するための図である。
【図5】金錫系合金の平衡状態を示す図である。
【図6】本実施例1の金錫接合による接続方法と接合部
の組成を示す図である。
【図7】本実施例1のTAB型半導体装置の金錫接合に
よる接合層の状態を示す図である。
【図8】本実施例1のTAB型半導体装置の製造方法を
説明するための図である。
【図9】同本実施例1のTAB型半導体装置の製造方法
を説明するための図である。
【図10】本実施例1の熱溶融型(サーモトロピック)
液晶ポリマの分子構造を示す図である。
【図11】本実施例1の液晶ポリマと従来のポリイミド
A、ポリイミドBとの吸湿率(%)を示すグラフであ
る。
【図12】本実施例1の液晶ポリマと従来のポリイミド
A、ポリイミドBとの吸湿膨張率(%)を示すグラフで
ある。
【図13】本実施例1の液晶ポリマの相対湿度における
比誘電率を示すグラフである。
【図14】本発明の実施例4のCSP型半導体装置の概
略構成を示す図である。
【図15】図4のA−A’線で切った断面図である。
【図16】本実施例4のCSP型半導体装置に用いるフ
レキシブル配線基板の構成を示す説明図である。
【図17】本実施例4のフレキシブル配線基板(インタ
ーポーザ)の製造方法を説明するための各製造工程にお
ける断面図である。
【図18】本発明の実施例6の別のCSP型半導体装置
の概略構成を示す断面図である。
【図19】本発明の実施例11のTOC型半導体装置の
概略構成を示す半導体チップ側から見た平面図である。
【図20】本実施例11のTOC型半導体装置の概略構
成を示すソルダボール側から見た平面図である。
【図21】図20のA−A’線で切った断面図である。
【図22】本実施例11のTOCテープの概略構成を示
す図である。
【図23】本実施例11のTOCテープの製造方法を説
明するための製造工程の手順を示す図である。
【図24】本実施例11のTOC型半導体装置の製造方
法を説明するための製造工程の手順を示す図である。
【図25】本発明の実施例12のμBGA型半導体装置
の概略構成を示す斜視図である。
【図26】図25のA−A’線で切った断面図である。
【図27】本実施例12の配線基板のリードの概略構成
を示す図である。
【図28】本実施例12のμBGA型半導体装置の製造
工程を示す図である。
【図29】本発明による実施例13の複数個のμBGA
型半導体記憶装置を用いた半導体記憶装置のモジールを
説明するための図である。
【図30】従来のTCP型半導体装置の問題点を説明す
るための図である。
【図31】従来のTCPのリードフレームと半導体チッ
プの関係を示す図である。
【図32】本発明の半導体装置に用いられるフレキシブ
ル配線基板の例を示した図である。
【図33】本発明の実施例14の樹脂封止孔を有する半
導体装置とそれに用いられるフレキシブル配線基板の構
成を説明するための図である。
【図34】本発明の実施例14の樹脂封止孔を有する半
導体装置の製造工程を示す図である。
【符号の説明】
1 半導体装置 2 外部電極(金バンプ) 3 TAB配線層 4 絶縁性の可撓性ベースフィルム(ポリイミドフィル
ム) 5 マザーボード配線基板 6 TABテープ 7 スプロケットホール(送り穴) 8 アウターリード 9 インナーリード 12 加熱ツール 13 加圧ツール 18 フィレット 19 高融点層 20 半田ボール 21 ビアホール 21A ブラインドホール 26、40 封止樹脂 27 TCP 28 デバイスホール 29 マザーボード配線 30 樹脂層 30A 樹脂膜 40 封止樹脂 44 裏面配線 50 緩衝材(エラストマ) 71 感光性エポキシ樹脂 74 銅箔 76 無電解銅めっき n1、n2…(n−1)、n μBGA型半導体記憶装
置 IF ランバスインタフェイス CPU メモリコントローラ 9A 接続部 75 ボール形成ランドパット 330 樹脂封止孔

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】その主面上に形成された複数の外部電極を
    有する半導体チップと、インナーリードの真下に絶縁基
    材が設けられ、その絶縁基材からインナーリードが突出
    しないようにリードが配設された配線基板とを有し、前
    記複数の外部電極と前記リードのインナーリードの接続
    部とが接合で接続され、前記各接合を含む接続部が封止
    材で封止されてなる半導体装置であって、前記外部電極
    とインナーリードの接続部がそれぞれ金もしくは錫から
    なり、前記接合が金と錫による金錫接合からなることを
    特徴とする半導体装置。
  2. 【請求項2】その主面上に形成された複数の外部電極を
    有する半導体チップと、デバイスホールを有しない絶縁
    基材に配設されたリードを有する配線基板とを有し、前
    記複数の外部電極と前記リードのインナーリードの接続
    部とが接合で接続され、前記各接合を含む接続部が封止
    材で封止されてなる半導体装置であって、前記外部電極
    とインナーリードの接続部がそれぞれ金もしくは錫から
    なり、前記接合が金と錫による金錫接合からなることを
    特徴とする半導体装置。
  3. 【請求項3】その主面上に形成された複数の外部電極を
    有する半導体チップと、樹脂封止孔を有する絶縁基材
    に、その樹脂封止孔からインナーリードが突出しないよ
    うにリードが配設された配線基板とを有し、前記複数の
    外部電極と前記リードのインナーリードの接続部とが接
    合で接続され、前記各接合を含む接続部が封止材で封止
    されてなる半導体装置であって、前記外部電極とインナ
    ーリードの接続部がそれぞれ金もしくは錫からなり、前
    記接合が金と錫による金錫接合からなることを特徴とす
    る半導体装置。
  4. 【請求項4】その主面上に形成された複数の外部電極を
    有する半導体チップと、絶縁性の可撓性ベースフィルム
    の第1の面上にリードの半導体チップ接合用の接続部及
    び該接続部と電気的に接続されたインナーリード部を設
    け、前記ベースフィルムの第2の面にビアホール(穴)
    を設け、該ビアホールを介して前記インナーリード部と
    電気的に接続された半田ボール形成用接続部上に半田ボ
    ールを設けたフレキシブル配線基板とを有し、前記複数
    の外部電極の接続部と前記ベースフィルムの第1の面上
    の半導体チップ接合用の接続部とが接合で接続され、該
    接合を含む接続部を封止材で封止してなる半導体装置で
    あって、前記外部電極の接続部とベースフィルムの第1
    の面上の半導体チップ接合用の接続部がそれぞれ金もし
    くは錫からなり、前記接合が金と錫による金錫接合から
    なることを特徴とする半導体装置。
  5. 【請求項5】その主面上に複数の外部電極を有する半導
    体チップと、絶縁性の可撓性ベースフィルムに配置され
    たリードを有する配線基板と、前記リード上に電気的に
    接続されたソルダボールと、前記半導体チップ及びリー
    ドの熱応力差を緩衝する熱応力緩衝材(エラストマ)と
    を有し、前記複数の外部電極と前記リードのインナーリ
    ード部の接続部とが接合で接続され、該各接合を含む接
    続部が封止材で封止されてなる半導体装置であって、前
    記外部電極の接続部と絶縁性フィルムの第1の面上の半
    導体チップ接合用の接続部がそれぞれ金もしくは錫から
    なり、前記接合が金と錫による金錫接合からなることを
    特徴とする半導体装置。
  6. 【請求項6】前記請求項1乃至5のうちいずれか1項に
    記載の半導体装置において、前記金錫接続の接合層のフ
    ィレットは、第1共晶点(融点217℃)の組成を中心
    とした金5〜20重量%(残り錫)の組成からなり、反
    応溶融層(高融点層)は、金10〜40重量%(残り
    錫)の組成からなることを特徴とする半導体装置。
  7. 【請求項7】前記請求項6に記載の半導体装置におい
    て、前記金錫接続の接合層には、前記金と錫の他に微量
    の添加元素として鉛1. 0重量%以下を含むことを特徴
    とする半導体装置。
  8. 【請求項8】前記請求項6に記載の半導体装置におい
    て、前記金錫接続の接合層には、金と錫の他に接合金属
    母材からの拡散溶解母材金属元素を含むことを特徴とす
    る半導体装置。
  9. 【請求項9】前記請求項1乃至8のうちいずれか1項に
    記載の半導体装置において、前記外部電極の接続部は、
    金の厚いバンプ状の電気めっき膜、金の無電解めっき
    膜、金の蒸着膜、金のスパッタリング膜及びニッケル、
    クロム、銅などの厚い金属めっき突起(バンプ)の上に
    施した金の薄い被覆膜のうちいずれか1つからなること
    を特徴とする半導体装置。
  10. 【請求項10】前記請求項1乃至9のうちいずれか1項
    に記載の半導体装置において、前記インナーリードの接
    続部は、金の電気めっき膜、金の無電解めっき膜、金の
    蒸着膜及び金のスパッタリング膜のうちいずれか1つか
    らなることを特徴とする半導体装置。
  11. 【請求項11】前記請求項1乃至10のうちいずれか1
    項に記載の半導体装置において、前記外部電極の接続部
    は、錫の厚いバンプ状の電気めっき膜、錫の無電解めっ
    き膜、錫の蒸着膜、錫のスパッタリング膜及びニッケ
    ル、クロム、銅などの電気あるいは無電解めっきの厚い
    バンプの上に錫の薄いめっきを施した膜のうちいずれか
    1つからなることを特徴とする半導体装置。
  12. 【請求項12】前記請求項1乃至11のうちいずれか1
    項に記載の半導体装置において、前記インナーリードの
    接続部は、錫の電気めっき膜、錫の無電解めっき膜、錫
    の蒸着膜及び錫のスパッタリング膜のうちいずれか1つ
    からなることを特徴とする半導体装置。
  13. 【請求項13】前記請求項1乃至8のうちいずれか1項
    に記載の半導体装置において、前記外部電極の接続部
    は、金もしくは錫の厚付けによる突起状の被覆膜、ある
    いは金以外の金属もしくは耐熱性の有機材料の突起の上
    に金もしくは錫を被覆したものからなることを特徴とす
    る半導体装置。
  14. 【請求項14】前記請求項1乃至13のうちいずれか1
    項に記載の半導体装置において、前記配線基板は、銅配
    線ガラスエポキシ基板、銅配線ガラスポリイミド基板、
    銅配線BTレジン、銅配線フッ素樹脂基板、銅配線アラ
    ミド基板、銅配線セラミック基板、銅配線(もしくはイ
    ンジウムチタンオキサイド配線)のガラス基板、銅配線
    ポリイミドフィルム、銅配線液晶ポリマ及び銅配線ガラ
    スエポキシフィルムのうちいずれか1つの配線基板から
    なることを特徴とする半導体装置。
  15. 【請求項15】前記請求項1乃至14のうちいずれか1
    項に記載の半導体装置を配線基板に搭載してなる半導体
    装置モジュールを有することを特徴とする電子装置。
  16. 【請求項16】前記請求項1乃至14のうちいずれか1
    項に記載の半導体装置の複数個をランバス型配線基板に
    搭載してなるランバス型半導体装置モジュールを有する
    ことを特徴とする電子装置。
  17. 【請求項17】配線パターンの真下に絶縁性の可撓性フ
    ィルムが設けられ、その可撓性フィルムからインナーリ
    ードが突出しないように配設されたTAB型フレキシブ
    ル配線基板において、前記配線パターンの材料が99.
    99重量%以上の高純度の圧延無酸素銅箔、高電解銅
    箔、銅蒸着層及び無電解銅めっき層のうちいずれか1つ
    からなることを特徴とするフレキシブル配線基板。
  18. 【請求項18】デバイスホールを有しない絶縁性の可撓
    性フィルム上に配線パターンを設けたTAB型フレキシ
    ブル配線基板において、前記配線パターンの材料が9
    9.99重量%以上の高純度の圧延無酸素銅箔、高電解
    銅箔、銅蒸着層及び無電解銅めっき層のうちいずれか1
    つからなることを特徴とするフレキシブル配線基板。
  19. 【請求項19】樹脂封止孔を有する絶縁性の可撓性フィ
    ルムを設け、その可撓性フィルムからインナーリードが
    突出しないように配線パターンが配設されたTAB型フ
    レキシブル配線基板において、前記配線パターンの材料
    が99.99重量%以上の高純度の圧延無酸素銅箔、高
    電解銅箔、銅蒸着層及び無電解銅めっき層のうちいずれ
    か1つからなることを特徴とするフレキシブル配線基
    板。
  20. 【請求項20】前記請求項17乃至19のうちいずれか
    1項に記載のフレキシブル配線基板において、前記配線
    パターンのインナー部の前記半導体チップの外部電極と
    接合する接続端子が、錫膜を被覆したもの、あるいは前
    記接続端子上に直接金膜を被覆したもの、もしくは下地
    金属を介して金膜を被覆したものからなることを特徴と
    するフレキシブル配線基板。
  21. 【請求項21】前記請求項17乃至20のうちいずれか
    1項に記載のフレキシブル配線基板において、前記絶縁
    性の可撓性フィルムが液晶ポリマからなることを特徴と
    するフレキシブル配線基板。
  22. 【請求項22】前記請求項17乃至21のうちいずれか
    1項に記載のフレキシブル配線基板において、前記可撓
    性フィルムを介して前記配線パターンと電気的に接続す
    るボール、またはバンプ型電極を有することを特徴とす
    るフレキシブル配線基板。
  23. 【請求項23】前記請求項17乃至22のうちいずれか
    1項に記載のフレキシブル配線基板において、前記配線
    パターン、または前記可撓性フィルム上に半導体チップ
    及び前記配線パターンの熱応力差を緩衝する熱応力緩衝
    材(エラストマ)を有することを特徴とするフレキシブ
    ル配線基板。
  24. 【請求項24】半導体チップの主面上に形成された複数
    の外部電極を有する半導体チップと、絶縁基材に配置さ
    れたリードを有する配線基板とをあらかじめ用意し、前
    記半導体チップの主面に形成された複数の外部電極の接
    続部と前記リードのインナーリードの接続部を金もしく
    は錫で形成し、該各外部電極の接続部と前記リードのイ
    ンナーリードの接続部との位置合せを行った後、半導体
    チップを固定し、その状態で加熱加圧を行い、前記外部
    電極の接続部と前記リードのインナーリードの接続部を
    拡散反応させて接合を形成し、該接合を含む接続部を封
    止材で封止する半導体装置の製造方法であって、前記外
    部電極の接続部の金とインナーリードの接続部の金と錫
    を密着させ、加熱温度230〜260℃(第1共晶点:
    217℃)、加圧力1〜10kgf/mm2 で2〜3秒間加熱
    加圧接合を行い、拡散反応による金錫接合を形成するこ
    とを特徴とする半導体装置の製造方法。
  25. 【請求項25】前記請求項24に記載の半導体装置の製
    造方法において、前記外部電極または前記インナーリー
    ドの接続部の金あるいは錫は、銅突起もしくは銅、クロ
    ム、ニッケルのいずれか1つの層の上に金もしくは錫の
    電気めっきもしくは無電解めっきを施して形成すること
    を特徴とする半導体装置の製造方法。
  26. 【請求項26】前記請求項24に記載の半導体装置の製
    造方法において、前記半導体チップを配線基板に搭載し
    て接合する方法は、前記配線基板に半導体チップを収納
    するデバイスホールを設けることなく接続され、インナ
    ーリードの接続部と半導体装置の外部電極の接続部とが
    ボンディングツールによって接続されることを特徴とす
    る半導体装置の製造方法。
  27. 【請求項27】前記請求項24乃至26のうちいずれか
    1項に記載の半導体装置の製造方法において、前記半導
    体装置がマザーボード配線基板に対して直接ベアチップ
    で搭載されるか、あるいは中継基板(インターポーザ)
    の上に一旦搭載してから半田ボールを形成することを特
    徴とする半導体装置の製造方法。
  28. 【請求項28】絶縁性の可撓性フィルムの第1の面上に
    高純度の銅箔を形成し、該銅箔をエッチングにより加工
    して半導体チップ接合用の接続部及び該接続部と電気的
    に接続されたインナーリード部を形成し、前記絶縁性フ
    ィルムの第2の面にレーザ光によりビアホール(穴)を
    空け、前記銅箔からなるインナーリード部の裏面を露出
    させ、その上に銅めっき層を形成し、前記絶縁性フィル
    ムの第2の面に、前記銅めっき層を介して前記インナー
    リード部と電気的に接続された半田ボール形成用接続部
    を形成し、該半田ボール形成用接続部上に半田ボールを
    形成することを特徴とするフレキシブル配線基板の製造
    方法。
JP11071362A 1998-03-18 1999-03-17 半導体装置、配線基板、電子装置及びその製造方法 Pending JPH11330149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11071362A JPH11330149A (ja) 1998-03-18 1999-03-17 半導体装置、配線基板、電子装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6794798 1998-03-18
JP10-67947 1998-03-18
JP11071362A JPH11330149A (ja) 1998-03-18 1999-03-17 半導体装置、配線基板、電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11330149A true JPH11330149A (ja) 1999-11-30

Family

ID=26409175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11071362A Pending JPH11330149A (ja) 1998-03-18 1999-03-17 半導体装置、配線基板、電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11330149A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023123A (ja) * 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
CN112575297A (zh) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 成膜装置及埋入处理装置
CN115312488A (zh) * 2021-05-04 2022-11-08 Jmj韩国株式会社 半导体封装、半导体封装制造方法及适用于其的金属桥

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023123A (ja) * 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
CN112575297A (zh) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 成膜装置及埋入处理装置
CN115312488A (zh) * 2021-05-04 2022-11-08 Jmj韩国株式会社 半导体封装、半导体封装制造方法及适用于其的金属桥

Similar Documents

Publication Publication Date Title
US6433409B2 (en) Semiconductor device, lead-patterning substrate, and electronics device, and method for fabricating same
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US10867948B2 (en) Metal pillar in a film-type seconductor package
US7470568B2 (en) Method of manufacturing a semiconductor device
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
US20040251546A1 (en) Package and method for bonding between gold lead and gold bump
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
JP3284916B2 (ja) 半導体装置およびその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2000183111A (ja) 半導体素子の実装方法
JP2001156095A (ja) 電極、半導体装置および製造方法
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JP4053507B2 (ja) 半導体装置の製造方法
JPH11297753A (ja) 半導体装置及びその製造方法
KR20110045163A (ko) 칩 온 필름 패키지 및 그 제조 방법
JP3947436B2 (ja) 半導体装置
JP3501034B2 (ja) 配線基板、半導体装置及び電子装置の製造方法
JP2001085458A (ja) 半導体装置および電子回路装置
JP2001093942A (ja) 半導体装置、電子装置、配線基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040622