KR100568496B1 - 주석-인듐 합금층을 갖는 필름 회로 기판 - Google Patents

주석-인듐 합금층을 갖는 필름 회로 기판 Download PDF

Info

Publication number
KR100568496B1
KR100568496B1 KR1020040084517A KR20040084517A KR100568496B1 KR 100568496 B1 KR100568496 B1 KR 100568496B1 KR 1020040084517 A KR1020040084517 A KR 1020040084517A KR 20040084517 A KR20040084517 A KR 20040084517A KR 100568496 B1 KR100568496 B1 KR 100568496B1
Authority
KR
South Korea
Prior art keywords
circuit board
film circuit
film
tin
alloy layer
Prior art date
Application number
KR1020040084517A
Other languages
English (en)
Inventor
강운병
이충선
강사윤
권용환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040084517A priority Critical patent/KR100568496B1/ko
Priority to US11/256,650 priority patent/US20060091504A1/en
Application granted granted Critical
Publication of KR100568496B1 publication Critical patent/KR100568496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

본 발명은 이너리드와 반도체 칩의 금 범프와의 접합이 저온에서 이루어질 수 있도록 하는 저온 칩 실장용 필름 회로 기판에 관한 것으로서, 반도체 칩에 형성된 금 범프와 범프 본딩되는 이너리드를 포함하는 도전성 회로패턴이 폴리이미드계 수지 재질의 절연 필름 상에 형성되어 있는 필름 회로 기판으로서, 상기 금 범프와의 접합 과정에서 AuxSn의 금속간 화합물층을 형성하는 주석-인듐(Sn-In) 합금층이 이너리드에 형성되어 있는 것을 특징으로 한다. 이에 따르면, 반도체 칩에 형성된 금 범프와 필름 회로 기판의 이너리드와의 접합이 낮은 온도에서 이루어지기 때문에 폴리이미드계 수지로 형성되는 절연 필름의 수축 발생이 크게 감소될 수 있다. 따라서, 반도체 칩과 필름 회로 기판의 정렬 불량을 감소시킬 수 있고, 절연 필름의 팽창과 수축 감소에 따라 금 범프의 들뜸 현상과 리드 손상 불량 등이 방지될 수 있다.
필름 회로 기판, 칩 온 필름, 테이프 캐리어 패키지, 범프 본딩, 도금층, 합금층

Description

주석-인듐 합금층을 갖는 필름 회로 기판{Film circuit substrate having Sn-In alloy layer}
도 1은 종래 기술에 따른 필름 회로 기판에 반도체 칩이 실장된 상태를 나타낸 평면도이다.
도 2는 종래 기술에 따른 필름 회로 기판의 회로패턴 부분의 확대 단면도이다.
도 3은 종래 기술에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지의 부분 단면도이다.
도 4는 종래 기술에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지 제조 공정 중 이너리드 본딩이 이루어지는 상태를 나타낸 단면도이다.
도 5는 도 3의 칩 온 필름 패키지에서 금 범프의 들뜸 현상이 나타난 상태를 보여주는 전자현미경 사진이다.
도 6과 도 7은 본 발명에 따른 필름 회로 기판의 일 실시예를 나타낸 부분 단면도이다.
도 8은 본 발명에 따른 필름 회로 기판의 일 실시예에서 회로패턴 부분의 확대 단면도이다.
도 9는 본 발명에 따른 필름 회로 기판에 사용되는 주석-인듐의 조성 비율에 따른 융점 온도를 나타낸 그래프이다.
도 10은 본 발명에 따른 필름 회로 기판에 반도체 칩이 실장된 상태를 나타낸 단면도이다.
도 11은 본 발명에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지 제조 공정 중 이너리드 본딩이 이루어지는 상태를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21; 반도체 칩 23; 금 범프
25; 수지 봉지부 50; 칩 온 필름 패키지
100; 필름 회로 기판 101; 절연 필름
103; 도전성 회로패턴 105; 이너리드
109; 보호막 111; 주석-인듐 합금층
113; AuxSn층 311; 주석 도금층
501; 본딩 스테이지 503; 본딩 툴
본 발명은 필름 회로 기판에 관한 것으로서, 더욱 상세하게는 반도체 칩의 금 범프와 이너리드의 접합이 저온에서 이루어질 수 있도록 하는 필름 회로 기판에 관한 것이다.
고밀도 집적화와 박형화되는 반도체 소자의 기술 진보에 따라 반도체 칩 패키지를 제조하기 위한 조립 기술도 크게 발전하였다. 이와 더불어 전세계적으로 휴대용 전자기기 시장이 확대되면서 소형화 및 경량화가 급속히 추진되고 있으며, 액정 패널 시장에서도 드라이버 집적회로 칩의 칼라 지원 및 동영상 지원 요구로 칩 패드 수가 기존 대비 크게 증가되는 추세이다.
이에 따라 파인피치(fine pitch), 소형 및 박형화에 유리한 필름(film) 회로기판을 이용하는 반도체 칩 패키지 예컨대, 칩 온 필름(Chip On Film; COF) 패키지와 테이프 캐리어 패키지(Tape Carrier Package; TCP) 등의 패키지가 상용화되고 있다.
이하에서 종래기술에 따른 필름 회로 기판과 그 필름 회로 기판을 이용하는 반도체 칩 패키지의 구조를 소개하기로 한다.
도 1은 종래 기술에 따른 필름 회로 기판에 반도체 칩이 실장된 상태를 나타낸 평면도이고, 도 2는 종래 기술에 따른 필름 회로 기판의 회로패턴 부분의 확대 단면도이다.
도 1과 도 2를 참조하면, 종래 기술에 따른 필름 회로 기판(300)은 칩 온 필름 패키지 제조에 사용되는 유연성 회로 기판(flexible circuit substrate)으로서, 폴리이미드(polyimide) 재질의 절연 필름(301) 상에 전기전도성이 우수한 금속 재질, 예컨대 구리(copper; Cu) 재질로 소정의 회로를 구성하는 도전성 회로패턴(303)이 형성되어 있는 구조를 갖는다. 도전성 회로패턴(303)은 솔더레지스트(solder resist)와 같은 보호막으로 덮여 보호된다.
필름 회로 기판(300)의 중앙 부분에는 보호막으로 덮여있는 도전성 회로패턴(303)으로부터 연장되어 칩 실장을 위하여 보호막으로부터 노출되어 있는 부분이 있는데 이 부분을 이너리드(inner lead)(305)라 한다. 그리고 필름 회로 기판(300)의 가장자리 부분에서 도전성 회로패턴(303)으로부터 연장되어 외부와의 접속을 위하여 보호막으로부터 노출된 부분을 아웃터리드(outer lead)(307)라 한다. 이너리드(305)는 별도의 플럭스(flux)를 사용하지 않고 칩 실장이 이루어질 수 있도록 도 2에서와 같이 주석(Tin; Sn) 도금층(311)으로 덮여진다.
필름 회로 기판(300)은 폴리이미드 재질의 절연 필름(301)에 전기 도금 방법으로 구리 금속층을 형성하고 노광 공정을 통해 원하는 도전성 회로패턴(303)을 형성한 후 무전해 도금 방법으로 도전성 회로패턴(303)에 주석을 도금하여 주석 도금층(311)을 형성함으로써 제조된다. 통상적으로 주석 도금층(311)은 1㎛이하 두께로 형성된다.
도 3은 종래 기술에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지의 부분 단면도이고, 도 4는 종래 기술에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지 제조 공정 중 이너리드 본딩이 이루어지는 상태를 나타낸 단면도이다.
도 3에 도시된 반도체 칩 패키지(50)는 디스플레이(display) 장치 구동용으로 주로 사용되고 있는 칩 온 필름 패키지로서, 상기한 필름 회로 기판(300) 상에 반도체 칩(21)이 실장되어 있는 구조를 갖는다.
반도체 칩(21)에 형성된 금 범프(23)가 필름 회로 기판(300)의 이너리드(305)와 접합되어 칩 실장이 이루어진다. 칩 실장 및 전기적인 상호 연결은 이너리 드 본딩(Inner Lead Bonding; ILB) 공정에 의하여 이루어지는데, 이너리드에 주석 도금층(311)이 형성되어 있기 때문에 380℃이상의 고온에서 플럭스(flux) 없이 용융 및 접합이 이루어질 수 있다.
도 4를 참조하여 칩 실장 과정에 대하여 좀 더 상세하게 설명하면, 약 100~120℃ 정도의 온도를 유지하는 본딩 스테이지(bonding stage)(501) 상에 필름 회로 기판(300)을 탑재한 상태에서, 400~500℃정도의 가열된 본딩 툴(bonding tool)(503)에 의해 반도체 칩(21)이 필름 회로 기판(300)에 정렬 및 실장된다. 이너리드(305) 상에 형성된 주석 도금층(311)이 380℃ 이상의 온도로 가열됨으로써 정렬 및 용융되어 금 범프(23)와 이너리드(305)와의 일괄적인 접합이 이루어진다. 이에 따라 반도체 칩(21)과 필름 회로 기판(300)의 전기적인 상호연결이 이루어진다.
그런데 상기한 바와 같은 종래 기술에 따른 필름 회로 기판은 칩 실장 공정의 진행 중에 칩 범프와 이너리드의 접합이 이루어지는 과정에서 본딩 툴로부터의 열 전달로 인하여 필름 회로 기판이 380℃ 이상의 온도로 상승되고 칩 실장이 완료된 후 상온으로 온도가 급격히 감소되기 때문에 수축(shrinkage) 현상이 심하게 발생된다. 특히 반도체 칩을 구성하는 실리콘의 열팽창 계수가 2.7×10-6/℃이고 필름 회로 기판의 절연 필름을 구성하는 폴리이미드가 1.7×10-5/℃이기 때문에 접합 공정 후에 폴리이미드 재질의 절연 필름에서 실리콘 재질의 반도체 칩보다 많은 수축이 발생된다.
이와 같은 필름 회로 기판의 수축은 반도체 칩과 필름 회로 기판의 오정렬(misalign)을 유발시킬 뿐만 아니라 온도 변화에 따른 절연 필름의 수축으로 인해 금 범프의 들뜸 현상을 발생시키고 절연 필름의 팽창과 수축으로 인한 리드 손상을 발생시킨다. 이로 이하여 칩 실장 불량 및 전기적인 연결 상태가 불량이 되어 불량 반도체 칩 패키지를 발생시키게 된다. 이와 같은 문제점은 고해상도, 고품질 액정 표시 장치(LCD) 제품에서 요구되는 다채널, 미세 피치의 테이프 캐리어 패키지 또는 칩 온 필름 패키지에서 더욱 큰 문제가 된다. 특히, 회로패턴의 파인피치화에 따라 범프 크기가 감소되고 있어서 더욱 큰 문제점으로 대두되고 있다.
도 5는 도 3의 칩 온 필름 패키지에서 금 범프의 들뜸 현상이 나타난 상태를 보여주는 전자현미경 사진이다.
도 5에 나타난 바와 같이 절연 필름의 수축으로 인하여 실제로 금 범프의 들뜸 현상이 발생된 것을 확인할 수 있다. 금 범프의 들뜸이 발생되면 전기적인 신호 전달이 정확하게 이루어지지 않아 동작 신뢰성이 영향을 받게 되며, 금 범프가 들뜬 부분에서 흡수된 수분으로 인한 크랙(crack) 발생 등과 같이 물리적인 문제가 발생될 수 있다.
따라서 본 발명의 목적은 칩 실장이 보다 낮은 온도에서 이루어질 수 있도록 하여 반도체 칩과 필름 회로 기판의 열팽창계수 차이에 따른 수축에 의해 금 범프 들림과 같은 불량 발생을 방지할 수 있도록 하는 필름 회로 기판을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 필름 회로 기판은, 반도체 칩에 형성된 금 범프와 범프 본딩되는 이너리드를 포함하는 도전성 회로패턴이 폴리이미드계 수지 재질의 절연 필름 상에 형성되어 있는 필름형 회로기판으로서, 상기 금 범프와의 접합 과정에서 AuxSn의 금속간 화합물층을 형성하는 주석-인듐(Sn-In) 합금층이 상기 이너리드에 형성되어 있는 것을 특징으로 한다.
본 발명에 따른 필름 회로 기판에 있어서 주석-인듐 합금층은 48wt%주석-52wt%인듐 조성을 갖는 것이 바람직하다. 그리고 주석-인듐 합금층의 두께는 0.1~1㎛ 인 것이 바람직하다. 또한 주석-인듐 합금층은 접합 공정 후에 금 함량이 약 80%이고 주석과 인듐의 함량이 약 20%정도인 합금 조성의 금속간 화합물층을 형성하는 것이 바람직하다. 또한 주석-인듐 합금층은 평균 원자비가 Au:Sn=4:1인 금속간 화합물층을 형성하는 것이 바람직하다. 도전성 회로패턴은 구리 재질인 것이 바람직하다.
여기서, 상기 필름 회로 기판은 중앙 부분에 이너리드가 형성되어 있고 그와 연결된 도전성 회로패턴이 방사형으로 형성된 칩 온 필름 패키지용 필름 회로 기판이거나, 절연 필름을 관통하는 윈도우(window)가 중앙부에 형성되어 있고 이너리드가 그 윈도우에 돌출되어 형성된 테이프 캐리어 패키지용 필름 회로 기판일 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 필름 회로 기판의 실시예를 보다 상세하게 설명하고자 한다. 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
실시예
도 6과 도 7은 본 발명에 따른 필름 회로 기판의 일 실시예를 나타낸 부분 단면도이고, 도 8은 본 발명에 따른 필름 회로 기판의 일 실시예에서 회로패턴 부분의 확대 단면도이며, 도 9는 본 발명에 따른 필름 회로 기판에 사용되는 주석-인듐의 조성 비율에 따른 융점 온도를 나타낸 그래프이다. 그리고 도 10은 본 발명에 따른 필름 회로 기판에 반도체 칩이 실장된 상태를 나타낸 단면도이고, 도 11은 본 발명에 따른 필름 회로 기판을 이용하는 칩 온 필름 패키지 제조 공정 중 이너리드 본딩이 이루어지는 상태를 나타낸 단면도이다.
도 6내지 도 8을 참조하면, 본 발명에 따른 필름 회로 기판(100)은, 금 범프(23)가 형성된 반도체 칩(21)이 범프 본딩에 의해 실장되는 칩 온 필름 패키지용 기판으로서, 폴리이미드 재질의 절연 필름(101)에 구리 재질의 이너리드(105)를 포함하는 도전성 회로패턴(103)이 이너리드(105)가 중앙부에 위치하도록 형성되어 있고, 이너리드(105)와 상에 주석-인듐(Sn-In) 합금층(11)이 형성되어 있는 구조이다.
여기서, 주석-인듐 합금층(111)은 이너리드(105)와 금 범프(23)의 접합에 요구되는 융점 온도를 낮추게 된다. 바람직하게는 주석-인듐 합금층(111)이 48wt%주석-52wt%인듐 조성을 갖는다. 도 9의 그래프에서 알 수 있는 바와 같이, 48%Sn-52%In 조성을 갖는 주석-인듐 합금층(11)은 117℃의 융점을 갖는다. 따라서, 이너리드 본딩이 범용 솔더보다 낮은 온도에서 이루어질 수 있게 된다. 주석-인듐 합금층(11)은 순수 주석(pure Sn)의 융점이 232℃인 것과 비교할 때 약 100℃이상 융점이 낮아진다.
주석-인듐 합금층(11)은 금 범프(23)와의 접합 과정에서 금속간 화합물층으로서 AuxSn층(113)을 형성하도록 하는 것이다. 바람직하게는 주석-인듐 합금층이 금 함량이 약 80%이고 주석과 인듐의 함량이 약 20%정도인 합금 조성의 금속간 화합물층이 형성되도록 한다. 더욱 바람직하게는 주석-인듐 합금층(111)은 금 범프(23)와의 접합 과정에서 금과 주석-인듐의 금속간 화합물로서 Au5Sn과 AuSn이 고루 섞이어 발생되는데, 전체적인 평균 원자비가 Au:Sn=4:1인 금속간 화합물층을 형성하도록 한다. 또한 주석-인듐 합금층을 구성하는 인듐은 금이나 구리와의 반응성이 우수하기 때문에 향상된 접합력을 얻을 수 있다.
주석-비스무트(Sn/Bi) 합금 또한 범프 본딩 과정에서 요구되는 융점을 낮출 수 있는 것으로 알려져 있으나 주석-비스무트 합금의 경우 금속간 화합물층으로 AuSn2층이 형성되는데 이 금속간 화합물층의 경우 기계적 스트레스(mechanical stress)에 매우 취약하고, 비스무트와 금과의 반응성이 좋지 않아 금 범프와 구리 재질의 회로패턴 사이에 기계적 스트레스에 약한 비스무트층을 발생시키며, 비스무트와 구리와의 반응성이 좋지 않아 접합에 대한 신뢰성을 확보하기가 어렵다. 더욱이, 주석-비스무트 합금의 경우 융점 온도가 최저 139℃로 본 발명의 필름 회로 기판(100)의 주석-인듐 합금층(111)보다 높게 나타난다.
한편 도전성 회로패턴(103)은 보호막으로 덮여 보호되는데 보호막(109)으로부터 노출된 이너리드(105)는 8~12㎛두께로 형성되는 것이 적당하고, 주석-인듐 합금층(111)은 0.1~1㎛두께로 형성되는 것이 적당하다. 주석-인듐 합금층(111)은 필요에 따라 적절한 두께를 가질 수 있으나 0.5㎛인 것이 바람직하다. 이너리드(105)에 접합되는 금 범프(123)의 두께는 14~17㎛두께가 적당하다.
주석-인듐 합금층(111)은 전해도금에 의해 형성될 수 있다. 그러나 이에 한정되지 않고 무전해 도금 또는 이멀션 플레이팅(immersion plating) 방법으로 형성할 수도 있다.
도 11을 참조하여 칩 실장 과정에 대하여 상세하게 설명하면, 약 100℃ 이하의 온도를 유지하는 본딩 스테이지(bonding stage)(501) 상에 필름 회로 기판(100)을 탑재한 상태에서, 300℃ 이하로 가열된 본딩 툴(503)에 의해 반도체 칩(21)이 필름 회로 기판(300)에 정렬 및 실장된다. 여기서 본딩 스테이지(501)와 본딩 툴(503)의 온도는 필름 회로 기판(300)의 종류나 규격 등에 의해 달라질 수 있으나 주석-인듐 합금층(111)의 융점 온도가 낮기 때문에 각각 100℃이하와 300℃ 이하로 가열된다. 이너리드(105) 상에 형성된 주석-인듐 합금층(111)이 200℃ 이하의 온도로 가열됨으로써 정렬 및 용융되어 금 범프(23)와 이너리드(105)와의 일괄적인 접 합이 이루어진다. 이에 따라 반도체 칩(21)과 필름 회로 기판(300)의 전기적인 상호연결이 이루어지는데, 접합 과정에서 요구되는 온도 조건이 낮기 때문에 열적 스트레스에 의한 영향이 적으며 주석뿐만 아니라 인듐 또한 금 범프 및 구리 회로패턴과 반응이 잘 일어나 향상된 접합력을 나타낸다.
전술한 실시예에서와 같이, 본 발명에 따른 필름 회로 기판은 주석-인듐 합금층을 도전성 회로패턴에 형성함으로써, 인너리드 본딩에 필요한 융점이 주석 도금층을 형성하는 경우에 비하여 약 100℃이상 낮아지게 된다. 이에 따라, 본딩 스테이지와 본딩 툴에 가해지는 온도가 크게 낮아진다. 특히 본딩 툴의 온도가 300℃이하에서 이너리드 본딩이 가능하게 된다. 따라서, 두께가 얇아 열 스트레스에 크게 영향을 받는 필름 회로 기판으로 전달되는 열이 크게 감소되어 이너리드 본딩 과정에서 가해지는 열적 스트레스가 감소되고 그에 따라 수축과 팽창이 크지 않다.
그리고 도전성 회로패턴에 형성되는 두께를 10㎛ 이하로 형성함으로써 3~4㎛의 AuxSn층을 형성함과 더불어 인듐과 금과의 반응성이 우수하여 AuIn 등과 같은 금속간 화합물층을 형성함으로써 접합력이 향상된다. 더욱이 주석-인듐 합금층의 두께가 1㎛이하이므로 사용량이 많지 않아 가격이 비싼 인듐의 사용을 최소화할 수 있다.
한편, 본 발명에 따른 필름 회로 기판은 전술한 실시예에 한정되는 것은 아니다. 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하 고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상과 같은 본 발명에 따른 주석-인듐 합금층을 갖는 필름 회로 기판에 따르면, 반도체 칩에 형성된 금 범프와 폴리이미드계 수지로 형성되는 절연 필름 상에 형성된 이너리드와의 접합이 낮은 온도에서 이루어지기 때문에 절연 필름의 수축 발생이 크게 감소될 수 있다. 따라서, 반도체 칩과 필름 회로 기판의 정렬 불량을 감소시킬 수 있고, 절연 필름의 수축과 팽창을 감소시켜 금 범프의 들뜸 현상이나 계면박리(delamination) 등이 방지될 수 있으며, 절연 필름 팽창 및 수축에 의한 리드 손상 불량이 감소될 수 있다. 이와 같은 본 발명에 따른 저온 칩 실장용 필름 회로 기판은 디스플레이 장치에 사용되는 칩 온 필름 패키지나 테이프 캐리어 패키지 등의 제조에 효과적이다.

Claims (8)

  1. 반도체 칩에 형성된 금 범프와 범프 본딩되는 이너리드를 포함하는 도전성 회로패턴이 폴리이미드계 수지 재질의 절연 필름 상에 형성되어 있는 필름형 회로기판으로서, 상기 금 범프와의 접합 과정에서 AuxSn의 금속간 화합물층을 형성하는 주석-인듐(Sn-In) 합금층이 상기 이너리드에 형성되어 있는 것을 특징으로 하는 필름 회로 기판.
  2. 제 1항에 있어서, 상기 주석-인듐 합금층은 48wt%주석-52wt%인듐 조성을 갖는 것을 특징으로 하는 필름 회로 기판.
  3. 제 1항에 있어서, 상기 주석-인듐 합금층은 0.1~1㎛ 두께인 것을 특징으로 하는 필름 회로 기판.
  4. 제 1항에 있어서, 상기 주석-인듐 합금층은 금 함량이 80%이고 주석과 인듐의 함량이 20%인 합금 조성의 금속간 화합물층을 형성하는 것을 특징으로 하는 필름 회로 기판.
  5. 제 1항에 있어서, 상기 주석-인듐 합금층은 평균 원자비가 Au:Sn=4:1인 금속 간 화합물층을 형성하는 것을 특징으로 하는 필름 회로 기판.
  6. 제 1항에 있어서, 상기 도전성 회로패턴은 구리 재질인 것을 특징으로 하는 필름 회로 기판.
  7. 제 1항에 있어서, 상기 필름 회로 기판은 중앙 부분에 이너리드가 형성되어 있고 그와 연결된 도전성 회로패턴이 방사형으로 형성된 칩 온 필름 패키지용 필름 회로 기판인 것을 특징으로 하는 필름 회로 기판.
  8. 제 1항에 있어서, 상기 필름 회로 기판은 상기 절연 필름을 관통하는 윈도우가 중앙부에 형성되어 있고 이너리드가 그 윈도우에 돌출되어 형성된 테이프 캐리어 패키지용 필름 회로 기판인 것을 특징으로 하는 필름 회로 기판.
KR1020040084517A 2004-10-21 2004-10-21 주석-인듐 합금층을 갖는 필름 회로 기판 KR100568496B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040084517A KR100568496B1 (ko) 2004-10-21 2004-10-21 주석-인듐 합금층을 갖는 필름 회로 기판
US11/256,650 US20060091504A1 (en) 2004-10-21 2005-10-21 Film circuit substrate having Sn-In alloy layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084517A KR100568496B1 (ko) 2004-10-21 2004-10-21 주석-인듐 합금층을 갖는 필름 회로 기판

Publications (1)

Publication Number Publication Date
KR100568496B1 true KR100568496B1 (ko) 2006-04-07

Family

ID=36260852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084517A KR100568496B1 (ko) 2004-10-21 2004-10-21 주석-인듐 합금층을 갖는 필름 회로 기판

Country Status (2)

Country Link
US (1) US20060091504A1 (ko)
KR (1) KR100568496B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537766B1 (ko) * 2022-09-21 2023-05-31 주식회사 아젠컴 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123430B2 (en) * 2006-10-17 2018-11-06 Alpha Assembly Solutions Inc. Materials for use with interconnects of electrical devices and related methods
TW200839265A (en) * 2007-03-30 2008-10-01 Au Optronics Corp Testing device and method
FR2971081B1 (fr) * 2011-02-02 2013-01-25 Commissariat Energie Atomique Procédé de fabrication de deux substrats relies par au moins une connexion mécanique et électriquement conductrice obtenue
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
KR20210020274A (ko) 2019-08-14 2021-02-24 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365633A (ja) 1986-09-05 1988-03-24 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS63142644A (ja) 1986-12-04 1988-06-15 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JP2002246510A (ja) 2001-02-20 2002-08-30 Hitachi Cable Ltd 配線基板及びテープキャリア並びにこれを用いた半導体装置
JP2003347366A (ja) 2002-05-27 2003-12-05 Hitachi Cable Ltd 半導体装置用テープキャリア、半導体装置およびその半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519065A (en) * 1980-09-22 1985-05-21 Minnesota Mining And Manufacturing Company Metallized information carrying discs
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
JPS60161664A (ja) * 1984-02-01 1985-08-23 Sharp Corp 密着型二次元画像読取装置
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US5316205A (en) * 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
FI98899C (fi) * 1994-10-28 1997-09-10 Jorma Kalevi Kivilahti Menetelmä elektroniikan komponenttien liittämiseksi juottamalla
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US7420005B2 (en) * 2001-06-28 2008-09-02 Dai Nippon Printing Co., Ltd. Photocurable resin composition, finely embossed pattern-forming sheet, finely embossed transfer sheet, optical article, stamper and method of forming finely embossed pattern
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365633A (ja) 1986-09-05 1988-03-24 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JPS63142644A (ja) 1986-12-04 1988-06-15 Hitachi Cable Ltd 半導体装置用フイルムキヤリア
JP2002246510A (ja) 2001-02-20 2002-08-30 Hitachi Cable Ltd 配線基板及びテープキャリア並びにこれを用いた半導体装置
JP2003347366A (ja) 2002-05-27 2003-12-05 Hitachi Cable Ltd 半導体装置用テープキャリア、半導体装置およびその半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537766B1 (ko) * 2022-09-21 2023-05-31 주식회사 아젠컴 스마트카드용 집적회로 칩과 그 제조방법 및 집적회로 칩을 포함하는 스마트카드

Also Published As

Publication number Publication date
US20060091504A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP3262497B2 (ja) チップ実装回路カード構造
JP3905100B2 (ja) 半導体装置とその製造方法
US7214561B2 (en) Packaging assembly and method of assembling the same
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US20070152331A1 (en) Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
KR20040072050A (ko) 반도체 장치 및 그 조립 방법
JP2008109009A (ja) 半導体装置の製造方法
KR20120102803A (ko) 납프리 땜납 접속 구조체 및 땜납 볼
US20060091504A1 (en) Film circuit substrate having Sn-In alloy layer
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP4366838B2 (ja) 電子回路モジュールの製造方法
US6794202B2 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JPH0831870A (ja) 半導体装置
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP2692522B2 (ja) パッケージモジュール基板
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3284916B2 (ja) 半導体装置およびその製造方法
JP2894172B2 (ja) 半導体装置
JP2011216813A (ja) はんだ接合方法、半導体装置及びその製造方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP3486031B2 (ja) 半導体装置の製造方法
JP2001156095A (ja) 電極、半導体装置および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee