KR20110045163A - 칩 온 필름 패키지 및 그 제조 방법 - Google Patents

칩 온 필름 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20110045163A
KR20110045163A KR1020090101584A KR20090101584A KR20110045163A KR 20110045163 A KR20110045163 A KR 20110045163A KR 1020090101584 A KR1020090101584 A KR 1020090101584A KR 20090101584 A KR20090101584 A KR 20090101584A KR 20110045163 A KR20110045163 A KR 20110045163A
Authority
KR
South Korea
Prior art keywords
solder layer
metal
chip
bump
semiconductor chip
Prior art date
Application number
KR1020090101584A
Other languages
English (en)
Inventor
송치중
이응주
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020090101584A priority Critical patent/KR20110045163A/ko
Publication of KR20110045163A publication Critical patent/KR20110045163A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 제1금속으로 이루어진 복수의 범프 및 제2금속으로 이루어지며 상기 범프 표면에 형성된 제1솔더층을 포함하는 반도체 칩과, 제3금속으로 이루어진 복수의 리드 및 제4금속으로 이루어지며 상기 리드 표면에 형성된 제2솔더층을 포함하는 유연성 필름을 포함하여 구성되며, 상기 반도체 칩과 상기 유연성 필름은 상기 범프와 상기 리드 사이에서 상기 제1솔더층이 제2솔더층에 융착되어 본딩이 이루어지는 것을 특징으로 하는 칩 온 필름 패키지를 제공한다.
칩 온 필름, 범프, 솔더

Description

칩 온 필름 패키지 및 그 제조 방법{CHIP ON FILM PACKAGE AND FABRICATION METHOD THEREOF}
본 발명은 칩 온 필름 패키지 및 그 제조 방법에 관한 것으로, 상세하게는 낮은 온도에서 저압으로 반도체 칩을 유연성 필름 상에 본딩시킨 패키지 및 그 제조 방법을 제안한다.
반도체 칩의 고집적화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화 및 대량 생산하기 위한 다양한 노력들이 시도되고 있다. 예를 들면 반도체 칩의 패드들 상에 형성된 솔더 재질이나 금속 재질의 범프를 통해 직접적으로 반도체 칩의 패드들과 인쇄회로기판의 전극 단자들을 전기적으로 연결시키는 반도체 패키지가 제안 되었다.
솔더 범프를 이용한 반도체 패키지는 대표적으로 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array)나 웨이퍼 레벨 칩 스케일(wafer level chip scale package: WLCSP) 패키지 방식이 적용되고 있다. 금속 재질의 범프를 이용한 반도체 패키지는 대표적으로 칩-온-글래스(chip-on-glass)/TCP(tape carrier package) 방식이 적용되고 있다.
플립칩 볼 그리드 어레이 방식은 반도체 칩의 패드들과 접촉되는 솔더 범프들을 기판의 패드들과 전기적으로 연결하고, 솔더 범프들을 외부의 환경이나 기계적인 문제로부터 보호하기 위해 언더필(underfill)을 실시한 다음, 상기 반도체 칩이 접촉된 기판의 배면에 솔더 볼들을 부착하여 인쇄회로기판의 전극 단자들과 전기적으로 연결함으로써, 반도체 패키지를 완성한다. 웨이퍼 레벨 칩 스케일 패키지는 제품의 경박 단소를 위해 전극 패드를 재배치(redistribution 또는 reconfiguration) 시키고 금속 범프를 통해서 칩과 패키지 사이즈를 동일하게 제조한다.
플립칩 기술은 범프의 재질과 형상 접속방식에 따라, 솔더링 공정을 이용한 접합, 열초음파 방식에 의한 직접 접합, 접착제를 사용한 접합으로 분류할 수 있다. 금 범프를 형성한 후 이방성 도전 필름(Anisotropic Conductive Film, ACF) 등의 도전성 접착제를 사용하여 접속하는 기술은 주로 디스플레이의 구동 IC 를 유리판넬(예를 들어 Chip On Glass: COG) 또는 유연성 필름(예를 들어 Chip On Film: COF) 상에 실장하는데 사용되고 있다.
도 1에 도시한 바와 같은 칩 온 필름 패키지의 경우 기판에 해당하는 유연성 필름(200)이 압력에 따른 변형이 쉽고 열팽창율이 높은 고분자 물질을 주로 사용하기 때문에 반도체 칩(100)을 실장할 때 온도와 압력에 대한 적절한 제어가 매우 중요하다. 특히 이방성 도전 필름의 개입 없이, 반도체 칩의 범프(미도시)를 유연성 필름 상의 리드(210)에 직접 본딩시키는 경우, 본딩 과정에서 정렬의 정확성, 복수의 범프의 높이 편차에 따른 접합 불량의 배제, 반도체 칩 또는 유연성 필름의 파 손 및 변형 억제 등이 문제가 된다.
뿐만 아니라, 본딩 공정 시 반도체 칩과 유연성 필름의 열팽창으로 인하여 미세 피치의 제품을 적용하는데 어려움이 있다.
본 발명은 전술한 기술적 배경하에서 창안된 것으로, 본 발명의 목적은 저온 및 저압 하에서 제조 가능한 칩 온 필름 패키지를 제공하는 것이다.
본 발명의 다른 목적은 범프 간 단차를 보완하여 안정적으로 접합된 칩 온 필름 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 미세 피치의 칩 온 필름 패키지를 구현하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 제1금속으로 이루어진 복수의 범프 및 제2금속으로 이루어지며 상기 범프 표면에 형성된 제1솔더층을 포함하는 반도체 칩과, 제3금속으로 이루어진 복수의 리드 및 제4금속으로 이루어지며 상기 리드 표면에 형성된 제2솔더층을 포함하는 유연성(flexible) 필름을 포함하여 구성되며, 상기 반도체 칩과 상기 유연성 필름은 상기 범프와 상기 리드 사이에서 상기 제1솔더층이 제2솔더층에 융착되어 본딩이 이루어지는 것을 특징으로 하는 칩 온 필름 패키지를 제공한다.
상기 범프는 비솔더 금속으로 이루어지는 것이 바람직하며, 상기 제1솔더층 은 상기 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어지는 것이 바람직하다.
본 발명은 또한, 반도체 칩의 표면에 형성된 복수의 금속 범프와, 상기 범프 표면에 형성되며 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어진 제1솔더층과, 표면에 복수의 금속 리드가 형성되는 유연성 필름과, 상기 금속 리드 표면에 형성되며 상기 제1솔더층과 다른 융점을 갖는 제2솔더층을 포함하며, 상기 반도체 칩과 상기 유연성 필름은 상기 범프와 상기 리드 사이에서 상기 제1솔더층과 제2솔더층 중 어느 하나의 융착에 의하여 상호 본딩이 이루어진 것을 특징으로 하는 칩 온 필름 패키지를 제공한다.
본 발명은 또한, 반도체 칩의 표면에 복수의 금속 범프를 형성하고, 상기 범프 표면에 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어진 제1솔더층을 형성하고, 표면에 복수의 금속 리드가 형성되어 있고, 상기 금속 리드 표면에 형성되며 상기 제1솔더층과 다른 융점을 갖는 제2솔더층을 포함하는 유연성 필름을 준비하고, 상기 반도체 칩의 범프와 상기 유연성 필름의 리드를 정렬시키고, 상기 범프와 상기 리드 사이에서 상기 제1솔더층과 제2솔더층 중 어느 하나를 용융시켜 상기 반도체 칩과 유연성 필름을 본딩시키는 것을 특징으로 하는 칩 온 필름 패키지를 제공한다.
본 발명에 따르면, 칩 온 필름 공정 진행 시 저압 본딩이 가능하게 함으로써, 접합 공정 시 발생하는 압력에 의하여 반도체 칩과 유연성 필름에 가해지는 스 트레스를 최소화한다. 또한, 반도체 칩에 형성된 복수의 범프 간 높이에 대한 편차를 보완하여 패키징 신뢰성을 향상시킨다. 또한, 본딩 공정 시 발생될 수 있는 유연성 필름의 변형을 최소화하여 미세 피치의 반도체 칩의 칩 온 필름 패키징에 대한 적용성 및 공정의 신뢰성을 증대시킨다.
본 발명은 플립칩 실장형 다중 금속 범프 구조물을 이용하여 칩 온 필름 패키지를 구현하며, 보다 낮은 온도에서 저압으로 반도체 칩의 범프와 유연성 필름의 리드를 본딩시키는데 특징이 있다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 통해 본 발명의 기술적 특징을 구체적으로 설명한다.
실시예
도 2를 참조하면, 본 발명에 따른 칩 온 패키지의 단면 구조가 도시되어 있다. 편의상 반도체 칩(100)에 형성된 하나의 범프와 유연성 필름(200)에 형성된 하나의 리드(210) 간의 본딩 구조를 도시하였으나, 실제로는 복수의 범프와 복수의 리드 간의 본딩에 적용될 수 있음을 당업자라면 이해할 수 있을 것이다. 또한, 설명의 편의를 위하여 반도체 칩, 범프, 유연성 필름, 리드 등의 스케일은 실제와 다르게 도시하였음을 밝힌다.
본 발명에 따른 칩 온 패키지에서 가장 큰 특징은 인쇄회로기판에 해당하는 유연성 필름에 패키징되는 반도체 칩에 다층 금속의 범프 구조물이 형성된다는 점 이다. 이 다층 금속의 범프 구조물은 구체적으로 제1금속으로 이루어지는 범프(110)와 이 범프의 표면에 형성되는 제1솔더층(120)으로 이루어진다.
이와 같은 다층 금속의 범프 구조물은 통상의 도금 공정으로 제조될 수 있다. 예를 들어, 상기 범프 구조물은 2가지 이상의 금속 재료를 이용하여 반도체 칩의 전극 패드(미도시)에 비솔더 금속, 예를 들어 Au, Cu, Ni, Bi, In, Ag, Zn 또는 이들의 합금으로 범프(110)를 먼저 도금한 후, 연속적으로 제1솔더층을 도금에 의하여 형성한다.
상기 범프(110)는 범프 구조물의 전체적인 높이를 결정함과 동시에 물리적인 지지력을 제공한다. 또한, 플립칩 접착 시 받는 압력을 분산 및 완충하는 역할을 하여 접합의 신뢰성을 높인다.
상기 제1솔더층(120)은 상기 범프(110)와 비교할 때 경도가 작고 녹는점이 낮은 금속 예를 들어 Sn 또는 Sn 합금을 사용할 수 있으며, 범프 구조물의 최상단에서 유연성 필름의 리드와 결합하는 실질적인 본딩 부분에 해당한다.
한편, 도 2에서 유연성 필름(200)은 예를 들어 폴리이미드 계열의 투명성 필름으로서 표면에 구리 등의 금속을 이용하여 인쇄회로패턴이 형성된 기판일 수 있다. 이 유연성 필름(200)에는 반도체 칩의 범프와 전기적으로 연결하기 위하여 금속 리드(210)가 형성되어 있으며, 이 리드는 예를 들어 Cu 로 형성한 박형의 배선일 수 있다. 상기 리드(210) 표면에는 산화 방지와 범프와의 본딩을 향상시키기 위하여 제2솔더층(220)이 형성될 수 있다. 이 제2솔더층은 예를 들어, Sn 또는 Sn 합금으로 형성할 수 있을 것이다.
본 발명에 따른 칩 온 필름 패키지에 있어서, 반도체 칩 쪽에 형성되는 다층 금속 범프 구조물은 기존의 플립칩 실장형 범프(예를 들어, Au 범프)와 동일한 형태를 갖게 되나, 범프 구조물에서 상대적으로 높은 소성 변형을 갖는 제1솔더층(120)을 범프(110) 상단에 위치하게 함으로써, 범프의 단차에 의해 야기할 수 있었던 접합 불량을 제거할 수 있다.
도 3을 참조하면 반도체 칩(100)과 유연성 필름(200)이 범프 구조물의 제1솔더층(120)을 매개로 상호 결합되어 있는 것을 볼 수 있다. 제1솔더층(120)이 제2솔더층(220)을 통해 리드(210)와 연결됨으로써 범프(110)에는 직접적인 변형이 발생되지 않으며, 범프(110)와 리드(210) 사이에 미세한 간격이 존재하더라도 제1솔더층(120)의 존재로 인하여 상호 전기적으로 연결될 수 있다.
최종적으로, 본 발명에 따른 칩 온 필름 패키지는 도 4에 도시한 바와 같이 제1솔더층(120)과 제2솔더층(220)이 상호 접합하여 형성되는 본딩부(300)에 의하여 범프(110)와 리드(210) 간의 견고한 전기적인 결합이 완료되며, 상기 본딩부(300)로 인하여 전술한 바와 같이 범프(110)에 물리적인 변형을 주지 않으면서 낮은 압력 내지는 가압 없이 반도체 칩(100)을 유연성 필름(200)에 실장할 수 있다. 후술하는 비교예에서는 반도체 칩의 실장을 위하여 약 100 MPa의 압력을 가하여 범프와 리드의 본딩을 실시하였으나, 본 발명의 실시예에서는 전혀 압력을 가하지 않고도 반도체 칩을 실장할 수 있었다. 이와 같이, 본딩 과정에서 반도체 칩에 가해지는 스트레스가 낮아지므로 반도체 칩의 두께를 더욱 얇게 하더라도 실장이 가능하여 칩 온 필름 패키지의 박형화에 기여할 수 있다.
상기 범프(110)와 제1솔더층(120) 사이에는 제1금속과 다른 금속으로 이루어지는 격리층(미도시)을 더 포함할 수 있다. 이 격리층은 범프와 제1솔더층 사이에 위치하여 범프의 산화를 방지하거나 제1솔더층이 범프 내로 침투하는 것을 방지할 수 있으며, 전체적인 범프 구조물의 기능을 향상시키는 역할을 한다. 예를 들어, 범프 재질로 Cu 를 사용하는 경우 격리층은 Ni 로 형성할 수 있다.
한편, 본 발명의 칩 온 필름 패키지는 낮은 온도에서 반도체 칩의 실장이 가능하다. 이를 위하여 제2솔더층으로 Sn을 사용하는 경우에 상기 제1솔더층은 Sn 보다 녹는점이 낮으며 주석(Sn)의 함량이 30% 이상인 무연 솔더를 사용하는 것이 바람직하다. 예를 들어, 제1솔더층으로 SnAg, SnCu, SnZn, SnBi, SnZnBi, SnAgCu, SnAgBi, SnAgCuBi, SnAgCuNi, SnAgCuSb, SnCuBi, SnCuNi, 또는 SnCuIn 등의 Sn 합금을 사용할 수 있다.
일반적으로 Sn의 녹는점은 230.9 ~ 232.9 ℃ 인데, 전술한 Sn 합금의 녹는점은 이보다 낮기 때문에 200 ℃ 이하의 온도에서 제1솔더층을 용융시킴으로써 제1솔더층을 제2솔더층에 융착시킬 수 있다. 이와 같이 다중 금속 범프 구조물의 상단 범프(즉, 제1솔더층)의 재료로 저융점 솔더를 이용함으로써 낮은 온도에서 반도체 칩의 범프와 유연성 필름의 리드 간의 전기적인 접합 공정을 진행할 수 있다. 그 결과, 범프의 본딩을 위하여 반도체 칩 또는 유연성 필름에 가하는 온도를 크게 낮출 수 있어 본딩 공정 시 반도체 칩의 범프와 유연성 필름의 리드 간 정렬이 용이해진다. 또한, 낮은 온도에서 실장이 가능하므로 반도체 칩과 유연성 필음의 열팽창율이 서로 다르더라도 본딩 공정 과정에서 반도체 칩과 유연성 필름의 변형을 최 소화하여 미세 피치 접합을 가능하게 한다.
한편, 본 발명에 따른 칩 온 필름 패키지는 반도체 칩의 범프 재료로 다양한 저가의 금속을 사용할 수 있어 제조 원가를 낮출 수 있는 장점이 있다.
본 발명에 따른 칩 온 필름 패키지는 예를 들어 2 단계의 공정으로 제조될 수 있다. 먼저, 반도체 칩의 표면에 복수의 금속 범프를 형성하고, 연속적으로 상기 범프 표면에 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어진 제1솔더층을 형성한다. 다음으로 유연성 필름의 리드와 반도체 칩의 범프를 정렬시킨 상태에서 약 200 ℃ 의 온도(바람직하게는 그 이하의 온도)로 반도체 칩에 열을 가하여 제1솔더층을 용융시킨 후, 범프와 리드를 본딩시킨다. 필요에 따라 유연성 필름에도 약 50 ℃ 의 온도(또는 그 이하의 온도)로 열을 가할 수 있다.
상기 유연성 필름은 표면에 복수의 금속 리드가 형성되어 있고, 상기 금속 리드 표면에는 상기 제1솔더층과 다른 융점을 갖는 제2솔더층이 형성되어 있는 것이 바람직하다. 또한, 제1솔더층 대신 제2솔더층을 용융시켜 반도체 칩과 유연성 필름을 본딩시킬 수도 있을 것이다. 즉, 본 발명에 따른 칩 온 필름 패키지는 제1솔더층과 제2솔더층 중 어느 하나를 용융시켜 다른 쪽에 융착시킴으로써 낮은 온도에서 본딩부를 형성하여 반도체 칩을 유연성 필름에 실장시킬 수 있다.
도 5은 복수의 범프(110a, 110b, 110c, 110d, 110e)가 형성된 반도체 칩을 도시한 것이다. 각각의 범프 표면에는 제1솔더층(120)이 형성되어 있다. 유연성 필름(200)의 표면에는 상기 범프에 대응하여 복수의 리드(210)가 형성되어 있고, 각각의 리드 표면에는 제2솔더층(220)이 형성되어 있다.
복수의 범프(110a, 110b, 110c, 110d, 110e)는 공정 상의 오차로 인하여 불가피하게 높이의 편차가 있다. 그러나, 본딩 공정 과정에서 제1솔더층(120)과 제2솔더층(220)의 융착에 의하여 형성되는 본딩부(300)가 이러한 편차를 상쇄시켜 도 6에 도시한 바와 같이 안정적인 본딩을 가능하게 한다. 범프 높이가 다를 경우에도 안정적인 접합을 유지하므로, 칩 온 필름 패키지의 제조 신뢰성 및 수율이 크게 향상된다.
상기 제1솔더층의 두께는 범프의 수, 크기, 간격 등에 따라 달리질 수 있으며, 본딩 과정에서 복수의 범프의 높이 편차를 상쇄시키기 위하여 제1솔더층의 수직 두께를 1 ~ 10㎛ 의 범위로 할 수 있다.
비교예
본 발명에 따른 칩 온 필름 패키지의 특성을 검증하기 위하여 기존의 플립칩 실장형 범프를 이용한 칩 온 필름 패키지를 제조하였다. 도 7을 참조하면, 반도체 칩의 표면에 경도가 상대적으로 낮은 Au 재질의 범프(110)가 형성되어 있고, 유연성 필름(100) 표면에는 Cu 재질의 리드(210) 표면에 Sn 층(220)이 형성되어 있다.
이와 같은 칩 온 필름 패키지는 Au 범프의 무른 특성을 이용하여 Cu 리드와 본딩을 시행한다. 공정 진행 시 Au 범프의 단차를 보완 및 접합 신뢰성을 확보하기 위해 반도체 칩과 유연성 필름에 약 100 MPa의 압력을 가하는 한편 230℃ 이상의 고온의 열을 가하는 열압착 방식을 이용하여 본딩을 실시하였다. (반도체 칩에는 400℃ 의 열을 가하고, 유연성 필름에는 약 100℃ 의 열을 가하였다.)
본딩 완료 후의 결과를 도 8을 참조하여 살펴보면, 상대적으로 낮은 경도의 Au 범프(110)는 본딩 시 가해진 압력에 의하여 형태가 변형되며 Cu 리드(210) 부분적으로 Au 범프에 침투하는 구조를 야기한다. Cu 리드 표면의 Sn 층은 열에 의해 용융되어 Au 범프와 Cu 리드를 연결하고 있다.
가압과 더불어, Cu 리드 표면에 형성된 Sn 층(220)을 용융시키기 위하여 높은 온도의 열을 가하게 되는데, 이 과정에서 높은 온도와 높은 압력으로 인하여 반도체 칩과 유연성 필름에 스트레스가 가해지며, 반도체 칩의 파손 및 유연성 필름의 변형이 유발될 수 있다.
도 9는 반도체 칩의 표면에 형성된 복수의 범프(110a, 110b, 110c)가 공정상의 한계로 인하여 범프 높이 편차가 발생된 경우에, 유연성 필름에 실장한 후 범프(110c)와 리드(210) 간의 접합이 이루어지지 않아 전기적으로 단락된 것을 보이고 있다. 이러한 불량을 방지하기 위해서는 반도체 칩의 실장시 높은 압력과 온도를 가하여 반도체 칩의 범프를 유연성 필름의 리드에 압착되도록 하여야 한다.
범프 높이의 단차에 의한 접합 불량을 억제하기 위해 높은 압력과 온도를 가하게 되면, 도 10에 도시한 바와 같이 범프 형태의 변형이 야기된다(예를 들어, 110a, 110b). 또한, 가압에 견딜 수 있는 강도 유지를 위해 반도체 칩은 적정 두께 이상으로 형성되어야 하고, 유연성 필름 재료 선택에도 영향을 미친다. 그 결과, 반도체 칩을 경질 PCB에 실장하거나 유리 기판상에 실장하는 COG 와 비교할 때 반도체 칩의 두께 및 일정 규격 이상의 피치를 요구하게 되어 미세 피치의 범프를 적용할 수 없었다.
반면, 본 발명에 따른 칩 온 필름 패키지는 전술한 실시예에서 보인 바와 같이 금속 범프 위에 상대적으로 소성 변형이 큰 솔더층을 형성하여 본딩 공정 시 저온의 열과 낮은 압력을 사용할 수 있게 되었고, 제품에 미치는 열적, 물리적 충격을 최소화할 수 있었고, 미세 피치의 범프를 적용하는데 전혀 문제가 없었다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
도 1은 칩 온 필름 패키지를 보인 평면도.
도 2 내지 도 6은 본 발명의 실시예에 따른 칩 온 필름 패키지를 보인 단면도.
도 7 내지 도 10은 비교예에 따른 칩 온 필름 패키지를 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100: 반도체 칩 110: 범프
120: 제1솔더층 200: 유연성 필름
210: 리드 220: 제2솔더층
300: 본딩부

Claims (15)

  1. 제1금속으로 이루어진 복수의 범프 및 제2금속으로 이루어지며 상기 범프 표면에 형성된 제1솔더층을 포함하는 반도체 칩과,
    제3금속으로 이루어진 복수의 리드 및 제4금속으로 이루어지며 상기 리드 표면에 형성된 제2솔더층을 포함하는 유연성 필름을 포함하여 구성되며,
    상기 반도체 칩과 상기 유연성 필름은 상기 범프와 상기 리드 사이에서 상기 제1솔더층이 제2솔더층에 융착되어 본딩이 이루어지는 것을 특징으로 하는
    칩 온 필름 패키지.
  2. 제1항에 있어서, 상기 범프는 비솔더 금속으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  3. 제2항에 있어서, 상기 범프는 Au, Cu, Ni, Bi, In, Ag, Zn 및 이들의 합금 중에서 선택되는 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  4. 제1항에 있어서, 상기 제1솔더층은 상기 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  5. 제4항에 있어서, 상기 제1솔더층은 Sn 또는 Sn 합금으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  6. 제1항에 있어서, 상기 제1솔더층은 Sn 보다 녹는점이 낮으며 주석(Sn)의 함량이 30% 이상인 무연 솔더로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  7. 제6항에 있어서, 상기 제1솔더층은 SnAg, SnCu, SnZn, SnBi, SnZnBi, SnAgCu, SnAgBi, SnAgCuBi, SnAgCuNi, SnAgCuSb, SnCuBi, SnCuNi, SnCuIn 중에서 선택되는 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  8. 제1항에 있어서, 상기 제1솔더층의 두께는 1 ~ 10㎛ 의 범위인 것을 특징으로 하는 칩 온 필름 패키지.
  9. 제1항에 있어서, 상기 제2솔더층은 Sn으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지.
  10. 제1항에 있어서, 상기 범프와 제1솔더층 사이에 제1금속과 다른 금속으로 이루어지는 격리층을 더 포함하는 것을 특징으로 하는 칩 온 필름 패키지.
  11. 반도체 칩의 표면에 형성된 복수의 금속 범프와,
    상기 범프 표면에 형성되며 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어진 제1솔더층과,
    표면에 복수의 금속 리드가 형성되는 유연성 필름과,
    상기 금속 리드 표면에 형성되며 상기 제1솔더층과 다른 융점을 갖는 제2솔더층을 포함하며,
    상기 반도체 칩과 상기 유연성 필름은 상기 범프와 상기 리드 사이에서 상기 제1솔더층과 제2솔더층 중 어느 하나의 융착에 의하여 상호 본딩이 이루어진 것을 특징으로 하는
    칩 온 필름 패키지.
  12. 반도체 칩의 표면에 복수의 금속 범프를 형성하고,
    상기 범프 표면에 범프를 구성하는 금속 보다 경도가 작고 녹는점이 낮은 금속으로 이루어진 제1솔더층을 형성하고,
    표면에 복수의 금속 리드가 형성되어 있고, 상기 금속 리드 표면에 형성되며 상기 제1솔더층과 다른 융점을 갖는 제2솔더층을 포함하는 유연성 필름을 준비하고,
    상기 반도체 칩의 범프와 상기 유연성 필름의 리드를 정렬시키고,
    상기 범프와 상기 리드 사이에서 상기 제1솔더층과 제2솔더층 중 어느 하나를 용융시켜 상기 반도체 칩과 유연성 필름을 본딩시키는 것을 특징으로 하는
    칩 온 필름 패키지 제조 방법.
  13. 제12항에 있어서, 반도체 칩에 200℃ 이하의 온도를 가하여 제1솔더층을 용융시켜 상기 반도체 칩과 유연성 필름을 본딩시키는 것을 특징으로 하는 칩 온 필름 패키지 제조 방법.
  14. 제12항에 있어서, 상기 제1솔더층은 Sn 합금으로 이루어지고, 상기 제2솔더층은 Sn으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지 제조 방법.
  15. 제14항에 있어서, 상기 제1솔더층은 SnAg, SnCu, SnZn, SnBi, SnZnBi, SnAgCu, SnAgBi, SnAgCuBi, SnAgCuNi, SnAgCuSb, SnCuBi, SnCuNi, SnCuIn 중에서 선택되는 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 칩 온 필름 패키지 제조 방법.
KR1020090101584A 2009-10-26 2009-10-26 칩 온 필름 패키지 및 그 제조 방법 KR20110045163A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101584A KR20110045163A (ko) 2009-10-26 2009-10-26 칩 온 필름 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101584A KR20110045163A (ko) 2009-10-26 2009-10-26 칩 온 필름 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110045163A true KR20110045163A (ko) 2011-05-04

Family

ID=44240257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101584A KR20110045163A (ko) 2009-10-26 2009-10-26 칩 온 필름 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110045163A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063228A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Methods of utilizing low temperature solder assisted mounting techniques for package structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063228A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Methods of utilizing low temperature solder assisted mounting techniques for package structures
US11417592B2 (en) 2016-09-29 2022-08-16 Intel Corporation Methods of utilizing low temperature solder assisted mounting techniques for package structures

Similar Documents

Publication Publication Date Title
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US7569935B1 (en) Pillar-to-pillar flip-chip assembly
US5975408A (en) Solder bonding of electrical components
JP4105409B2 (ja) マルチチップモジュールの製造方法
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4752586B2 (ja) 半導体装置の製造方法
JP5085932B2 (ja) 実装体及びその製造方法
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
CN106463427B (zh) 半导体装置及其制造方法
US20130000963A1 (en) Micro pin hybrid interconnect array
US8936968B2 (en) Flip chip package manufacturing method
KR100857365B1 (ko) 반도체 장치의 범프 구조물
KR100843632B1 (ko) 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
KR20110045163A (ko) 칩 온 필름 패키지 및 그 제조 방법
Son et al. Wafer-level flip chip packages using preapplied anisotropic conductive films (ACFs)
KR101062568B1 (ko) 플립칩 반도체 패키지 및 그 제조 방법
US8703533B2 (en) Semiconductor package and method for manufacturing the same
CN101800181A (zh) 覆晶封装结构的制造方法
Tjandra et al. Au-Sn microsoldering on flexible circuit
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
US7759791B2 (en) High density IC module
JP2005174981A (ja) 電子部品の製造方法及び電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application