JP3932771B2 - 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 - Google Patents
半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3932771B2 JP3932771B2 JP2000161100A JP2000161100A JP3932771B2 JP 3932771 B2 JP3932771 B2 JP 3932771B2 JP 2000161100 A JP2000161100 A JP 2000161100A JP 2000161100 A JP2000161100 A JP 2000161100A JP 3932771 B2 JP3932771 B2 JP 3932771B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring
- layer
- semiconductor chip
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載する半導体チップ搭載用基板の製造方法及びそれを備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の発展とともに、本質的ニーズである軽薄短小に対応する半導体装置の開発が重要な技術に位置付けられるようになってきた。
【０００３】
この軽薄短小を達成するために、パッケージ基材量を最小限とし、パッケージ面積（体積）をチップとほぼ等しいくらいに小型化したＣＳＰ（Chip Size/Scale Package ）型の半導体装置の開発が極めて活発で、デバイスメーカから種々の形状の小型パッケージが発表されている。このＣＳＰ型半導体装置の多くは、外部端子としてパッケージの裏面にはんだポールを配列するＢＧＡ構造である。
【０００４】
このＣＳＰ型半導体装置に用いられる半導体チップ搭載基板は、半導体チップの電極パッド上に形成された金または半田バンプと電気的に接続するためのランドを含む配線パターンを絶縁基材（ＴＡＢテープ、ガラエポ基板等）上に形成し、そのランド直下にビア穴を形成し、そのビア穴を介してランドと接続する外部端子（はんだボール）を設けた構成をとる。
【０００５】
また、半導体装置は、電極パッド上に金または半田バンプを形成した半導体チップを半導体チップ搭載基板のランドに接続し、半導体チップ、半導体チップ搭載用基板、及びそれらの接続部分を樹脂封止した構成をとる。
【０００６】
【発明が解決しようとする課題】
従来のＣＳＰ型半導体装置は、特にパッケージ面積（体積）をチップとほぼ等しいくらいに小型化するために、半導体チップの電極パッド上に金または半田バンプを設けて基板との接続を行っている。この金または半田バンプの形成工程は、スパッタによるバリアメタル形成工程、レジスト膜形成工程、エッチング工程、めっき工程等とからなる湿式工程によって行われる。
【０００７】
しかし、この湿式工程は、長時間にわたり半導体チップを高温下にさらしたり、めっき液に漬け込んだり、電圧を印加したりするため、半導体チップにダメージを与えてしまい、歩留まりが低くなり半導体装置の生産性が低下するという問題点があった。
【０００８】
本発明の目的は、上記問題点を解決するために成されたものであり、その目的は半導体チップのダメージを抑止し、生産性の高い半導体装置の製造のための方法を提供するものである。
【０００９】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
（１）１個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成し、半導体チップ搭載用基板を製造する。
【００１１】
（２）多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、複数の配線層を有する配線基板と、絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上にめっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除くことで半導体チップ搭載用基板を製造する。
【００１２】
（３）（１）、または（２）の半導体チップ搭載用基板の製造方法において、前記金属めっきは、電気めっきで形成する。
【００１３】
（４）１個または複数個のベアチップを搭載する半導体装置の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成し、前記金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止する。
【００１４】
（５）多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体装置の製造方法であって、複数の配線層を有する配線基板と、前記絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上に金属めっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記金属めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除き、形成された金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止する。
【００１５】
（６）（４）、または（５）の半導体装置の製造方法において、前記金属めっきは、電気めっきで形成する。
【００１６】
このように、半導体チップ搭載用基板側に半導体チップと接続するための金属めっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００１７】
また、半導体チップの湿式工程を行う必要が無くなるので、製造コスト及び製造時間を縮小することが可能である。
【００１８】
また、金属めっき突起を電気めっきにより軟質に形成することにより、リフロー時に半導体チップと絶縁基板の熱膨張係数の違いにより生じる熱応力を緩衝することが可能になる。
【００１９】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００２０】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００２１】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【００２２】
【発明の実施の形態】
本発明にかかる一実施形態の半導体チップ搭載用基板を備えた半導体装置を図面を用いて詳細に説明する。
【００２３】
図１は、本実施形態の半導体チップ搭載用基板を備えた半導体装置の構成を説明するための平面図（上から見た図）である。図２は、図１に示すＡ−Ａ線で切った断面図を示す。
【００２４】
図１，図２に示すように、本実施形態の半導体装置１００は、絶縁基材（ポリイミドテープ、液晶ポリマテープ等）１０と、その絶縁基材１０の片面に外部端子（はんだボール等）を接続するためのランド１１と、そのランド１１の直下の絶縁基材１０内に設けられ、半導体チップ搭載面側へと貫通するランド１１の径より小さい径を有するビア穴１２と、そのビア穴１２内にランド１１と電気的に接続されるように設けられためっき突起（めっきバンプ）１３と、ランド１１上に電気的に接続されるように設けられたはんだボール１４と、ランド１１面の保護を行う樹脂層１５とを備えた半導体チップ搭載用基板２０と、その半導体チップ搭載基板２０のめっき突起１３と電極パッド３１とを電気的に接続した半導体チップ３０と、その半導体チップ３０、半導体チップ搭載用基板２０、及びそれらの接続部分を封止する樹脂１５とからなる。なお、はんだボール１４の接続部分にも樹脂１５が設けられる。
【００２５】
図３は、図２に示すめっき突起１３付近の拡大図である。
【００２６】
上述のめっき突起１３は銅などの金属めっき突起であり、図２及び図３に示すように、半導体チップ３０の電極パッド３１との接触が可能なように絶縁基材１０の水平面より少し突き出るように、緩やかな凸型に形成される。
【００２７】
また、半導体チップの電極パッドとの接合強度を増すために、このめっき突起１２の先端部分（絶縁基材１０からの露出部分）に無電解ニッケルめっきを施し、その上に金めっきまたは錫めっきを施すことがある。このとき、電極パッド３１上にも無電解ニッケルめっき及び金めっきを薄く付けておき、互いにＡｕ−ＡｕまたはＡｕ−Ｓｎ接合して互いに電気的に接続する。
【００２８】
さらに、このめっき突起１３は、無電解めっきまたは電気めっきの何れの方法によって形成してもよいが、特に電気めっき法によって形成するのが最適である。電気めっきで形成しためっき突起は、無電解めっきで形成しためっき突起よりも軟質に形成できるからである。このめっき突起１３を電気めっきにより軟質に形成すると、リフロー時に半導体チップ３０と絶縁基材１０の熱膨張係数の違いにより生じる熱応力を緩衝することが可能になり、電極パッド３１との電気的接続だけでなく熱応力緩衝の機能を持たせることができる。
【００２９】
次に、本実施形態の半導体装置の製造方法について図面を用いて説明する。図４乃至図６は、本実施形態の半導体装置の製造方法を説明するための図である。
【００３０】
本実施形態の半導体装置１００は、まず、図４（ａ）に示すように、絶縁基材（ポリイミドテープ）１０を用意し、図４（ｂ）に示すように、そのポリイミドテープ１０のめっき突起形成箇所にパンチ工程によりビア穴１２を開ける。
【００３１】
次に、図４（ｃ）に示すように、ビア穴１２を形成したポリイミドテープ１０の片面に接着剤（不図示）を塗布して銅箔４１を貼り付ける。なお、ここでは、パンチ工程でビア穴１２を開けて銅箔４１を貼り付けているが、これに限定されるものではなく、例えば、予め銅箔４１が接着剤で貼り付けられている３層のテープを用意し、それに炭酸ガスレーザ等でビア穴１２を形成しても構わない。
【００３２】
次に、図４（ｄ）に示すように、銅箔４１をエッチングしてランド１１を含む配線パターンを形成する。
【００３３】
次に、図４（ｅ）に示すように、ビア穴１２の壁面に導電材を塗布する導通化処理を施した後、ポリイミドテープ１０のビア穴１２の開口面にレジスト４２を形成し、ランド１１を含む配線パターン形成面に該配線パターンを保護するための樹脂４３を所定の厚さに塗布し、ビア穴１２上のレジスト４２を開口する。
【００３４】
次に、ポリイミドテープ１０のレジスト４２が形成された面に対して銅の電気めっきを行って、図５（ｆ）に示すように、銅のめっき突起１３を形成した後、レジスト４２を剥離する。なお、このめっき突起１３の形成は、電気めっきが最適であるが、これに限るものではなく、無電解めっき、または無電解めっきの後に電気めっきを行う組み合わせであってもよい。さらに、半導体チップの電極パッドとの接続性を向上するために、このめっき突起１３上に無電解ニッケルめっき（厚さ約２〜３μｍ）、金めっき（厚さ約０．２μｍ）を順次施す。この他に、錫めっき（厚さ約０．７〜１．０μｍ）を施してもよい。
【００３５】
次に、ポリイミドテープ１０のランド１１を含む配線パターンを保護する保護樹脂４３をエッチングして、図５（ｇ）に示すように、ランド１１を含む配線パターン上に樹脂１５の層を残す。
【００３６】
次に、図５（ｈ）に示すように、ランド１１上の樹脂１５の層に、レーザー等ではんだボール（外部端子）１４を搭載するためのボール受け穴４４を開ける。
【００３７】
次に、図５（ｉ）に示すように、はんだボール１４をボール受け穴４４を介してランド１１と接合する。このようにして、本実施形態の半導体チップ搭載用基板２０を形成する。
【００３８】
その後、図６（ｊ）に示すように、半導体チップ３０の電極パッド３１と基板２０のめっき突起１３とを接合して半導体チップ３０を半導体チップ搭載用基板２０に搭載する。
【００３９】
次に、図６（ｋ）に示すように、半導体チップ３０及び半導体チップ搭載用基板２０の一部と、それらの接続部分を樹脂１５で封止する。これによって、本実施形態の半導体装置１００を製造する。
【００４０】
このように、半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００４１】
また、半導体チップの湿式工程を行う必要が無くなるので、製造コスト及び製造時間を縮小することが可能である。
【００４２】
（実施例１）：ＭＣＭ型半導体装置への適用
上述の実施形態で説明した本発明の半導体チップ搭載基板は複数の半導体チップの搭載や多層配線基板にも適応可能である。
【００４３】
本実施例１では、配線パターンを有する絶縁基材を複数枚積層してなる多層配線の半導体チップ搭載用基板２０ａおよび、それを用いて複数個の半導体チップを搭載したＭＣＭ（Multi Chip Module ）型の半導体装置１００ａについて図面を用いて説明する。
【００４４】
図７は、本実施例１の半導体チップ搭載用基板を備えた半導体装置１００ａの構成を説明するための平面図（上から見た図）である。図８は、図７に示すＡ−Ａ線で切った断面図を示す。
【００４５】
図７，図８に示すように、本実施例１の半導体装置１００ａは、複数（ここでは３層）の絶縁基材（ポリイミドテープ、液晶ポリマテープ等）１０と、その絶縁基材１０の各層間に設けられた配線層５０と、その絶縁基材１０の層内に設けられ、各配線層５０間を電気的に接続する導通ビア５１と、３層の絶縁基材１０の最上層にめっきで形成されためっき配線層５０ａと、その配線層５０ａと下層の配線層５０が電気的に接続されるように設けられためっき導通ビア５１と、めっき配線層５０ａ上に設けられためっき突起（めっきバンプ）１３と、を備えた半導体チップ搭載用基板２０ａと、その半導体チップ搭載基板２０ａのめっき突起１３と電気的に接続した２つの半導体チップ３０と、半導体チップ搭載用基板２０上に接続した半導体チップ３０を個々に封止する封止樹脂１５とからなる。
【００４６】
なお、最上層のめっき突起１３、配線層５０ａ、及びめっき導通ビア５１に関しては、銅等の金属を用いて電気めっきで同時一括形成する。
【００４７】
次に、本実施例１の半導体装置１００ａの製造方法について図面を用いて説明する。図９乃至図１３は、本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【００４８】
本実施例１の半導体装置１００ａは、まず、図９（ａ）に示すように、銅箔４１（１８μｍｔ）／ポリイミドテープ１０（２５μｍｔ）／銅箔４１（１８μｍｔ）からなる２層銅箔付きテープキャリア材（いわゆる２ｍｅｔａｌテープ材）を用意する。
【００４９】
次に、図９（ｂ）に示すように、フォトエッチング工程により、導通ビアを形成する箇所の銅箔４１を開口し、そこに炭酸ガスレーザ等でポリイミドテープ１０にビア穴（ブラインドビア）１２を開口する。
【００５０】
次に、ポリイミドテープ１０のピア穴１２の壁面に導電材を塗布する導通化処理を施した後、裏面を遮蔽して、ビアフィリング用銅めっき液を用いて電気めっきで銅めっき５２を施す。これによリ、図９（ｃ）に示すように、ビア穴１２内は銅めっき５２で埋込まれ（導通ビア５１の形成）、上下銅箔間が電気的に導通化すると共に、ビア穴１２の開口側の銅箔４１には銅めっき５２が約２０μｍの厚さに形成される。
【００５１】
次に、図９（ｄ）に示すように、この銅めっき５２および裏面銅箔４１にフォトレジスト４２を塗布した後、露光および現像工程を経て銅めっき５２及び裏面の銅箔４１に所望の形状にフォトレジスト４２を残留させる。
【００５２】
そして、図１０（ｅ）に示すように、塩化第二鉄水溶液をスプレーして露出する銅めっき５２及び裏面の銅箔４１をエッチング加工した後、図１０（ｆ）に示すように、銅めっき５２側のフォトレジスト４２を取り除く。
【００５３】
次に、再度、銅めっき５２形成面側に塩化第二鉄水溶液をスプレーし、図１０（ｇ）に示すように、エッチング加工された銅めっき５２部分をハーフエッチングした後、裏面の配線層５０上のレジスト４２を剥膜して１層の配線基板５３を形成する。
【００５４】
次に、上述のように製造された配線基板５３を２枚と、未加工の絶縁基材１０を用意して、図１１（ｈ）に示すように、未加工の絶縁基材１０を最上層に配置して熱プレスして３層の配線基板５３ａを形成する。
【００５５】
次に、図１１（ｉ）に示すように、絶縁基材１０にレーザ等で下の配線層５０に達するビア穴１２を形成する。
【００５６】
次に、図１１（ｊ）に示すように、上面の配線パターンの形成箇所を残した位置と下面にレジスト４２を形成し、露出する絶縁基材１０の表面に導電性薄膜５４を形成した後、ビア穴１２の壁面に導電材５５を塗布する導通化処理を行う。
【００５７】
次に、図１１（ｋ）に示すように、その配線基板５３ａに対して銅めっきを施し、配線のためのめっき層５６を形成すると共に、ビア穴１２には導通ビア５１を形成し、下層の配線層５０と電気的に導通化させる。
【００５８】
次に、図１２（ｌ）に示すように、最上面のレジスト４２を取り除き、めっき層５６上の所定位置（めっき突起１３の形成位置）にレジスト４２を形成する。
【００５９】
次に、露出するめっき層５６に塩化第二鉄水溶液をスプレーし、図１２（ｍ）に示すように、レジスト４２の下部を残してめっき層５６をハーフエッチングした後、上下のレジスト４２を剥膜することにより、図１２（ｎ）に示すように、めっき突起１３を有するめっき配線層５０ａを形成する。このようにして、半導体チップ搭載用基板２０ａを形成する。
【００６０】
その後、図１３（ｏ）に示すように、半導体チップ３０の電極パッド３１と基板２０ａのめっき突起１３とを接合して複数個の半導体チップ３０を半導体チップ搭載用基板２０ａに搭載する。
【００６１】
次に、図１３（ｐ）に示すように、半導体チップ３０及び半導体チップ搭載用基板２０ａの一部と、それらの接続部分周辺を樹脂１５で封止する。これによって、本実施形態の半導体装置１００ａが製造される。
【００６２】
このように、半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００６３】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００６４】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００６５】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【００６６】
上述のように、本発明は複数個の半導体チップを搭載する半導体装置（ＭＣＭ型半導体装置）や複数層の配線層を有する多層配線基板を有する半導体装置に適応可能である。
【００６７】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、上述した実施形態及び実施例１の組み合わせ、及びそれらの要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００６８】
【発明の効果】
本発明において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００６９】
半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００７０】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００７１】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００７２】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかる半導体チップ搭載用基板を備えた半導体装置の構成を説明するための平面図（上から見た図）である。
【図２】 図１に示すＡ−Ａ線で切った断面図である。
【図３】 本実施形態のめっき突起付近の拡大図である。
【図４】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図５】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図６】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図７】 本実施例１の半導体チップ搭載用基板を備えた半導体装置１００ａの構成を説明するための平面図（上から見た図）である。
【図８】 図７に示すＡ−Ａ線で切った断面図である。
【図９】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１０】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１１】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１２】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１３】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【符号の説明】
１０ 絶縁基材
１１ ランド
１２ ビア穴
１３ めっき突起
１４ はんだボール
１５ 樹脂
２０，２０ａ 半導体チップ搭載用基板
３０ 半導体装置
３１ 電極パッド
４１ 銅箔
４２ レジスト膜
４３ 樹脂
４４ 受け穴
５０ 配線層
５０ａ めっき配線層
５１ 導通ビア
５２ 銅めっき
５３ 配線基板
５３ａ 複数配線基板
５４ 導電性薄膜
５５ 導電材
５６ めっき層
１００，１００ａ 半導体装置
【発明の属する技術分野】
本発明は、半導体チップを搭載する半導体チップ搭載用基板の製造方法及びそれを備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の発展とともに、本質的ニーズである軽薄短小に対応する半導体装置の開発が重要な技術に位置付けられるようになってきた。
【０００３】
この軽薄短小を達成するために、パッケージ基材量を最小限とし、パッケージ面積（体積）をチップとほぼ等しいくらいに小型化したＣＳＰ（Chip Size/Scale Package ）型の半導体装置の開発が極めて活発で、デバイスメーカから種々の形状の小型パッケージが発表されている。このＣＳＰ型半導体装置の多くは、外部端子としてパッケージの裏面にはんだポールを配列するＢＧＡ構造である。
【０００４】
このＣＳＰ型半導体装置に用いられる半導体チップ搭載基板は、半導体チップの電極パッド上に形成された金または半田バンプと電気的に接続するためのランドを含む配線パターンを絶縁基材（ＴＡＢテープ、ガラエポ基板等）上に形成し、そのランド直下にビア穴を形成し、そのビア穴を介してランドと接続する外部端子（はんだボール）を設けた構成をとる。
【０００５】
また、半導体装置は、電極パッド上に金または半田バンプを形成した半導体チップを半導体チップ搭載基板のランドに接続し、半導体チップ、半導体チップ搭載用基板、及びそれらの接続部分を樹脂封止した構成をとる。
【０００６】
【発明が解決しようとする課題】
従来のＣＳＰ型半導体装置は、特にパッケージ面積（体積）をチップとほぼ等しいくらいに小型化するために、半導体チップの電極パッド上に金または半田バンプを設けて基板との接続を行っている。この金または半田バンプの形成工程は、スパッタによるバリアメタル形成工程、レジスト膜形成工程、エッチング工程、めっき工程等とからなる湿式工程によって行われる。
【０００７】
しかし、この湿式工程は、長時間にわたり半導体チップを高温下にさらしたり、めっき液に漬け込んだり、電圧を印加したりするため、半導体チップにダメージを与えてしまい、歩留まりが低くなり半導体装置の生産性が低下するという問題点があった。
【０００８】
本発明の目的は、上記問題点を解決するために成されたものであり、その目的は半導体チップのダメージを抑止し、生産性の高い半導体装置の製造のための方法を提供するものである。
【０００９】
【課題を解決するための手段】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
（１）１個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成し、半導体チップ搭載用基板を製造する。
【００１１】
（２）多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、複数の配線層を有する配線基板と、絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上にめっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除くことで半導体チップ搭載用基板を製造する。
【００１２】
（３）（１）、または（２）の半導体チップ搭載用基板の製造方法において、前記金属めっきは、電気めっきで形成する。
【００１３】
（４）１個または複数個のベアチップを搭載する半導体装置の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成し、前記金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止する。
【００１４】
（５）多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体装置の製造方法であって、複数の配線層を有する配線基板と、前記絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上に金属めっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記金属めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除き、形成された金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止する。
【００１５】
（６）（４）、または（５）の半導体装置の製造方法において、前記金属めっきは、電気めっきで形成する。
【００１６】
このように、半導体チップ搭載用基板側に半導体チップと接続するための金属めっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００１７】
また、半導体チップの湿式工程を行う必要が無くなるので、製造コスト及び製造時間を縮小することが可能である。
【００１８】
また、金属めっき突起を電気めっきにより軟質に形成することにより、リフロー時に半導体チップと絶縁基板の熱膨張係数の違いにより生じる熱応力を緩衝することが可能になる。
【００１９】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００２０】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００２１】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【００２２】
【発明の実施の形態】
本発明にかかる一実施形態の半導体チップ搭載用基板を備えた半導体装置を図面を用いて詳細に説明する。
【００２３】
図１は、本実施形態の半導体チップ搭載用基板を備えた半導体装置の構成を説明するための平面図（上から見た図）である。図２は、図１に示すＡ−Ａ線で切った断面図を示す。
【００２４】
図１，図２に示すように、本実施形態の半導体装置１００は、絶縁基材（ポリイミドテープ、液晶ポリマテープ等）１０と、その絶縁基材１０の片面に外部端子（はんだボール等）を接続するためのランド１１と、そのランド１１の直下の絶縁基材１０内に設けられ、半導体チップ搭載面側へと貫通するランド１１の径より小さい径を有するビア穴１２と、そのビア穴１２内にランド１１と電気的に接続されるように設けられためっき突起（めっきバンプ）１３と、ランド１１上に電気的に接続されるように設けられたはんだボール１４と、ランド１１面の保護を行う樹脂層１５とを備えた半導体チップ搭載用基板２０と、その半導体チップ搭載基板２０のめっき突起１３と電極パッド３１とを電気的に接続した半導体チップ３０と、その半導体チップ３０、半導体チップ搭載用基板２０、及びそれらの接続部分を封止する樹脂１５とからなる。なお、はんだボール１４の接続部分にも樹脂１５が設けられる。
【００２５】
図３は、図２に示すめっき突起１３付近の拡大図である。
【００２６】
上述のめっき突起１３は銅などの金属めっき突起であり、図２及び図３に示すように、半導体チップ３０の電極パッド３１との接触が可能なように絶縁基材１０の水平面より少し突き出るように、緩やかな凸型に形成される。
【００２７】
また、半導体チップの電極パッドとの接合強度を増すために、このめっき突起１２の先端部分（絶縁基材１０からの露出部分）に無電解ニッケルめっきを施し、その上に金めっきまたは錫めっきを施すことがある。このとき、電極パッド３１上にも無電解ニッケルめっき及び金めっきを薄く付けておき、互いにＡｕ−ＡｕまたはＡｕ−Ｓｎ接合して互いに電気的に接続する。
【００２８】
さらに、このめっき突起１３は、無電解めっきまたは電気めっきの何れの方法によって形成してもよいが、特に電気めっき法によって形成するのが最適である。電気めっきで形成しためっき突起は、無電解めっきで形成しためっき突起よりも軟質に形成できるからである。このめっき突起１３を電気めっきにより軟質に形成すると、リフロー時に半導体チップ３０と絶縁基材１０の熱膨張係数の違いにより生じる熱応力を緩衝することが可能になり、電極パッド３１との電気的接続だけでなく熱応力緩衝の機能を持たせることができる。
【００２９】
次に、本実施形態の半導体装置の製造方法について図面を用いて説明する。図４乃至図６は、本実施形態の半導体装置の製造方法を説明するための図である。
【００３０】
本実施形態の半導体装置１００は、まず、図４（ａ）に示すように、絶縁基材（ポリイミドテープ）１０を用意し、図４（ｂ）に示すように、そのポリイミドテープ１０のめっき突起形成箇所にパンチ工程によりビア穴１２を開ける。
【００３１】
次に、図４（ｃ）に示すように、ビア穴１２を形成したポリイミドテープ１０の片面に接着剤（不図示）を塗布して銅箔４１を貼り付ける。なお、ここでは、パンチ工程でビア穴１２を開けて銅箔４１を貼り付けているが、これに限定されるものではなく、例えば、予め銅箔４１が接着剤で貼り付けられている３層のテープを用意し、それに炭酸ガスレーザ等でビア穴１２を形成しても構わない。
【００３２】
次に、図４（ｄ）に示すように、銅箔４１をエッチングしてランド１１を含む配線パターンを形成する。
【００３３】
次に、図４（ｅ）に示すように、ビア穴１２の壁面に導電材を塗布する導通化処理を施した後、ポリイミドテープ１０のビア穴１２の開口面にレジスト４２を形成し、ランド１１を含む配線パターン形成面に該配線パターンを保護するための樹脂４３を所定の厚さに塗布し、ビア穴１２上のレジスト４２を開口する。
【００３４】
次に、ポリイミドテープ１０のレジスト４２が形成された面に対して銅の電気めっきを行って、図５（ｆ）に示すように、銅のめっき突起１３を形成した後、レジスト４２を剥離する。なお、このめっき突起１３の形成は、電気めっきが最適であるが、これに限るものではなく、無電解めっき、または無電解めっきの後に電気めっきを行う組み合わせであってもよい。さらに、半導体チップの電極パッドとの接続性を向上するために、このめっき突起１３上に無電解ニッケルめっき（厚さ約２〜３μｍ）、金めっき（厚さ約０．２μｍ）を順次施す。この他に、錫めっき（厚さ約０．７〜１．０μｍ）を施してもよい。
【００３５】
次に、ポリイミドテープ１０のランド１１を含む配線パターンを保護する保護樹脂４３をエッチングして、図５（ｇ）に示すように、ランド１１を含む配線パターン上に樹脂１５の層を残す。
【００３６】
次に、図５（ｈ）に示すように、ランド１１上の樹脂１５の層に、レーザー等ではんだボール（外部端子）１４を搭載するためのボール受け穴４４を開ける。
【００３７】
次に、図５（ｉ）に示すように、はんだボール１４をボール受け穴４４を介してランド１１と接合する。このようにして、本実施形態の半導体チップ搭載用基板２０を形成する。
【００３８】
その後、図６（ｊ）に示すように、半導体チップ３０の電極パッド３１と基板２０のめっき突起１３とを接合して半導体チップ３０を半導体チップ搭載用基板２０に搭載する。
【００３９】
次に、図６（ｋ）に示すように、半導体チップ３０及び半導体チップ搭載用基板２０の一部と、それらの接続部分を樹脂１５で封止する。これによって、本実施形態の半導体装置１００を製造する。
【００４０】
このように、半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００４１】
また、半導体チップの湿式工程を行う必要が無くなるので、製造コスト及び製造時間を縮小することが可能である。
【００４２】
（実施例１）：ＭＣＭ型半導体装置への適用
上述の実施形態で説明した本発明の半導体チップ搭載基板は複数の半導体チップの搭載や多層配線基板にも適応可能である。
【００４３】
本実施例１では、配線パターンを有する絶縁基材を複数枚積層してなる多層配線の半導体チップ搭載用基板２０ａおよび、それを用いて複数個の半導体チップを搭載したＭＣＭ（Multi Chip Module ）型の半導体装置１００ａについて図面を用いて説明する。
【００４４】
図７は、本実施例１の半導体チップ搭載用基板を備えた半導体装置１００ａの構成を説明するための平面図（上から見た図）である。図８は、図７に示すＡ−Ａ線で切った断面図を示す。
【００４５】
図７，図８に示すように、本実施例１の半導体装置１００ａは、複数（ここでは３層）の絶縁基材（ポリイミドテープ、液晶ポリマテープ等）１０と、その絶縁基材１０の各層間に設けられた配線層５０と、その絶縁基材１０の層内に設けられ、各配線層５０間を電気的に接続する導通ビア５１と、３層の絶縁基材１０の最上層にめっきで形成されためっき配線層５０ａと、その配線層５０ａと下層の配線層５０が電気的に接続されるように設けられためっき導通ビア５１と、めっき配線層５０ａ上に設けられためっき突起（めっきバンプ）１３と、を備えた半導体チップ搭載用基板２０ａと、その半導体チップ搭載基板２０ａのめっき突起１３と電気的に接続した２つの半導体チップ３０と、半導体チップ搭載用基板２０上に接続した半導体チップ３０を個々に封止する封止樹脂１５とからなる。
【００４６】
なお、最上層のめっき突起１３、配線層５０ａ、及びめっき導通ビア５１に関しては、銅等の金属を用いて電気めっきで同時一括形成する。
【００４７】
次に、本実施例１の半導体装置１００ａの製造方法について図面を用いて説明する。図９乃至図１３は、本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【００４８】
本実施例１の半導体装置１００ａは、まず、図９（ａ）に示すように、銅箔４１（１８μｍｔ）／ポリイミドテープ１０（２５μｍｔ）／銅箔４１（１８μｍｔ）からなる２層銅箔付きテープキャリア材（いわゆる２ｍｅｔａｌテープ材）を用意する。
【００４９】
次に、図９（ｂ）に示すように、フォトエッチング工程により、導通ビアを形成する箇所の銅箔４１を開口し、そこに炭酸ガスレーザ等でポリイミドテープ１０にビア穴（ブラインドビア）１２を開口する。
【００５０】
次に、ポリイミドテープ１０のピア穴１２の壁面に導電材を塗布する導通化処理を施した後、裏面を遮蔽して、ビアフィリング用銅めっき液を用いて電気めっきで銅めっき５２を施す。これによリ、図９（ｃ）に示すように、ビア穴１２内は銅めっき５２で埋込まれ（導通ビア５１の形成）、上下銅箔間が電気的に導通化すると共に、ビア穴１２の開口側の銅箔４１には銅めっき５２が約２０μｍの厚さに形成される。
【００５１】
次に、図９（ｄ）に示すように、この銅めっき５２および裏面銅箔４１にフォトレジスト４２を塗布した後、露光および現像工程を経て銅めっき５２及び裏面の銅箔４１に所望の形状にフォトレジスト４２を残留させる。
【００５２】
そして、図１０（ｅ）に示すように、塩化第二鉄水溶液をスプレーして露出する銅めっき５２及び裏面の銅箔４１をエッチング加工した後、図１０（ｆ）に示すように、銅めっき５２側のフォトレジスト４２を取り除く。
【００５３】
次に、再度、銅めっき５２形成面側に塩化第二鉄水溶液をスプレーし、図１０（ｇ）に示すように、エッチング加工された銅めっき５２部分をハーフエッチングした後、裏面の配線層５０上のレジスト４２を剥膜して１層の配線基板５３を形成する。
【００５４】
次に、上述のように製造された配線基板５３を２枚と、未加工の絶縁基材１０を用意して、図１１（ｈ）に示すように、未加工の絶縁基材１０を最上層に配置して熱プレスして３層の配線基板５３ａを形成する。
【００５５】
次に、図１１（ｉ）に示すように、絶縁基材１０にレーザ等で下の配線層５０に達するビア穴１２を形成する。
【００５６】
次に、図１１（ｊ）に示すように、上面の配線パターンの形成箇所を残した位置と下面にレジスト４２を形成し、露出する絶縁基材１０の表面に導電性薄膜５４を形成した後、ビア穴１２の壁面に導電材５５を塗布する導通化処理を行う。
【００５７】
次に、図１１（ｋ）に示すように、その配線基板５３ａに対して銅めっきを施し、配線のためのめっき層５６を形成すると共に、ビア穴１２には導通ビア５１を形成し、下層の配線層５０と電気的に導通化させる。
【００５８】
次に、図１２（ｌ）に示すように、最上面のレジスト４２を取り除き、めっき層５６上の所定位置（めっき突起１３の形成位置）にレジスト４２を形成する。
【００５９】
次に、露出するめっき層５６に塩化第二鉄水溶液をスプレーし、図１２（ｍ）に示すように、レジスト４２の下部を残してめっき層５６をハーフエッチングした後、上下のレジスト４２を剥膜することにより、図１２（ｎ）に示すように、めっき突起１３を有するめっき配線層５０ａを形成する。このようにして、半導体チップ搭載用基板２０ａを形成する。
【００６０】
その後、図１３（ｏ）に示すように、半導体チップ３０の電極パッド３１と基板２０ａのめっき突起１３とを接合して複数個の半導体チップ３０を半導体チップ搭載用基板２０ａに搭載する。
【００６１】
次に、図１３（ｐ）に示すように、半導体チップ３０及び半導体チップ搭載用基板２０ａの一部と、それらの接続部分周辺を樹脂１５で封止する。これによって、本実施形態の半導体装置１００ａが製造される。
【００６２】
このように、半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００６３】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００６４】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００６５】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【００６６】
上述のように、本発明は複数個の半導体チップを搭載する半導体装置（ＭＣＭ型半導体装置）や複数層の配線層を有する多層配線基板を有する半導体装置に適応可能である。
【００６７】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、上述した実施形態及び実施例１の組み合わせ、及びそれらの要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００６８】
【発明の効果】
本発明において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００６９】
半導体チップ搭載用基板側に半導体チップと接続するためのめっき突起を設けることにより、半導体チップは従来のバンプ形成等の湿式工程を長時間にわたって行う必要が無くなるので、半導体チップのダメージを抑止し、生産性の高い半導体装置を提供することが可能になる。
【００７０】
また、めっき突起を形成する工程を利用して、表面配線層及び導通ビアの形成も同時に行うことにより、製造コストの縮小を可能にする。
【００７１】
また、製造時間のうち最も大きい割合を占めるめっき工程の回数を少なくすることができるので、大幅な製造時間を短縮を可能にする。
【００７２】
さらに、表面配線層をめっきによって形成することによって、細かな配線の引き回しが可能になる。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかる半導体チップ搭載用基板を備えた半導体装置の構成を説明するための平面図（上から見た図）である。
【図２】 図１に示すＡ−Ａ線で切った断面図である。
【図３】 本実施形態のめっき突起付近の拡大図である。
【図４】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図５】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図６】 本実施形態の半導体装置１００の製造方法を説明するための図である。
【図７】 本実施例１の半導体チップ搭載用基板を備えた半導体装置１００ａの構成を説明するための平面図（上から見た図）である。
【図８】 図７に示すＡ−Ａ線で切った断面図である。
【図９】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１０】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１１】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１２】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【図１３】 本実施例１の半導体装置１００ａの製造方法を説明するための図である。
【符号の説明】
１０ 絶縁基材
１１ ランド
１２ ビア穴
１３ めっき突起
１４ はんだボール
１５ 樹脂
２０，２０ａ 半導体チップ搭載用基板
３０ 半導体装置
３１ 電極パッド
４１ 銅箔
４２ レジスト膜
４３ 樹脂
４４ 受け穴
５０ 配線層
５０ａ めっき配線層
５１ 導通ビア
５２ 銅めっき
５３ 配線基板
５３ａ 複数配線基板
５４ 導電性薄膜
５５ 導電材
５６ めっき層
１００，１００ａ 半導体装置
Claims (6)
- １個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成することを特徴とする方法。
- 多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体チップ搭載用基板の製造方法であって、複数の配線層を有する配線基板と、絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上にめっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除くことを特徴とする方法。
- 前記請求項１、または２に記載の半導体チップ搭載用基板の製造方法において、前記金属めっきは、電気めっきであることを特徴とする方法。
- １個または複数個のベアチップを搭載する半導体装置の製造方法であって、絶縁基材を用意し、前記絶縁基材にパンチ工程によりビア穴を開け、そのビア穴を形成した絶縁基材の片面に接着剤を塗布して導電性薄膜を貼り付け、その導電性薄膜をエッチングしてランドを含む配線パターンを形成し、前記ビア穴の壁面に導通化処理を施した後、絶縁基材の前記配線パターンが形成された面と反対側の面にレジスト膜を形成し、前記ビア穴上のレジスト膜を開口し、絶縁基材のレジスト膜が形成された側の面に対して金属めっきを施して金属めっき突起を形成し、前記絶縁基材の配線パターンが形成された面にランドを含む配線パターンを保護する樹脂を所定の厚さに塗布し、その樹脂をエッチングして、ランドを含む配線パターン上に樹脂層を形成し、外部端子を搭載するための穴をランド上の樹脂層に開け、その穴を介してランドと接合する外部端子を形成し、前記金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止することを特徴とする方法。
- 多層の配線層及びそれらを電気的に接続する導通ビアを有する絶縁基板の表面配線層に１個または複数個のベアチップを搭載する半導体装置の製造方法であって、複数の配線層を有する配線基板と、絶縁基材を用意して、前記絶縁基材を上層に配置して熱プレスして前記配線基板と前記絶縁基材を接合した後、絶縁基材に下層の配線層に達するまでの深さを有するビア穴を形成し、しかる後、絶縁基材の上面の前記ビア穴部を含む配線パターンの形成箇所に導電性薄膜を形成し、前記ビア穴の壁面に導通化処理を施した後、前記導電性薄膜上に金属めっき層を形成すると共に、前記ビア穴内に導通ビアを形成し、前記金属めっき層上の所定位置に金属めっき突起のためのレジスト膜を形成して前記金属めっき層をハーフエッチングした後、前記レジスト膜を取り除き、形成された金属めっき突起に半導体チップの電極パッドを接合し、前記半導体チップ及び絶縁基材の接続部分周辺を樹脂で封止することを特徴とする方法。
- 前記請求項４、または５に記載の半導体装置の製造方法において、前記金属めっきは、電気めっきであることを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161100A JP3932771B2 (ja) | 2000-05-26 | 2000-05-26 | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161100A JP3932771B2 (ja) | 2000-05-26 | 2000-05-26 | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339001A JP2001339001A (ja) | 2001-12-07 |
| JP3932771B2 true JP3932771B2 (ja) | 2007-06-20 |
Family
ID=18665173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161100A Expired - Fee Related JP3932771B2 (ja) | 2000-05-26 | 2000-05-26 | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3932771B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153482A (ja) * | 2006-12-19 | 2008-07-03 | Sumitomo Bakelite Co Ltd | インターポーザ基板を備えた半導体パッケージ |
| JP6512610B2 (ja) * | 2016-05-20 | 2019-05-15 | 大口マテリアル株式会社 | 多列型半導体装置用配線部材及びその製造方法 |
-
2000
- 2000-05-26 JP JP2000161100A patent/JP3932771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001339001A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP4361826B2 (ja) | 半導体装置 | |
| US9412677B2 (en) | Computer systems having an interposer including a flexible material | |
| KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| KR100664500B1 (ko) | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| TWI496258B (zh) | 封裝基板之製法 | |
| JP2002009236A (ja) | 多層半導体装置及びその製造方法 | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP3211746B2 (ja) | 電子部品の実装構造 | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
| JP2001068602A (ja) | 半導体装置 | |
| TWI390701B (zh) | 免用基板與接針之半導體封裝構造及其製程 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP3623641B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |