JP2001185642A - 半導体実装用パッケージ基板 - Google Patents
半導体実装用パッケージ基板Info
- Publication number
- JP2001185642A JP2001185642A JP36363699A JP36363699A JP2001185642A JP 2001185642 A JP2001185642 A JP 2001185642A JP 36363699 A JP36363699 A JP 36363699A JP 36363699 A JP36363699 A JP 36363699A JP 2001185642 A JP2001185642 A JP 2001185642A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- thermal expansion
- package substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 温度サイクル試験時のパッケージ基板と
マザー基板との熱膨張係数差に起因する応力を緩和する
ことができ、かつ半導体チップとパッケージ基板間との
接続信頼性が高い半導体実装用パッケージ基板の提供を
課題とする。 【解決手段】 半導体チップに近い熱膨張係数を有する
セラミックス基板に、半導体素子を搭載するための電極
部と、マザー基板に搭載するための電極部を設け、熱膨
張係数が５〜５０ｐｐｍ、ヤング率が１０〜２０００ｋ
ｇｆ／ｍｍ2を有する熱可塑性絶縁性フィルムに、その
フィルムの上記マザー基板に搭載するための電極部に対
応する位置に導通部を設け、セラミックス基板のマザー
基板に搭載するための電極部と熱可塑性絶縁性フィルム
の導通部が重なるように張り合わす。
マザー基板との熱膨張係数差に起因する応力を緩和する
ことができ、かつ半導体チップとパッケージ基板間との
接続信頼性が高い半導体実装用パッケージ基板の提供を
課題とする。 【解決手段】 半導体チップに近い熱膨張係数を有する
セラミックス基板に、半導体素子を搭載するための電極
部と、マザー基板に搭載するための電極部を設け、熱膨
張係数が５〜５０ｐｐｍ、ヤング率が１０〜２０００ｋ
ｇｆ／ｍｍ2を有する熱可塑性絶縁性フィルムに、その
フィルムの上記マザー基板に搭載するための電極部に対
応する位置に導通部を設け、セラミックス基板のマザー
基板に搭載するための電極部と熱可塑性絶縁性フィルム
の導通部が重なるように張り合わす。
Description
【０００１】
【発明の属する技術分野】本発明は半導体実装用パッケ
ージ基板に関し、特に温度サイクル試験時のマザー基板
とパッケージ基板との熱膨張係数差に起因する応力を緩
和することができ、かつＩＣとパッケージ基板間との接
続信頼性が高い半導体実装用パッケージ基板の構造に関
する。
ージ基板に関し、特に温度サイクル試験時のマザー基板
とパッケージ基板との熱膨張係数差に起因する応力を緩
和することができ、かつＩＣとパッケージ基板間との接
続信頼性が高い半導体実装用パッケージ基板の構造に関
する。
【０００２】
【従来の技術】近年の電子機器は、ますます小型化・軽
量化・薄型化の傾向が進み、これにもちいられる部品の
高集積化が厳しく要求されている。このような背景か
ら、半導体パッケージの形態も、ＱＦＰなどのリードフ
レームを用いてマザー基板に実装する周辺実装タイプか
ら、ＢＧＡ・ＣＳＰなどのハンダボールを用いてマザー
基板に実装するエリアアレイ実装タイプが主流となりつ
つある。図１は、マザー基板にエリアアレイ実装するパ
ッケージ基板の一例として従来のアルミナセラミック多
層基板（熱膨張係数：７ｐｐｍ）を示すものである。従
来のパッケージ基板２を、例えばマザー基板７（熱膨張
係数：１４ｐｐｍ）に実装する場合には、まずバンプ付
き半導体チップ４をパッケージ基板２に実装し樹脂封止
５をしたのち、ハンダボール６を電極パッド３に搭載
し、リフローにてハンダ電極を形成し、さらにマザー基
板７に再度リフローにてハンダ接合する。
量化・薄型化の傾向が進み、これにもちいられる部品の
高集積化が厳しく要求されている。このような背景か
ら、半導体パッケージの形態も、ＱＦＰなどのリードフ
レームを用いてマザー基板に実装する周辺実装タイプか
ら、ＢＧＡ・ＣＳＰなどのハンダボールを用いてマザー
基板に実装するエリアアレイ実装タイプが主流となりつ
つある。図１は、マザー基板にエリアアレイ実装するパ
ッケージ基板の一例として従来のアルミナセラミック多
層基板（熱膨張係数：７ｐｐｍ）を示すものである。従
来のパッケージ基板２を、例えばマザー基板７（熱膨張
係数：１４ｐｐｍ）に実装する場合には、まずバンプ付
き半導体チップ４をパッケージ基板２に実装し樹脂封止
５をしたのち、ハンダボール６を電極パッド３に搭載
し、リフローにてハンダ電極を形成し、さらにマザー基
板７に再度リフローにてハンダ接合する。
【０００３】
【発明が解決しようとする課題】しかしながら、マザー
基板７に実装した後に温度サイクル信頼性試験を行う
と、マザー基板７とパッケージ基板２との熱膨張係数差
に起因する応力のためハンダ６にクラックが生じ、数１
００サイクルで断線してしまうという問題があった。
基板７に実装した後に温度サイクル信頼性試験を行う
と、マザー基板７とパッケージ基板２との熱膨張係数差
に起因する応力のためハンダ６にクラックが生じ、数１
００サイクルで断線してしまうという問題があった。
【０００４】この問題を解決する方法としてハンダボー
ルを大きくしマザー基板とパッケージ基板との隙間を大
きくするというものが検討されている。しかし、この方
法では応力が緩和されるものの、近時強く求められる小
型化、薄型化に対応できない。また隣接する電極とのシ
ョートの危険性もあり、実装が難しくなる。
ルを大きくしマザー基板とパッケージ基板との隙間を大
きくするというものが検討されている。しかし、この方
法では応力が緩和されるものの、近時強く求められる小
型化、薄型化に対応できない。また隣接する電極とのシ
ョートの危険性もあり、実装が難しくなる。
【０００５】また応力を緩和するために、マザー基板に
パッケージ基板を実装した後にその間隙に樹脂を流し込
み封止する方法も検討されているが、実装プロセスが増
え、コストも高くなる。
パッケージ基板を実装した後にその間隙に樹脂を流し込
み封止する方法も検討されているが、実装プロセスが増
え、コストも高くなる。
【０００６】また、応力の発生を小さくするために、パ
ッケージ基板の熱膨張係数をマザー基板と同等もしくは
近いものにする方法も検討されているが、半導体チップ
とパッケージ基板との熱膨張係数差が大きくなり、半導
体チップとパッケージ基板との接続信頼性が低下する。
本発明は、上記の問題に鑑みなされたものであり、ハン
ダボールの大径化や実装プロセスの増加を伴うことな
く、かつ半導体チップとパッケージ基板との接続信頼性
を損なうことなしに、温度サイクル試験時のパッケージ
基板とマザー基板との熱膨張係数差に起因する応力を緩
和することができ、かつ半導体チップとパッケージ基板
間との接続信頼性が高い半導体実装用パッケージ基板の
提供を目的とする。
ッケージ基板の熱膨張係数をマザー基板と同等もしくは
近いものにする方法も検討されているが、半導体チップ
とパッケージ基板との熱膨張係数差が大きくなり、半導
体チップとパッケージ基板との接続信頼性が低下する。
本発明は、上記の問題に鑑みなされたものであり、ハン
ダボールの大径化や実装プロセスの増加を伴うことな
く、かつ半導体チップとパッケージ基板との接続信頼性
を損なうことなしに、温度サイクル試験時のパッケージ
基板とマザー基板との熱膨張係数差に起因する応力を緩
和することができ、かつ半導体チップとパッケージ基板
間との接続信頼性が高い半導体実装用パッケージ基板の
提供を目的とする。
【０００７】
【課題を解決するための手段】上記問題を解決するため
の本発明の半導体実装用パッケージ基板は、半導体チッ
プに近い熱膨張係数を有し、半導体チップを実装するた
めの電極構造をするセラミック基板と、熱膨張係数が５
×１０−６／℃〜５０×１０−６／℃（以下「１０−６
／℃」を単にｐｐｍで表す。）であり、ヤング率が１０
〜２０００ｋｇｆ／ｍｍ2を有する熱可塑性絶縁フィル
ムとから構成されたものであり、セラミックス基板には
半導体素子を搭載するための電極部と、マザー基板に搭
載するための電極部が設けられ、熱可塑性絶縁性フィル
ムには、そのフィルムの上記マザー基板に搭載するため
の電極部に対応する位置に導通部が設けられ、セラミッ
クス基板のマザー基板に搭載するための電極部と熱可塑
性絶縁性フィルムの導通部が重なるように張り合わして
作製されたものである。
の本発明の半導体実装用パッケージ基板は、半導体チッ
プに近い熱膨張係数を有し、半導体チップを実装するた
めの電極構造をするセラミック基板と、熱膨張係数が５
×１０−６／℃〜５０×１０−６／℃（以下「１０−６
／℃」を単にｐｐｍで表す。）であり、ヤング率が１０
〜２０００ｋｇｆ／ｍｍ2を有する熱可塑性絶縁フィル
ムとから構成されたものであり、セラミックス基板には
半導体素子を搭載するための電極部と、マザー基板に搭
載するための電極部が設けられ、熱可塑性絶縁性フィル
ムには、そのフィルムの上記マザー基板に搭載するため
の電極部に対応する位置に導通部が設けられ、セラミッ
クス基板のマザー基板に搭載するための電極部と熱可塑
性絶縁性フィルムの導通部が重なるように張り合わして
作製されたものである。
【０００８】本発明において、セラミックス基板として
セラミックス積層配線板を用いることも可能である。
セラミックス積層配線板を用いることも可能である。
【０００９】本発明において、用いる熱可塑性フィルム
の厚さは、熱膨張係数の差の緩和と薄いパッケージを得
るという目的より１０〜１００μｍとすることが好まし
い。
の厚さは、熱膨張係数の差の緩和と薄いパッケージを得
るという目的より１０〜１００μｍとすることが好まし
い。
【００１０】また、本発明において絶縁性フィルムに設
ける導通部は、孔に導電性樹脂を充填したものでも、無
電解めっきにより孔内壁にめっき層を設けたものでも良
い。
ける導通部は、孔に導電性樹脂を充填したものでも、無
電解めっきにより孔内壁にめっき層を設けたものでも良
い。
【００１１】本発明の半導体装置は上記本発明のセラミ
ックス基板を用いた半導体装置である。
ックス基板を用いた半導体装置である。
【００１２】
【発明の実施の形態】本発明の例を図２、３により説明
する。図２は本発明の半導体実装用パッケージ基板の製
造工程を示した図であり、図３は本発明の本発明の基板
を用いた実装例である。まず、熱膨張係数が５〜５０ｐ
ｐｍであり、ヤング率が１０〜２０００ｋｇｆ／ｍｍ2
以下である熱可塑性フィルム８に、レーザーもしくは金
型を用いて貫通孔９を形成する（図２（ａ）参照）。
する。図２は本発明の半導体実装用パッケージ基板の製
造工程を示した図であり、図３は本発明の本発明の基板
を用いた実装例である。まず、熱膨張係数が５〜５０ｐ
ｐｍであり、ヤング率が１０〜２０００ｋｇｆ／ｍｍ2
以下である熱可塑性フィルム８に、レーザーもしくは金
型を用いて貫通孔９を形成する（図２（ａ）参照）。
【００１３】熱可塑性フィルム８の熱膨張係数が５ｐｐ
ｍ未満または５０ｐｐｍを超えると、フィルムとセラミ
ック基板との熱膨張係数差が大きくなり、温度サイクル
信頼性試験時にセラミック基板とフィルムとの界面で剥
離してしまう。
ｍ未満または５０ｐｐｍを超えると、フィルムとセラミ
ック基板との熱膨張係数差が大きくなり、温度サイクル
信頼性試験時にセラミック基板とフィルムとの界面で剥
離してしまう。
【００１４】また、ヤング率が２０００ｋｇｆ／ｍｍ2
を超えると、温度サイクル試験時にセラミック基板とマ
ザー基板間の熱膨張係数差に起因する応力を緩和できず
にハンダにクラックが入り断線が生じる。またヤング率
が１０ｋｇｆ／ｍｍ2未満であると、温度サイクル試験
時にセラミック基板とマザー基板間の熱膨張係数差に起
因する応力によって過大な変形がフィルム内に生じ、フ
ィルム内で破断が生じてしまう。
を超えると、温度サイクル試験時にセラミック基板とマ
ザー基板間の熱膨張係数差に起因する応力を緩和できず
にハンダにクラックが入り断線が生じる。またヤング率
が１０ｋｇｆ／ｍｍ2未満であると、温度サイクル試験
時にセラミック基板とマザー基板間の熱膨張係数差に起
因する応力によって過大な変形がフィルム内に生じ、フ
ィルム内で破断が生じてしまう。
【００１５】また、熱可塑性フィルムの厚さが薄いと本
発明の効果が薄れ、あまりに厚いとパッケージ自体の厚
さが厚くなりすぎるため、熱可塑性フィルムの厚さは１
０〜１００μｍとすることが好ましい。次に貫通孔９に
Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの合金粉
の内の少なくとも１種と、エポキシやポリエステル、ア
クリル、塩化ビニル、ポリイミドとをベースとした熱硬
化性導電性樹脂ペースト１０を充填（図２（b）参照）
して導通部を作製する。次に、シリコンに近い２〜４ｐ
ｐｍの熱膨張係数をもつセラミック基板１１のマザー基
板側の表面に設けられた電極パターンと熱可塑性フィル
ム８の導通部とを位置合わせをしたのち熱圧着して貼り
合わせる（図２（c）参照）。最後に、加熱工程によっ
て導電性樹脂を硬化させることにより本発明のパッケー
ジ基板１２を得る。なお、セラミック基板１１の熱膨張
係数が２ｐｐｍ未満もしくは４ｐｐｍを超えると、温度
サイクル試験時に半導体チップ１３とセラミック基板１
１との熱膨張係数差によって生じる応力によって半導体
チップ１３とセラミック基板１１との接続部１４の信頼
性が低下する。本発明の構造によれば、半導体チップと
パッケージ基板との間では熱膨張係数差が小さく、その
ため熱膨張係数差に起因する応力が小さくなり、温度サ
イクル信頼性試験時の半導体チップとパッケージ基板間
の接続信頼性が高い。またパッケージ基板とマザー基板
との間では熱可塑性フィルム層がセラミック基板とマザ
ー基板との熱膨張係数差に起因する応力を緩和するため
ハンダにクラックが入りにくく、温度サイクル信頼性試
験時のパッケージ基板とマザー基板との接続信頼性が向
上する。
発明の効果が薄れ、あまりに厚いとパッケージ自体の厚
さが厚くなりすぎるため、熱可塑性フィルムの厚さは１
０〜１００μｍとすることが好ましい。次に貫通孔９に
Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの合金粉
の内の少なくとも１種と、エポキシやポリエステル、ア
クリル、塩化ビニル、ポリイミドとをベースとした熱硬
化性導電性樹脂ペースト１０を充填（図２（b）参照）
して導通部を作製する。次に、シリコンに近い２〜４ｐ
ｐｍの熱膨張係数をもつセラミック基板１１のマザー基
板側の表面に設けられた電極パターンと熱可塑性フィル
ム８の導通部とを位置合わせをしたのち熱圧着して貼り
合わせる（図２（c）参照）。最後に、加熱工程によっ
て導電性樹脂を硬化させることにより本発明のパッケー
ジ基板１２を得る。なお、セラミック基板１１の熱膨張
係数が２ｐｐｍ未満もしくは４ｐｐｍを超えると、温度
サイクル試験時に半導体チップ１３とセラミック基板１
１との熱膨張係数差によって生じる応力によって半導体
チップ１３とセラミック基板１１との接続部１４の信頼
性が低下する。本発明の構造によれば、半導体チップと
パッケージ基板との間では熱膨張係数差が小さく、その
ため熱膨張係数差に起因する応力が小さくなり、温度サ
イクル信頼性試験時の半導体チップとパッケージ基板間
の接続信頼性が高い。またパッケージ基板とマザー基板
との間では熱可塑性フィルム層がセラミック基板とマザ
ー基板との熱膨張係数差に起因する応力を緩和するため
ハンダにクラックが入りにくく、温度サイクル信頼性試
験時のパッケージ基板とマザー基板との接続信頼性が向
上する。
【００１６】
【実施例】次に実施例を用いて本発明をさらに説明す
る。 （実施例１）本例はセラミックス基板として積層セラミ
ックス基板を用いたものである。
る。 （実施例１）本例はセラミックス基板として積層セラミ
ックス基板を用いたものである。
【００１７】まず熱膨張係数が４８ｐｐｍ、ヤング率が
４２５ｋｇｆ／ｍｍ2の熱可塑性ポリイミドフィルムに
金型を用いて、直径２００μｍの孔を開孔し、導通部パ
ターンを形成した。その後、この孔にＡｇ／Ｐｄ比が
８：２の混合金属粉８０重量部とエポキシ樹脂と硬化剤
が２０重量部で構成された導電性樹脂を充填した。表１
に示す組成のガラス粉末と、アルミナ粉末を７０：３０
の比率で混合したガラスセラミック粉末をグリーンシー
トに成形し、半導体チップ搭載面、および熱可塑性絶縁
フィルムと接する表面層には、半導体チップ電極部、あ
るいは熱可塑性ポリイミドフィルムの導通部と対応した
位置に開口部を設け、開口部内部にＡｇペーストをを用
いてビア導体を形成した。そして、ビア導体と配線層と
を設けた中間層を作製した。配線層はＡｇ／Ｐｄ比が９
０：１０の導体ペーストを用いて形成した。次いで、両
表面層と中間層と加圧密着させ、積層し、空気中、８７
５?で２０分間焼成を行ってセラミック基板を得た。こ
の基板の熱膨張係数は４.２ｐｐｍであった。
４２５ｋｇｆ／ｍｍ2の熱可塑性ポリイミドフィルムに
金型を用いて、直径２００μｍの孔を開孔し、導通部パ
ターンを形成した。その後、この孔にＡｇ／Ｐｄ比が
８：２の混合金属粉８０重量部とエポキシ樹脂と硬化剤
が２０重量部で構成された導電性樹脂を充填した。表１
に示す組成のガラス粉末と、アルミナ粉末を７０：３０
の比率で混合したガラスセラミック粉末をグリーンシー
トに成形し、半導体チップ搭載面、および熱可塑性絶縁
フィルムと接する表面層には、半導体チップ電極部、あ
るいは熱可塑性ポリイミドフィルムの導通部と対応した
位置に開口部を設け、開口部内部にＡｇペーストをを用
いてビア導体を形成した。そして、ビア導体と配線層と
を設けた中間層を作製した。配線層はＡｇ／Ｐｄ比が９
０：１０の導体ペーストを用いて形成した。次いで、両
表面層と中間層と加圧密着させ、積層し、空気中、８７
５?で２０分間焼成を行ってセラミック基板を得た。こ
の基板の熱膨張係数は４.２ｐｐｍであった。
【００１８】 表１ 成分 ＰｂＯ ＳｉＯ2 Ａｌ2Ｏ3 Ｂ2Ｏ3 ＣａＯ 重量％ 30.7 51.7 8.4 7.3 1.9
【００１９】セラミック基板の表面電極パターンと熱可
塑性フィルムの孔パターンとを位置合わせし、７０℃で
５分間熱圧着した。その後、１５０℃で１５分間加熱
し、導電性樹脂を硬化させ本発明のセラミックスパッケ
ージ基板を得た。このセラミックスパッケージ基板にま
ず半導体チップを実装した後、マザー基板（熱膨張係数
１４ｐｐｍ）に共晶ハンダボールを用いて実装した。そ
の後、−５５℃×３０分と１２５℃×３０分の温度サイ
クル試験にて信頼性を評価した。信頼性の判断は、導通
検査によるオープン判定によって行った。この結果、本
実施例では、１０００サイクルまで断線は発生しなかっ
た。
塑性フィルムの孔パターンとを位置合わせし、７０℃で
５分間熱圧着した。その後、１５０℃で１５分間加熱
し、導電性樹脂を硬化させ本発明のセラミックスパッケ
ージ基板を得た。このセラミックスパッケージ基板にま
ず半導体チップを実装した後、マザー基板（熱膨張係数
１４ｐｐｍ）に共晶ハンダボールを用いて実装した。そ
の後、−５５℃×３０分と１２５℃×３０分の温度サイ
クル試験にて信頼性を評価した。信頼性の判断は、導通
検査によるオープン判定によって行った。この結果、本
実施例では、１０００サイクルまで断線は発生しなかっ
た。
【００２０】（比較例）熱可塑性ポリイミドフイルムを
用いない以外は実施例と同様にしてこの実施例のパッケ
ージ基板１２および比較例として従来パッケージ基板２
にまずＩＣを実装した後、マザー基板（熱膨張係数１４
ｐｐｍ）に共晶ハンダボールを用いて実装した。その
後、−５５℃×３０分と１２５℃×３０分の温度サイク
ル試験にて信頼性を評価した。信頼性の判断は、導通検
査によるオープン判定によって行った。この結果、この
例で得られたパッケージ基板では、１００サイクルでハ
ンダにクラックが生じて断線が発生した。
用いない以外は実施例と同様にしてこの実施例のパッケ
ージ基板１２および比較例として従来パッケージ基板２
にまずＩＣを実装した後、マザー基板（熱膨張係数１４
ｐｐｍ）に共晶ハンダボールを用いて実装した。その
後、−５５℃×３０分と１２５℃×３０分の温度サイク
ル試験にて信頼性を評価した。信頼性の判断は、導通検
査によるオープン判定によって行った。この結果、この
例で得られたパッケージ基板では、１００サイクルでハ
ンダにクラックが生じて断線が発生した。
【００２１】
【発明の効果】本発明の半導体実装用パッケージ基板
は、半導体チップ実装面はシリコンに近い熱膨張係数を
もっているため半導体チップと該パッケージ基板間は熱
膨張係数差に起因する応力が小さくでき、温度サイクル
信頼性試験時の半導体チップと該パッケージ基板間の接
続信頼性が高い。また該パッケージ基板とマザー基板間
は熱可塑性フィルム層が該パッケージ基板を構成するセ
ラミック層とマザー基板との熱膨張係数差に起因する応
力を緩和するためハンダにクラックが入りにくく、温度
サイクル信頼性試験時の接続信頼性が向上する。このよ
うに本発明の半導体実装用パッケージ基板を用いれば、
温度サイクル信頼性試験において信頼性が非常に高く疲
労寿命を著しくのばすことができる。
は、半導体チップ実装面はシリコンに近い熱膨張係数を
もっているため半導体チップと該パッケージ基板間は熱
膨張係数差に起因する応力が小さくでき、温度サイクル
信頼性試験時の半導体チップと該パッケージ基板間の接
続信頼性が高い。また該パッケージ基板とマザー基板間
は熱可塑性フィルム層が該パッケージ基板を構成するセ
ラミック層とマザー基板との熱膨張係数差に起因する応
力を緩和するためハンダにクラックが入りにくく、温度
サイクル信頼性試験時の接続信頼性が向上する。このよ
うに本発明の半導体実装用パッケージ基板を用いれば、
温度サイクル信頼性試験において信頼性が非常に高く疲
労寿命を著しくのばすことができる。
【図１】従来のパッケージ基板の代表的な例であるセラ
ミック多層基板の断面図
ミック多層基板の断面図
【図２】本発明の一実施例であるセラミック多層基板の
製造工程を示した断面図
製造工程を示した断面図
【図３】図２のセラミック多層基板を用いた実装例であ
る。
る。
１―――ビア導体 ２―――パッケ
ージ基板 ３―――電極パッド ４―――バンプ
付き半導体チップ ５―――封止樹脂 ６―――ハンダ
ボール ７―――マザー基板 ８―――熱可塑
性フィルム ９―――貫通孔 １０―――熱硬化
性導電性樹脂ペースト １１―――セラミック基板 １２―――本発
明のパッケージ基板 １３―――半導体チップ １４―――接続
部 １５―――ハンダボール １６―――マザ
ー基板 １７―――ビア導体 １８―――表面
導体
ージ基板 ３―――電極パッド ４―――バンプ
付き半導体チップ ５―――封止樹脂 ６―――ハンダ
ボール ７―――マザー基板 ８―――熱可塑
性フィルム ９―――貫通孔 １０―――熱硬化
性導電性樹脂ペースト １１―――セラミック基板 １２―――本発
明のパッケージ基板 １３―――半導体チップ １４―――接続
部 １５―――ハンダボール １６―――マザ
ー基板 １７―――ビア導体 １８―――表面
導体
Claims (4)
- 【請求項１】半導体チップに近い熱膨張係数を有し、半
導体チップを実装するための電極構造をするセラミック
基板と、熱膨張係数が５×１０−６／℃〜５０×１０−
６／℃（以下「１０−６／℃」を単にｐｐｍで表す。）
であり、ヤング率が１０〜２０００ｋｇｆ／ｍｍ2を有
する熱可塑性絶縁フィルムとから構成されたものであ
り、セラミックス基板には半導体素子を搭載するための
電極部と、マザー基板に搭載するための電極部が設けら
れ、熱可塑性絶縁性フィルムには、そのフィルムの上記
マザー基板に搭載するための電極部に対応する位置に導
通部が設けられ、セラミックス基板のマザー基板に搭載
するための電極部と熱可塑性絶縁性フィルムの導通部が
重なるように張り合わして作製されたことを特徴とする
半導体実装用パッケージ基板。 - 【請求項２】熱可塑性絶縁性フィルムに設ける導通部
が、孔に導電性樹脂を充填したもの、無電解めっきによ
り孔内壁にめっき層を設けたもの、無電解めっき後電解
メッキにより孔内に金属層を設けたものの内の何れかで
ある請求項１記載の基板。 - 【請求項３】セラミックス基板が積層セラミックス配線
板である請求項１または２記載の基板。 - 【請求項４】請求項１〜３記載の何れかのセラミックス
基板を用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36363699A JP2001185642A (ja) | 1999-12-22 | 1999-12-22 | 半導体実装用パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36363699A JP2001185642A (ja) | 1999-12-22 | 1999-12-22 | 半導体実装用パッケージ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185642A true JP2001185642A (ja) | 2001-07-06 |
Family
ID=18479809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36363699A Pending JP2001185642A (ja) | 1999-12-22 | 1999-12-22 | 半導体実装用パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185642A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039217A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
| JP2005183669A (ja) * | 2003-12-19 | 2005-07-07 | Tdk Corp | 実装基板およびそれを用いた電子部品 |
| WO2005114728A1 (ja) * | 2004-05-21 | 2005-12-01 | Nec Corporation | 半導体装置並びに配線基板及びその製造方法 |
| JP2010157690A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
-
1999
- 1999-12-22 JP JP36363699A patent/JP2001185642A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039217A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 中間基板 |
| JP2005183669A (ja) * | 2003-12-19 | 2005-07-07 | Tdk Corp | 実装基板およびそれを用いた電子部品 |
| WO2005114728A1 (ja) * | 2004-05-21 | 2005-12-01 | Nec Corporation | 半導体装置並びに配線基板及びその製造方法 |
| JPWO2005114728A1 (ja) * | 2004-05-21 | 2008-07-31 | 日本電気株式会社 | 半導体装置並びに配線基板及びその製造方法 |
| JP4844391B2 (ja) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | 半導体装置並びに配線基板及びその製造方法 |
| JP2010157690A (ja) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | 電子部品実装用基板及び電子部品実装用基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| JP2001338947A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP2008507126A (ja) | 外部のボード上の組立部品及び組立部品を設ける方法 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH11274375A (ja) | 半導体装置及びその製造方法 | |
| JP2000174052A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2003037210A (ja) | 半導体装置およびその製造方法 | |
| JP2001185643A (ja) | エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 |